CN101877359A - 一种绝缘栅双极晶体管及其制造方法 - Google Patents
一种绝缘栅双极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101877359A CN101877359A CN2009100502276A CN200910050227A CN101877359A CN 101877359 A CN101877359 A CN 101877359A CN 2009100502276 A CN2009100502276 A CN 2009100502276A CN 200910050227 A CN200910050227 A CN 200910050227A CN 101877359 A CN101877359 A CN 101877359A
- Authority
- CN
- China
- Prior art keywords
- district
- igbt
- region
- impurity
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
本发明提供一种绝缘栅双极晶体管,由硅晶片制成。绝缘栅双极晶体管包括P+区、N-区、P区及N+区。P区和N+区位于硅晶片的正面,P+区位于硅晶片的背面。P+区包括多个纵向掺杂分布的P型杂质区。本发明还提供一种制造绝缘栅双极晶体管的方法。因P+区包括多个P型杂质区,增加了发射极的有效面积,使得注入的P型杂质增多,从而注入到N-区的空穴少子增多,增强了对N-区的电导调制效应,减小了绝缘栅双极晶体管的通态压降,进而降低了绝缘栅双极晶体管自身功率的损耗。
Description
技术领域
本发明涉及半导体功率器件制造领域,尤其涉及一种绝缘栅双极晶体管(Insulated Gate Biplar Transistor,IGBT)及其制造方法。
背景技术
绝缘栅双极晶体管(Insulated Gate Biplar Transistor,IGBT)是一种兼有BJT(双极型三极管)和MOSFET(绝缘栅型场效应管)优点的电压驱动式电力电子器件,兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点。BJT饱和压降低,载流密度大,但驱动电流较大。MOSFET驱动功率很小,开关速度快,但导通压降大,载流密度小。IGBT综合了以上两种器件的优点,驱动功率小而饱和压降低。非常适合应用于直流电压为1500V的高压变流***如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
IGBT的开关作用是通过加正向栅极电压形成沟道,给PNP晶体管提供基极电流,使IGBT导通。反之,加反向门极电压消除沟道,消除基极电流,使IGBT关断。IGBT的驱动方法和MOSFET基本相同,具有高输入阻抗特性。导通时,IGBT更象是一个PNP晶体管,使得IGBT具有相对MOSFET而言较低的通态压降。但是,如何进一步减低IGBT的通态压降,从而减小IGBT自身消耗的功率,也是一个亟需解决的问题。
发明内容
本发明提供一种能有效降低通态压降的绝缘栅双极晶体管。
本发明还需提供一种制造上述绝缘栅双极晶体管的方法。
一种绝缘栅双极晶体管,由硅晶片制成。绝缘栅双极晶体管包括P+区、N-区、P区及N+区。P区和N+区位于硅晶片的正面,P+区位于硅晶片的背面。P+区包括多个纵向掺杂分布的P型杂质区。
一种制造绝缘栅双极晶体管的方法,包括第一步,提供基材,在所述基材的正面形成P区及N+区,在所述基材的背面利用光刻工艺定义发射极及其杂质区;第二步,利用光刻胶作为掩膜,通过离子注入的方式对杂质区注入P型杂质;第三步,激活注入的P型杂质;及第四步,背面蒸发形成金属层,制成绝缘栅双极晶体管。
作为本发明的进一步改进,所述杂质区等间距或不等间距分布。
作为本发明的进一步改进,所述离子注入的剂量范围为1E13/cm^2到4E13/cm^2。
作为本发明的进一步改进,所述离子注入的能量范围为20KeV到200KeV。
作为本发明的进一步改进,在第一步中,在光刻工艺前,对基材的背面减薄。
因P+区包括多个P型杂质区,增加了发射极的有效面积,使得注入的P型杂质增多,从而注入到N-区的空穴少子增多,增强了对N-区的电导调制效应,减小了绝缘栅双极晶体管的通态压降,进而降低了绝缘栅双极晶体管自身功率的损耗。
附图说明
图1为本发明的光刻工艺定义发射极的示意图。
图2为本发明的离子注入示意图。
图3为本发明的杂质激活示意图。
图4为本发明的绝缘栅双极晶体管的结构示意图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述:
图1为本发明绝缘栅双极晶体管制造方法的第一步骤,提供基材40并在基材40的正面形成高浓度的P区50和N+区60,同时对基材40背面减薄后利用光刻工艺定义基材背面发射极及杂质区的大小。且从基材40向外引出栅极(Gate),从N+区60向外引出发射结(emitter),从发射极向外引出集电结(Collector)。光刻工艺利用光敏的抗蚀涂层30(光刻胶)发生光化学反应,结合刻蚀的方法把掩膜版图形复制到光刻胶上。在本实施方式中,基材为低浓度N型硅晶片,背面的光刻图形不需与正面的光刻图形对准。
图2为本发明绝缘栅双极晶体管100制造方法的第二步骤,利用第一步产生的光刻胶30作为掩膜沿图2中箭头所示方向对杂质区注入P型离子,从而产生多个具有纵向掺杂分布的P型杂质区22。于此步骤中,预先设定离子注入的能量(离子获得的撞击注入表面的初始速度)与剂量,以此设定离子注入的深度与浓度,离子注入的深度一般只与初始速度有关,因此,一旦能量确定,在注入方向上的注入深度即确定了。在本实施方式中,离子注入杂质是硼(boron),剂量范围为1E13/cm^2到4E13/cm^2,能量范围为20KeV到200KeV。在本实施方式中,所述杂质区22为相互平行的矩形并具有相同的宽度和深度及相同的离子浓度,且所述杂质区22等间距分布。
在其它实施方式中,杂质区22可以为平行四边形、三角形、蜂窝状的孔阵列或其它形状,也可以不等间距分布,同时杂质区22的宽度可以不相同。
图3为本发明绝缘栅双极晶体管制造方法的第三步骤,激活注入的P型杂质。于所述步骤中,P型杂质被激活后可以产生空穴(少子)。绝缘栅双极晶体管正向导通时,这些空穴进入N-层40,从而对N-层40进行电导调制,减小N-层40的电阻,进而减小了绝缘栅双极晶体管的通态压降,降低了绝缘栅双极晶体管自身功率的损耗。在本实施方式中,利用炉管工艺退火激活注入的P型杂质,其中退火时间为1个小时,温度为350℃-450℃。
图4为本发明绝缘栅双极晶体管制造方法的第四步骤,在背面蒸发形成金属层10,制成绝缘栅双极晶体管100。
因杂质区22的大小通过光刻工艺形成,从而在基材背面的发射极中留下多个间隔设计的带有微图形结构的杂质区22,增加了发射极的有效面积。
本发明利用光刻工艺中常用的光刻胶30作为掩膜来进行离子注入,可以得到包括多个间隔设计的纵向掺杂分布的杂质区22的P+发射极,这不仅降低了绝缘栅双极晶体管的通态压降,而且节省了成本。
请再参照图4,本发明实施方式的绝缘栅双极晶体管100是由硅晶片制成,其包括金属层10、P+区20、N-区40、P区50及N+区60,其中N-区40为区熔硅衬底,P区50和N+区60位于硅晶片的正面,P+区20位于硅晶片的背面。N-区40包括向外引出的栅极(Gate),N+区60包括向外引出的发射结(emitter),P+区20包括向外引出的集电结(Collector)。
P+区20为背面光刻和离子注入后形成的P+发射极,且其包括多个等间距间隔设计的纵向掺杂分布的P型杂质区22。在本实施方式中,所述杂质区22为相互平行的矩形,且具有相同的宽度和深度及相同的离子浓度。
在其它实施方式中,杂质区22可以为平行四边形、三角形、蜂窝状的孔阵列或其它形状,也可以不等间距分布,同时杂质区22的宽度可以不相同。
在本实施方式中,P区50和N+区60为绝缘栅双极晶体管100的MOS管P型阱区和源区。P区50进一步包括P-基区和P+扩散区。所述P+扩散区用于连接P-基区和阴极,同时用于连接N+区60和地。
在本实施方式中,绝缘栅双极晶体管100是用硅晶片制成的,对低浓度N型硅片通过扩散形成正面的高浓度P区50及N+区60;对N型硅片的背面减薄后以光刻工艺定义P+区20、杂质区22及相邻杂质区22之间间距的大小,通过离子注入的方式注入P型杂质形成浓度较高厚度较薄的杂质区22,并利用炉管工艺退火激活注入的P型杂质;最后在背面蒸发形成金属层10,制成绝缘栅双极晶体管100。其中,退火时间为1个小时,温度为350℃-450℃。
因P+区20包括多个P型杂质区22,从而单个杂质区22的横向范围较小,纵向范围较长,即杂质区22的横向扩散较小,纵向扩散较长,使得注入到N-区40的空穴少子增多,增强了对N-区40的电导调制效应,减少了N-区40的电阻,进而减小了绝缘栅双极晶体管100的通态压降,降低了绝缘栅双极晶体管100自身消耗的功率。
因本发明的P+区20通过光刻工艺形成多个杂质区22,增加了发射极的有效面积,使得注入的P型杂质增多,从而注入到N-区40的空穴少子增多,增强了对N-区40的电导调制效应,减少了N-区40的电阻,进而减小了绝缘栅双极晶体管100的通态压降,降低了绝缘栅双极晶体管100自身功率的损耗。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种绝缘栅双极晶体管,由硅晶片制成,所述绝缘栅双极晶体管包括P+区、N-区、P区及N+区,P区和N+区位于硅晶片的正面,P+区位于硅晶片的背面,其特征在于,所述P+区包括多个纵向掺杂分布的P型杂质区。
2.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,利用光刻工艺定义所述P+区及所述杂质区。
3.根据权利要求2所述的绝缘栅双极晶体管,其特征在于,所述杂质区等间距或不等间距分布。
4.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述P型杂质以离子注入的方式注入。
5.根据权利要求4所述的绝缘栅双极晶体管,其特征在于,所述离子注入的剂量范围为1E13/cm^2到4E13/cm^2。
6.根据权利要求5所述的绝缘栅双极晶体管,其特征在于,所述离子注入的能量范围为20KeV到200KeV。
7.一种制造绝缘栅双极晶体管的方法,其特征在于,所述方法包括如下步骤:
第一步,提供基材,在所述基材的正面形成P区及N+区,在所述基材的背面利用光刻工艺形成定义发射极及其杂质区;
第二步,利用光刻胶作为掩膜,通过离子注入的方式对杂质区注入P型杂质;
第三步,激活注入的P型杂质;及
第四步,背面蒸发形成金属层,制成绝缘栅双极晶体管。
8.根据权利要求7所述的制造的方法,其特征在于,在第一步中,在光刻工艺前,对基材的背面减薄。
9.根据权利要求7所述的制造的方法,其特征在于,在第二步中,离子注入的剂量范围为1E13/cm^2到4E13/cm^2。
10.根据权利要求9所述的制造的方法,其特征在于,所述离子注入的能量为范围20KeV到200KeV。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100502276A CN101877359A (zh) | 2009-04-29 | 2009-04-29 | 一种绝缘栅双极晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100502276A CN101877359A (zh) | 2009-04-29 | 2009-04-29 | 一种绝缘栅双极晶体管及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101877359A true CN101877359A (zh) | 2010-11-03 |
Family
ID=43019865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100502276A Pending CN101877359A (zh) | 2009-04-29 | 2009-04-29 | 一种绝缘栅双极晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101877359A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681817A (zh) * | 2012-09-10 | 2014-03-26 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
CN117116939A (zh) * | 2023-10-25 | 2023-11-24 | 深圳腾睿微电子科技有限公司 | 绝缘栅双极晶体管芯片及其栅极电阻调整方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444271A (en) * | 1992-08-15 | 1995-08-22 | Kabushiki Kaisha Toshiba | Conductivity-modulated semiconductor device with high breakdown voltage |
US20050227461A1 (en) * | 2000-05-05 | 2005-10-13 | International Rectifier Corporation | Semiconductor device having increased switching speed |
-
2009
- 2009-04-29 CN CN2009100502276A patent/CN101877359A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444271A (en) * | 1992-08-15 | 1995-08-22 | Kabushiki Kaisha Toshiba | Conductivity-modulated semiconductor device with high breakdown voltage |
US20050227461A1 (en) * | 2000-05-05 | 2005-10-13 | International Rectifier Corporation | Semiconductor device having increased switching speed |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103681817A (zh) * | 2012-09-10 | 2014-03-26 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
CN103681817B (zh) * | 2012-09-10 | 2016-09-14 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
CN117116939A (zh) * | 2023-10-25 | 2023-11-24 | 深圳腾睿微电子科技有限公司 | 绝缘栅双极晶体管芯片及其栅极电阻调整方法 |
CN117116939B (zh) * | 2023-10-25 | 2024-02-06 | 深圳腾睿微电子科技有限公司 | 绝缘栅双极晶体管芯片及其栅极电阻调整方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103137472B (zh) | 结合快复管的igbt器件制造方法 | |
CN102201406B (zh) | 一种基于n型外延层的bcd集成器件及其制造方法 | |
CN102169892B (zh) | 一种增强型平面绝缘栅双极型晶体管 | |
CN101236987A (zh) | 半导体器件 | |
US20190123144A1 (en) | Power device and method for fabricating the same | |
US20170309704A1 (en) | Semiconductor device and manufacturing method therefor | |
CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
CN103137679A (zh) | 绝缘栅双极型晶体管器件结构及其制作方法 | |
CN101877359A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
CN102420134B (zh) | 结合超级结穿通型沟槽igbt器件制造方法 | |
US9806181B2 (en) | Insulated gate power device using a MOSFET for turning off | |
CN105529359B (zh) | 具有包含深能级掺杂剂的辅助结构的半导体器件 | |
CN116435353A (zh) | 一种逆导绝缘栅双极型晶体管结构及其制备方法 | |
CN103872108A (zh) | 一种igbt结构及其制备方法 | |
CN102290436B (zh) | 新型绝缘栅双极晶体管背面结构及其制备方法 | |
CN103943671A (zh) | 一种功率半导体器件及其形成方法 | |
CN103107189B (zh) | Igbt背面结构及制备方法 | |
CN113838913B (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
CN106409895B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
US20150187922A1 (en) | Power semiconductor device | |
CN111430454B (zh) | 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管 | |
CN111415984B (zh) | 逆导型igbt器件的制造方法 | |
CN113782586A (zh) | 一种多通道超结igbt器件 | |
CN210272367U (zh) | 一种基于三维半导体晶圆的快恢复二极管结构 | |
CN105932043A (zh) | 具有超势垒集电极结构的igbt器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20101103 |