CN101866948A - 半导体高压器件芯片及其制造方法 - Google Patents

半导体高压器件芯片及其制造方法 Download PDF

Info

Publication number
CN101866948A
CN101866948A CN200910301947A CN200910301947A CN101866948A CN 101866948 A CN101866948 A CN 101866948A CN 200910301947 A CN200910301947 A CN 200910301947A CN 200910301947 A CN200910301947 A CN 200910301947A CN 101866948 A CN101866948 A CN 101866948A
Authority
CN
China
Prior art keywords
chip
film
oxygen
diffusion
passivating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910301947A
Other languages
English (en)
Inventor
王成森
黎重林
王琳
薛治祥
颜呈祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd
Original Assignee
QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd filed Critical QIDONG JIEJIE MICRO-ELECTRONIC Co Ltd
Priority to CN200910301947A priority Critical patent/CN101866948A/zh
Publication of CN101866948A publication Critical patent/CN101866948A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3178Coating or filling in grooves made in the semiconductor body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及半导体高压器件芯片,该芯片的内沟槽和外沟槽在纵向上非对称设置,正面的芯片与芯片之间留有一间隔带,内沟槽和外沟槽的侧壁和底部表面覆有一层掺氧半绝缘多晶硅钝化膜,掺氧半绝缘多晶硅钝化膜之上覆有一层玻璃保护膜。本发明还涉及半导体高压器件芯片制造方法:在湿法同时腐蚀正、背面沟槽步骤中将内沟槽和外沟槽在纵向上非对称设置,正面的芯片与芯片之间留有一间隔带;并且湿法同时腐蚀正、背面沟槽步骤与正面蒸镀铝膜步骤之间还增加了沉积SIPOS膜和玻璃钝化膜沉积步骤。本发明优点是可直接提高击穿电压,使在制造中的硅片破碎率降低、提高散热能力、降低了划切难度、提高了划切速度、划切后没有崩裂现象,提高了器件的可靠性。

Description

半导体高压器件芯片及其制造方法
技术领域
本发明涉及一种半导体器件芯片,尤其涉一种半导体高压器件芯片。
本发明还涉及该半导体高压器件芯片的制造方法。
背景技术
有一类半导体器件(例如晶闸管),要求有正向和反向两个击穿电压VDRM和VRRM,这类器件的芯片需要在同一片硅片的正、反两面做出对称而又极性相反的两个P-N结,两个P-N结的击穿电压值要求较高,一般要达到600V~2400V方能满足使用要求。
这类器件目前普遍采用的芯片制造技术有三种:
A.平面技术:对通隔离扩散加平面终端结构,见图1;
B.单台面技术:对通隔离扩散加正面沟槽台面结构,见图2;
C.双台面技术(Double Mesa Technology):不用对通隔离扩散,采用正、背面有对称沟槽台面的结构,见图3。
平面技术和单台面技术都要先做对通隔离扩散,比较适应于击穿电压在600V~1000V的器件,使用的硅单晶片的厚度较薄,一般在200-240um厚。缺点有二:一是由于对通隔离扩散的横向扩散很宽,占用了很多硅片面积,使得硅片的利用率较低;二是对通隔离扩散的扩散深度很深,需要大于硅单晶片厚度的二分之一,需要很高的扩散温度和扩散时间,硅单晶片越厚,需要的扩散温度越高、扩散时间越长,在高温长时间的扩散过程中硅片体内会产生大量的结构缺陷,使合格率降低。当制造更高电压(例如1600V~2400V)的器件时,硅单晶片厚度需要增加到360um~460um,如此厚的硅片需要的对通隔离扩散时间很长,很不适宜于器件的制造。由于上述原因,击穿电压大于1600V的方片晶闸管器件一般不采用这两种技术制造,而多数采用双台面技术。
双台面技术,是在N型硅片的正面和背面同时扩散一层P型扩散层,然后在硅片的正面和背面同时蚀刻一定深度的对称沟槽,然后在沟槽内形成玻璃钝化膜保护P-N结。这种技术避开了高温长时间的对通隔离扩散工艺,不仅使高温扩散过程大大缩短、还有利于制做更高电压的器件。但由于正面和背面的沟槽在位置上是对称的,当硅片厚度一定时,沟槽的深度不能加深,如图3所示:设硅片厚度为t、沟槽深度为d、二沟槽之间的厚度为W,要保证硅片在制程中少破碎,W须大于100um,这样d≤1/2(t-100um),当硅片厚度一定时,沟槽深度的最大值dmax=1/2t-50um,即使这样,在制程中硅片还是很易破碎。这种技术的缺点在于:沟槽深度受到限制、不利于做更高电压;在制程中硅片易破碎;在一定的击穿电压要求下,由于沟槽深度不够,需要增加沟槽的宽度,减小了芯片背面焊接区域的面积,不利于散热;划片要在玻璃层上切割,速度很慢(6-8mm/sec),且易造成芯片崩裂产生废品。
发明内容
本发明的目的是提供一种半导体高压器件芯片,它可以直接提高击穿电压,使在制造中的硅片破碎率降低、提高散热能力、降低了划切难度、提高了划切速度、划切后没有崩裂现象,提高了器件的可靠性。
本发明的另一个目的是提供一种半导体高压器件芯片制造方法。
本发明采用的技术方案是:
半导体高压器件芯片,包括硅单晶片、形成于硅单晶片中的正面P型扩散层、背面P型扩散层、正面内部环形的内沟槽、背面内部的外沟槽,所述内沟槽和外沟槽在纵向上非对称设置,正面的芯片与芯片之间留有一间隔带,所述内沟槽和外沟槽的侧壁和底部表面覆有一层掺氧半绝缘多晶硅钝化膜,所述掺氧半绝缘多晶硅钝化膜之上覆有一层玻璃保护膜。
所述间隔带宽度为90-110um,内沟槽的宽度为100-400um,外沟槽的半宽度为90-260um,沟槽深度为80~200um,掺氧半绝缘多晶硅钝化膜的厚度为1.3~1.8um,玻璃保护膜的厚度为40~60um。
半导体高压器件芯片制造方法,包括步骤如下:硅单晶片化学腐蚀、P型层(短基区)镓扩散、P型层(短基区)表面补硼扩散、光刻N+发射区窗口、N+发射区扩散、双面光刻沟槽窗口、湿法同时腐蚀正、背面沟槽、正面蒸镀铝膜、反刻正面铝电极、背面蒸镀金属电极、反刻背面金属电极、合金、芯片测试和锯片;在湿法同时腐蚀正、背面沟槽步骤中,在芯片正面内部蚀刻了多个环形的内沟槽、芯片背面内部蚀刻出了相邻芯片共用的外沟槽,所述内沟槽和外沟槽在纵向上非对称设置,正面的芯片与芯片之间留有一间隔带;
所述湿法同时腐蚀正、背面沟槽步骤与正面蒸镀铝膜步骤之间还增加了沉积掺氧半绝缘多晶硅钝化膜和玻璃钝化膜沉积步骤,所述内沟槽和外沟槽的侧壁和底部表面覆有一层掺氧半绝缘多晶硅钝化膜,所述掺氧半绝缘多晶硅钝化膜之上覆有一层玻璃保护膜。
所述间隔带宽度为90-110um,内沟槽的宽度为100-400um,外沟槽的半宽度为90-260um,沟槽深度为80~200um,掺氧半绝缘多晶硅钝化膜的厚度为1.3~1.8um,玻璃保护膜的厚度为40~60um。
本发明的半导体高压器件芯片及其制造方法,正面内沟槽从硅片的上表面挖起、穿过正面P型扩散层达到N型硅单晶层的内部,背面外沟槽从硅片的下表面挖起、穿过背面P型扩散层达到N型硅单晶层的内部,内沟槽和外沟槽在纵向上非对称设置,可以使沟槽深度d等于或大于二分之一的硅片厚度t(dmax≥1/2t),在相同的硅片厚度下,可以直接提高击穿电压;可以使制程中的硅片破碎率降低;可以使芯片背面焊接区域的面积增加、提高散热能力;正面的芯片与芯片之间留有一间隔带,划片时不需要直接在玻璃膜上划切、而是在正面的间隔带上划切、降低了划切难度、提高了划切速度(20-30mm/sec)、划切后没有崩裂现象;内沟槽和外沟槽的侧壁和底部表面覆有一层掺氧半绝缘多晶硅钝化膜,使用时杜绝了玻璃膜的裂纹、提高了器件的可靠性,本发明的掺氧半绝缘多晶硅钝化膜也称为SIPOS膜。
本发明的半导体高压器件芯片及其制造方法的优点是:用本发明提供的一种非对称结构双台面技术,可以使沟槽深度d等于或大于二分之一的硅片厚度t(dmax≥1/2t)。在相同的硅片厚度下,可以直接提高击穿电压;可以使制程中的硅片破碎率降低;可以使芯片背面焊接区域的面积增加、提高散热能力;划片时不需要直接在玻璃膜上划切、而是在正面的间隔带上划切、降低了划切难度、提高了划切速度(20-30mm/sec)、划切后没有崩裂现象;SIPOS膜的使用杜绝了玻璃膜的裂纹、提高了器件的可靠性。
附图说明
图1为背景技术提到的平面技术结构示意图。
图2为背景技术提到的单台面技术结构示意图。
图3为背景技术提到的双台面技术结构示意图。
图4为本发明的非对称结构双台面技术结构示意图。
图5为本发明的非对称结构双台面技术结构纵向剖析图。
图6为本发明的非对称结构双台面技术结构横向示意图。
图中:1、硅单晶片,2、正面P型扩散层,3、背面P型扩散层,4、掺氧半绝缘多晶硅钝化膜,5、玻璃保护膜,6、正面内部环形的内沟槽,7、背面内部的外沟槽,8、间隔带。
具体实施方式
如图4至6所示,半导体高压器件芯片,包括硅单晶片1、形成于硅单晶片1中的正面P型扩散层2、背面P型扩散层3、正面内部环形的内沟槽6宽度为100-400um,背面内部的外沟槽7半宽度为90-260um,沟槽深度为80~200um,内沟槽6和外沟槽7在纵向上非对称设置,正面的芯片与芯片之间留有宽度为90-110um的间隔带8,内沟槽6和外沟槽7的侧壁和底部表面覆有一层厚度为1.3~1.8um的掺氧半绝缘多晶硅钝化膜4,掺氧半绝缘多晶硅钝化膜4之上覆有一层厚度为40~60um的玻璃保护膜5。
本发明生产半导体高压器件芯片的方法,
1.硅单晶片要求:ρ=35-40-45、45-50-55-60、70-80-90Ω·cm,硅单晶片厚度t=275±10、305±10、400±10、480±10um。
2.硅单晶片化学腐蚀:
a.先配制好腐蚀液:按重量比HF∶冰醋酸∶HNO3=1∶2∶(1.5~2.5)(其中HF是浓度为48%的溶液,冰醋酸是纯的,HNO3是浓度为68%的溶液),配制腐蚀液;
b.将待腐蚀的硅单晶片***25槽的片架中;
c.将腐蚀液的温度控制在6-9℃;
d.将插有硅单晶片的片架置入腐蚀页中进行腐蚀,并不断上、下提动,腐蚀时间控制在6-10min(要求的厚度不同,腐蚀时间不同);
e.腐蚀后的硅片厚度t=245±10、275±10、370±10、450±10um;
f.腐蚀完成后,取出片架,用去离子水冲洗15遍。
3.氧化:
a.将待氧化的硅单晶片用甩干机甩干;
b.将甩干后的硅单晶片插在扩散舟上,将插有硅单晶片的扩散舟送入扩散炉的恒温区内,在扩散管道内通入5L/min的纯净干氧气;
c.开启扩散炉进行升温,用4小时升到T=1120±20℃;
d.当温度达到T=1120±20℃并恒定后,将干氧气改为湿氧气,并开始计时,通湿氧气的时间为t=4.5±1h;到时后再将湿氧气更换成干氧气,时间为t=1.5h;
e.到时后开始降温,用6-8h将温度由T=1120±20℃降至500℃以下,拉出有硅单晶片的扩散舟,将硅单晶片取出插到片架上,进行检验;
f.检验氧化层厚度:要求氧化层厚度=1.0-1.2um。
4.P型层(短基区)镓扩散:
a.将待扩散的硅片插在扩散舟上,先将装有Ga2O3粉末的源杯送到扩散管道中温度=990±15℃的位置,再将插有硅单晶片的扩散舟送入扩散炉的恒温区内,在扩散管道内通入2L/min的纯净氮气。
b.开启扩散炉进行升温,用4小时升到T=1195±15℃;
c.当温度达到T=1195±15℃并恒定后,将氮气流量调整为0.4-0.6L/min,并通入H2,流量调整为0.05L/min,并开始计时,扩散时间为t=2.0±0.2h;到时后先将H2关闭,将氮气流量调整为2L/min;
d.10min后开始降温,用6-8h将温度由T=1195±15℃降至500℃以下,拉出有硅单晶片的扩散舟,将硅单晶片取出插到片架上,进行检验;
e.检验扩散R:要求R=110±5Ω/□;
f.将待再分布的硅片插在扩散舟上,将插有硅单晶片的扩散舟送入扩散炉的恒温区内,在扩散管道内通入5L/min的纯净氧气;
g.开启扩散炉进行升温,用4小时升到T=1260±15℃;
h.当温度达到T=1260±15℃并恒定后,开始计时,扩散时间为t=22±4h;
i.到时后开始降温,用6-8h将温度由T=1260±15℃降至500℃以下,拉出有硅单晶片的扩散舟,将硅单晶片取出插到片架上,进行检验;
j.检验扩散R、Xj:要求R=260±80Ω/□,Xj=55±15um。
5.P型层(短基区)表面补硼扩散:
a.将待扩散的硅片涂敷B30扩散源(液状硼扩散源),然后插在扩散舟上,将插有硅单晶片的扩散舟送入扩散炉的恒温区内,在扩散管道内通入6L/min的纯净氮气和0.18L/min的纯净氧气;
b.开启扩散炉进行升温,用4小时升到T=1080±15℃;
c.当温度达到T=1080±15℃并恒定后,开始计时,扩散时间为t=1.8±0.2h;
d.时间到后开始降温,用4-6h将温度由T=1080±15℃降至500℃以下,拉出有硅单晶片的扩散舟,将硅单晶片取出插到片架上,进行检验;
e.检验扩散R:要求R=10±1Ω/□;
f.将待再分布的硅片插在扩散舟上,将插有硅单晶片的扩散舟送入扩散炉的恒温区内,在扩散管道内通入5L/min的纯净氧气;
g.开启扩散炉进行升温,用4小时升到T=1260±15℃;
h.当温度达到T=1260±15℃并恒定后,开始计时,扩散时间为t=18±4h;
i.到时后开始降温,用6-8h将温度由T=1260±15℃降至500℃以下,拉出有硅单晶片的扩散舟,将硅单晶片取出插到片架上,进行检验;
j.检验扩散R、Xj:要求R=16±4Ω/□,Xj=35±10um。
6.光刻N+发射区窗口:
a.匀胶(用苏州HFJ220胶(紫外负型光刻胶),转速6000rpm,匀胶时间35sec);
b.前烘(将匀胶后的硅片放入100±5℃的烘箱中烘烤25-30min);c.曝光(用K区版掩蔽,紫外线曝光,曝光时间6-9秒);
d.显影(将曝光后的硅片浸入HFJ2200型显影液(液状光刻胶显影液)中,浸泡6-8min,取出后甩干);
e.坚膜(将显影后的硅片放入140±5℃的烘箱中烘烤30-40min);
f.腐蚀(将坚膜后的硅片浸入42%氢氟酸∶96%氟化铵∶去离子水=1mL∶2g∶3.3mL的SiO2腐蚀液中,温度为37±2℃,腐蚀时间6-8min,取出后用去离子水冲10次);
g.去胶(将腐蚀后的硅片放入95-98%浓硫酸∶35±2%双氧水=1∶4的去胶液中,浸泡6-8min,将硅片取出,用去离子水冲洗12次)。
7.N+发射区扩散:
a.将待扩散的硅片插在扩散舟上,将插有硅单晶片的扩散舟送入扩散炉的恒温区内,在扩散管道内通入5L/min的纯净氮气和2L/min的纯净氧气;
b.开启扩散炉进行升温,用4小时升到T=1060±15℃;
c.当温度达到T=1060±15℃并恒定后,再通入1.8L/min的携源氮气,源为高纯三氯氧磷,开始计时,扩散时间为t=1.8±0.2h,到时后关闭携源氮气,继续恒温0.3h;
d.到时后开始降温,用3-4h将温度由T=1060±15℃降至500℃以下,拉出有硅单晶片的扩散舟,将硅单晶片取出插到片架上,进行检验;
e.检验扩散R:要求R=1.5±0.2Ω/□;
f.将待再分布的硅片插在扩散舟上,将插有硅单晶片的扩散舟送入扩散炉的恒温区内,在扩散管道内通入5L/min的纯净氧气;
g.开启扩散炉进行升温,用4小时升到T=1200±15℃;
h.当温度达到T=1200±15℃并恒定后,开始计时,扩散时间为t=4±1h;
i.到时后开始降温,用6-8h将温度由T=1200±15℃降至500℃以下,拉出有硅单晶片的扩散舟,将硅单晶片取出插到片架上,进行检验;
j.检验扩散Xj:要求Xj=16±4um。
8.双面光刻窗口:
a.正面匀胶(用BN308胶(紫外负型光刻胶),转速3000rpm,匀胶时间40sec);
b.前烘(将匀胶后的硅片放入100±5℃的烘箱中烘烤25-30min);c.曝光(用槽窗口版掩蔽,紫外线曝光,曝光时间6-9秒);
d.显影(将曝光后的硅片浸入HFJ2200型显影液中,浸泡6-8min,取出后甩干);
e.坚膜(将显影后的硅片放入140±5℃的烘箱中烘烤30-40min);
f.对硅片的背面重复上述a~e的过程;
g.腐蚀窗口处的SiO2(将坚膜后的硅片浸入42%氢氟酸∶96%氟化铵∶去离子水=1mL∶2g∶3.3mL的SiO2腐蚀液中,温度为37±2℃,腐蚀时间6-8min,取出后用去离子水冲10次);
h.坚膜(将显影后的硅片放入140±5℃的烘箱中烘烤30-40min)。
9.湿法腐蚀同时腐蚀正、背面沟槽:
蚀刻沟槽步骤中在芯片的正面内部蚀刻出了一个个环形内沟槽6(相邻芯片独立使用自己的一个槽)、在芯片的背面内部蚀刻出了外沟槽7、所述正面内沟槽6与背面外沟槽7在纵向上是非对称的。腐蚀液是重量比为HF∶冰醋酸∶HNO3=1∶1∶(1.5~2.5)的混合液(其中HF是浓度为48%的溶液,冰醋酸是纯的,HNO3是浓度为68%的溶液),腐蚀时将腐蚀液的温度控制在9~12℃,腐蚀时间控制在5~20min(要求的腐蚀深度不同、腐蚀时间不同),腐蚀后的沟槽深度为80-200um。腐蚀后在正面的芯片与芯片之间留有一宽度为90-110um的间隔带8。
10.沉积SIPOS膜:
沉积温度640-650℃,沉积时间70-140min,SIPOS膜厚度1.3-1.8um。
11.玻璃钝化膜沉积:
配制INK:乙基纤维素∶丁基卡毕醇=(2.5-3.2)g∶100ml;持续搅拌;直至充分溶解;玻璃浆料调制:INK∶GP230玻璃粉=1∶(2-3);搅拌直至完全均匀,刮涂玻璃浆料:用塑料刮刀将玻璃浆料刮到硅片的沟槽中;要求将沟槽填平,在120±10℃的热板上烘60-70Sec;烧出温度470-490℃,时间15-35min(N2:2-3L/min,O2:2-3L/min保护);用擦盘将沟槽外的玻璃粉擦掉;烧成温度860±10℃,时间5-15min(N2:2-3L/min,O2:2-3L/min保护)。
12.光刻引线孔:
a.正面匀胶(用BN308胶,转速3000rpm,匀胶时间40sec);
b.前烘(将匀胶后的硅片放入100±5℃的烘箱中烘烤25-30min);c.曝光(用引线孔版掩蔽,紫外线曝光,曝光时间6-9秒);
d.显影(将曝光后的硅片浸入HFJ2200型显影液中,浸泡6-8min,取出后甩干);
e.坚膜(将显影后的硅片放入140±5℃的烘箱中烘烤30-40min);
f.对硅片的背面重复上述a~e的过程;
g.腐蚀窗口处的SiO2(将坚膜后的硅片浸入42%氢氟酸∶96%氟化铵∶去离子水=1mL∶2g∶3.3mL的SiO2腐蚀液中,温度为37±2℃,腐蚀时间6-8min,取出后用去离子水冲10次);
h.去胶(将腐蚀后的硅片放入95-98%浓硫酸∶35±2%双氧水=1∶4的去胶液中,浸泡6-8min,将硅片取出,用去离子水冲洗12次)。
13.正面蒸镀铝膜:
用MARK50高真空电子束蒸发台进行蒸镀,再硅片的整个正面蒸镀厚度为7-8um的铝膜。按设备操作规程进行预抽、预抽达到2Pa以下时,关闭予抽阀、打开高阀进行高抽;待真空室的压强达到4×10-3Pa时打开工件转动并开启烘烤电源,当烘烤温度达到180℃后恒温30分钟,关闭烘烤电源;待真空达到2×10-3Pa时开启电子枪电源,延时3分钟后开高压、调节灯丝电流进行铝源的预熔;铝源的预熔用0.4A的束流进行扫描,当观察到铝粒已经融化在一起,铝源的表面已无氧化物时,打开档板用0.4A的束流进行慢蒸4分钟,然后将束流增加到0.6A,蒸镀30-45分;蒸镀结束后将灯丝电流调到零,关闭挡板,关闭高压,关闭高真空计和工件转动,再关高阀、前级阀、关主泵;对真空室进行冷却,待冷却10分钟以后开始充气,充气时氮气流量≤2L/min;充气结束,打开真空室,取出硅片。
14.反刻正面铝电极:
a.正面匀胶(用BN308胶,转速3000rpm,匀胶时间40sec);
b.前烘(将匀胶后的硅片放入100±5℃的烘箱中烘烤25-30min),
c.曝光(用正面反刻版掩蔽,紫外线曝光,曝光时间6-9秒);
d.显影(将曝光后的硅片浸入HFJ2200型显影液中,浸泡6-8min,取出后甩干);
e.坚膜(将显影后的硅片放入140±5℃的烘箱中烘烤30-40min);
f.腐蚀窗口处的铝(将坚膜后的硅片浸入68%硝酸∶96%磷酸=1∶30的铝腐蚀液中,温度为75±2℃,腐蚀时间6-8min,取出后用去离子水冲10次);
g.去胶(将腐蚀后的硅片放入剥离液中浸泡3-6min,将硅片取出,用去离子水冲洗12次)。
15.背面蒸镀金属电极:
用MARK50高真空电子束蒸发台蒸镀Ti-Ni-Ag,Ti膜厚=1000-2000?;Ni膜=5000-7000?;Ag膜厚=1.0-2.0um。按设备操作规程进行预抽、预抽达到2Pa以下时,关闭予抽阀、打开高阀进行高抽;待真空室的压强达到4×10-3Pa时打开工件转动并开启烘烤电源,当烘烤温度达到180℃后恒温30分钟,关闭烘烤电源;待真空达到2×10-3Pa时开启电子枪电源,延时3分钟后开高压、调节灯丝电流进行Ti源的预熔;Ti源的预熔用0.4A的束流进行扫描,当观察到Ti源已经融化在一起,Ti源的表面已无氧化物时,打开档板用0.4A的束流进行慢蒸1分钟;然后转动坩埚,调节灯丝电流进行Ni源的预熔;Ni源的预熔用0.4A的束流进行扫描,当观察到Ni源已经融化在一起,Ni源的表面已无氧化物时,打开档板用0.4A的束流进行慢蒸3分钟;然后转动坩埚,调节灯丝电流进行Ag源的预熔;Ag源的预熔用0.6A的束流进行扫描,当观察到Ag源已经融化在一起,Ag源的表面已无氧化物时,打开档板用0.6A的束流进行慢蒸5分钟;蒸镀结束后将灯丝电流调到零,关闭挡板,关闭高压,关闭高真空计和工件转动,再关高阀、前级阀、关主泵;对真空室进行冷却,待冷却10分钟以后开始充气,充气时氮气流量≤2L/min;充气结束,打开真空室,取出硅片。
16.反刻背面金属电极:
a.背面匀胶(用BN308胶,转速3000rpm,匀胶时间40sec);
b.前烘(将匀胶后的硅片放入100±5℃的烘箱中烘烤25-30min);c.曝光(用背面反刻版掩蔽,紫外线曝光,曝光时间6-9秒);
d.显影(将曝光后的硅片浸入HFJ2200型显影液中,浸泡6-8min,取出后甩干);
e.坚膜(将显影后的硅片放入140±5℃的烘箱中烘烤30-40min);
f.正面匀胶(用BN308胶,转速3000rpm,匀胶时间40sec);
g.曝光(紫外线曝光,曝光时间6-9秒);
h.坚膜(将曝光后的硅片放入140±5℃的烘箱中烘烤30-40min);
i.腐蚀窗口处的Ti-Ni-Ag(将坚膜后的硅片浸入HF∶冰醋酸∶HNO3=1∶1∶(15~25)的混合腐蚀液中,其中HF是浓度为48%的溶液,冰醋酸是纯的,HNO3是浓度为68%的溶液,温度为25±3℃,腐蚀时间6-8min,取出后用去离子水冲10次);
j.去胶(将腐蚀后的硅片放入剥离液中浸泡3-6min,将硅片取出,用去离子水冲洗12次)。
17.合金:
将待合金的硅片插在扩散舟上,将插有硅片的扩散舟送入扩散炉的恒温区内,在扩散管道内通入5L/min的纯净氮气,恒温温度490-520℃,恒温20-30min,然后取出。
18.芯片测试:
用JUNO的自动测试台进行测试.测试VDRM、VRRM、IDRM、IRRM、IH、IL、IGT、VGT等参数。
19.锯片:
用砂轮切割机(锯片机)对硅片进行切割,切割路线为间隔带8,速度为20-30mm/sec。
20.芯片包装。

Claims (4)

1.半导体高压器件芯片,包括硅单晶片、形成于硅单晶片中的正面P型扩散层、背面P型扩散层、正面内部环形的内沟槽、背面内部的外沟槽,其特征是:所述内沟槽和外沟槽在纵向上非对称设置,正面的芯片与芯片之间留有一间隔带,所述内沟槽和外沟槽的侧壁和底部表面覆有一层掺氧半绝缘多晶硅钝化膜,所述掺氧半绝缘多晶硅钝化膜之上覆有一层玻璃保护膜。
2.根据权利要求1所述的半导体高压器件芯片,其特征是所述间隔带宽度为90-110um,所述内沟槽的宽度为100-400um,外沟槽的半宽度为90-260um,沟槽深度为80~200um,所述掺氧半绝缘多晶硅钝化膜的厚度为1.3~1.8um,所述玻璃保护膜的厚度为40~60um。
3.半导体高压器件芯片制造方法,包括步骤如下:硅单晶片化学腐蚀、P型层(短基区)镓扩散、P型层(短基区)表面补硼扩散、光刻N+发射区窗口、N+发射区扩散、双面光刻沟槽窗口、湿法同时腐蚀正、背面沟槽、正面蒸镀铝膜、反刻正面铝电极、背面蒸镀金属电极、反刻背面金属电极、合金、芯片测试和锯片,其特征是在湿法同时腐蚀正、背面沟槽步骤中,在芯片正面内部蚀刻了多个环形的内沟槽、芯片背面内部蚀刻出了相邻芯片共用的外沟槽,所述内沟槽和外沟槽在纵向上非对称设置,正面的芯片与芯片之间留有一间隔带;
所述湿法同时腐蚀正、背面沟槽步骤与正面蒸镀铝膜步骤之间还增加了沉积掺氧半绝缘多晶硅钝化膜和玻璃钝化膜沉积步骤,所述内沟槽和外沟槽的侧壁和底部表面覆有一层掺氧半绝缘多晶硅钝化膜,所述掺氧半绝缘多晶硅钝化膜之上覆有一层玻璃保护膜。
4.根据权利要求3所述的半导体高压器件芯片制造方法,其特征是:所述间隔带宽度为90-110um,所述内沟槽的宽度为100-400um,外沟槽的半宽度为90-260um,沟槽深度为80~200um,所述掺氧半绝缘多晶硅钝化膜的厚度为1.3~1.8um,所述玻璃保护膜的厚度为40~60um。
CN200910301947A 2009-04-29 2009-04-29 半导体高压器件芯片及其制造方法 Pending CN101866948A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910301947A CN101866948A (zh) 2009-04-29 2009-04-29 半导体高压器件芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910301947A CN101866948A (zh) 2009-04-29 2009-04-29 半导体高压器件芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN101866948A true CN101866948A (zh) 2010-10-20

Family

ID=42958584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910301947A Pending CN101866948A (zh) 2009-04-29 2009-04-29 半导体高压器件芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN101866948A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244093A (zh) * 2011-07-28 2011-11-16 启东市捷捷微电子有限公司 一种降低对通隔离扩散横向扩散宽度的结构及方法
CN105390385A (zh) * 2015-11-03 2016-03-09 常州星海电子有限公司 高浪涌玻璃钝化芯片
CN108461381A (zh) * 2018-01-29 2018-08-28 郭光辉 一种半导体gpp整流芯片的制作工艺
CN108922872A (zh) * 2018-07-09 2018-11-30 盛世瑶兰(深圳)科技有限公司 一种功率器件芯片及其制作方法
CN109192770A (zh) * 2018-08-23 2019-01-11 无锡光磊电子科技有限公司 一种pn结终端制造工艺
CN110828562A (zh) * 2019-11-29 2020-02-21 力特半导体(无锡)有限公司 晶闸管及其制造方法
CN111341735A (zh) * 2020-03-12 2020-06-26 扬州国宇电子有限公司 一种防止刮蹭台面的钝化结构及其制备方法和应用
CN113161238A (zh) * 2021-04-20 2021-07-23 江苏韦达半导体有限公司 高温度特性门极灵敏型触发可控硅芯片的制作工艺
CN113540222A (zh) * 2021-07-13 2021-10-22 弘大芯源(深圳)半导体有限公司 一种高压双极晶体管

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244093A (zh) * 2011-07-28 2011-11-16 启东市捷捷微电子有限公司 一种降低对通隔离扩散横向扩散宽度的结构及方法
CN102244093B (zh) * 2011-07-28 2013-09-25 江苏捷捷微电子股份有限公司 一种降低对通隔离扩散横向扩散宽度的结构及方法
CN105390385A (zh) * 2015-11-03 2016-03-09 常州星海电子有限公司 高浪涌玻璃钝化芯片
CN108461381A (zh) * 2018-01-29 2018-08-28 郭光辉 一种半导体gpp整流芯片的制作工艺
CN108922872A (zh) * 2018-07-09 2018-11-30 盛世瑶兰(深圳)科技有限公司 一种功率器件芯片及其制作方法
CN109192770A (zh) * 2018-08-23 2019-01-11 无锡光磊电子科技有限公司 一种pn结终端制造工艺
CN110828562A (zh) * 2019-11-29 2020-02-21 力特半导体(无锡)有限公司 晶闸管及其制造方法
CN111341735A (zh) * 2020-03-12 2020-06-26 扬州国宇电子有限公司 一种防止刮蹭台面的钝化结构及其制备方法和应用
CN111341735B (zh) * 2020-03-12 2021-03-26 扬州国宇电子有限公司 一种防止刮蹭台面的钝化结构及其制备方法和应用
CN113161238A (zh) * 2021-04-20 2021-07-23 江苏韦达半导体有限公司 高温度特性门极灵敏型触发可控硅芯片的制作工艺
CN113161238B (zh) * 2021-04-20 2024-04-09 江苏韦达半导体有限公司 高温度特性门极灵敏型触发可控硅芯片的制作工艺
CN113540222A (zh) * 2021-07-13 2021-10-22 弘大芯源(深圳)半导体有限公司 一种高压双极晶体管
CN113540222B (zh) * 2021-07-13 2022-10-21 弘大芯源(深圳)半导体有限公司 一种高压双极晶体管

Similar Documents

Publication Publication Date Title
CN101866948A (zh) 半导体高压器件芯片及其制造方法
KR101673565B1 (ko) 태양 전지 및 이의 제조방법
CN104538500B (zh) 用于晶体硅太阳能电池抗lid和pid的pecvd镀膜和烧结工艺
CN103710705B (zh) 一种多晶硅片酸性制绒液的添加剂及其应用
CN104505425B (zh) 一种制备太阳能单晶背抛光电池片的方法
CN102629643B (zh) 高方阻太阳能电池制作方法
CN105609571A (zh) Ibc太阳电池及其制作方法
RU2636405C2 (ru) Способ изготовления солнечного элемента
CN102222719B (zh) 太阳能电池用结晶系硅基板的表面处理方法及太阳能电池的制造方法
CN106328765A (zh) 一种高效perc晶体硅太阳能电池的制备方法及工艺
CN101587907A (zh) 低结电容过压保护晶闸管器件芯片及其生产方法
CN104205350B (zh) 太阳能电池单元的制造方法
CN104362219B (zh) 一种晶体硅太阳能电池制造工艺
CN102569502A (zh) 一种湿法刻蚀工艺
CN102569531A (zh) 一种多晶硅片的钝化处理方法
CN105097963A (zh) 一种选择性制绒晶硅太阳能电池及其制备方法
JP5830143B1 (ja) 太陽電池セルの製造方法
CN104126233B (zh) 用于制造太阳能电池的方法
CN109980043A (zh) 一种湿法黑硅片的高效量产制备方法
CN102244137A (zh) 太阳能电池及其制造方法
CN105470345A (zh) 一种超薄多晶硅太阳能电池片的制备方法
CN105552122A (zh) 一种带有深阱终端环结构的平面可控硅芯片及其制造方法
CN102789981A (zh) 一种可控硅的生产工艺
CN110335919B (zh) 一种改善激光磷硅玻璃掺杂电池表面激光损伤的方法
CN106024970A (zh) 设备兼容的晶硅电池刻蚀方法和perc电池酸抛光方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong

Applicant after: Jiangsu Jiejie Microelectronics Co., Ltd.

Address before: 226200 No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, China

Applicant before: Qidong Jiejie Micro-electronic Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: QIDONG JIEJIE MICRO-ELECTRONIC CO., LTD. TO: JIANGSU JIEJIE MICROELECTRONICS CO., LTD.

C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 226200, 8, Xinglong Road, Qidong science and Technology Pioneer Park, Jiangsu

Applicant after: Jiangsu Jiejie Microelectronics Co., Ltd.

Address before: 226200, No. 8, Xinglong Road, Chengbei Industrial Zone, Qidong Economic Development Zone, Jiangsu, Nantong

Applicant before: Jiangsu Jiejie Microelectronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101020