CN101866898A - 用于c4球中均匀电流密度的金属布线结构 - Google Patents

用于c4球中均匀电流密度的金属布线结构 Download PDF

Info

Publication number
CN101866898A
CN101866898A CN201010163868A CN201010163868A CN101866898A CN 101866898 A CN101866898 A CN 101866898A CN 201010163868 A CN201010163868 A CN 201010163868A CN 201010163868 A CN201010163868 A CN 201010163868A CN 101866898 A CN101866898 A CN 101866898A
Authority
CN
China
Prior art keywords
metal
hole
pathway hole
pad
pathway
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010163868A
Other languages
English (en)
Other versions
CN101866898B (zh
Inventor
蒂莫西·H·多本斯佩克
沃尔夫冈·桑特
蒂莫西·D·苏里万
史蒂文·L·赖特
埃德蒙·斯普罗吉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101866898A publication Critical patent/CN101866898A/zh
Application granted granted Critical
Publication of CN101866898B publication Critical patent/CN101866898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05094—Disposition of the additional element of a plurality of vias at the center of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05098—Material of the additional element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一实施例中，金属结构的焊垫下组件直接位于金属焊垫下面。焊垫下组件包括邻接所述金属焊垫的上层金属线结构，位于上层金属线结构下面的下层金属线结构，和提供位于上层金属线结构和下层金属线结构之间的电连接的金属通路孔组。在另一实施例中，通过采用一组集成的金属通路孔的金属焊垫结构，金属通路孔被分段并且被分布从而促进C4球内均匀的电流密度分布，C4球的可靠性被提高。多个金属通路孔的截面的面密度在金属焊垫的中心部比在金属焊垫的平面部的周边部高。

Description

用于C4球中均匀电流密度的金属布线结构
技术领域
本发明涉及半导体结构，更具体地，涉及接合焊垫的金属布线结构及其制造方法。
背景技术
一旦半导体装置和半导体晶片(衬底)上的互连的形成完成，半导体晶片被划分为半导体芯片，或者“裸芯”。功能性的半导体芯片随后被封装以便有利于电路板上的安装。封装是提供机械保护和对于上层组件***(例如电路板)的电连接的半导体芯片的支撑元件。一种典型封装技术是受控坍塌芯片连接(Controlled Collapse Chip Connection)(C4)封装，它采用C4球，各个C4球接触半导体芯片上的C4焊垫和封装衬底上的另一C4焊垫。封装衬底可以随后被组装于电路板上。
各C4焊垫是典型地由半导体制造工序期间金属互连结构的最后的金属层形成的接触金属焊垫。各C4焊垫大到足以容纳C4球的底部。接合焊垫结构指的是包含这样的C4焊垫和下面的连接结构的结构。
例如C4球的金属结构包括金属离子晶格和非局部化的自由电子。当电流穿过C4球流动时，金属离子受到归因于金属离子的电荷和金属离子所暴露的电场的静电力。此外，由于电子在电流传导期间的散射，电子转移动量至导电材料的晶格中的金属离子。静电力的方向在电场的方向，即在电流的方向，并且归因于电子的动量转移的力的方向在电子的流动的方向，即在电流的反方向。但是，归因于电子的动量转移的力通常比静电力大。因而，金属离子受到在电流反方向，或者在电子流动方向的净力。由电流引起的质量输运，或者归因于电流的导电材料的移动，在本领域中被冠名以电迁移。
一旦通过电迁移在C4球中形成空泡，则在关键导电路径或者“热点”的电流密度增加，因为空泡减小了导电路径的面积。较高的电流密度因而加速了电迁移过程，由此使空泡增长。相互加强的恶性循环增加了空泡的尺寸和电流密度最终导致电路径的有效断开，引起电迁移故障。电迁移故障是对于C4球的主要可靠性考量。
因而，存在减小C4球的电迁移故障从而提高C4连接的可靠性的需求。
发明内容
本发明通过提供促进C4球内均匀电流密度分布的金属布线结构而提高了C4球的可靠性。
在本发明中，金属结构的焊垫下组件被提供，它直接位于金属焊垫下面。焊垫下组件包括邻接金属焊垫的上层金属线结构，位于上层金属线结构下面的下层金属线结构，和提供位于上层金属线结构下面的和下层金属线结构之间的电连接的金属通路孔组。金属通路孔组被分布以便在金属焊垫的中心部提供比在接触C4球的金属焊垫的周边部高的电流密度。在C4球被接合至金属焊垫之后，焊垫下组件的几何形状引起更多的电流穿过金属焊垫的中心使得在C4球中的电流密度变得均匀，由此减小了其中的电迁移。
根据本发明的一方面，提供了一种结构，它包括：布置于金属互连结构上方的金属焊垫；邻接金属焊垫的上层金属线结构；位于上层金属线结构下面的下层金属线结构；和金属通路孔组，其中金属通路孔组在金属焊垫的中心区下面比在金属焊垫的周边区下面具有更高的水平截面的面密度。
金属通路孔组至少沿一水平方向在相邻的金属通路孔之间具有非均匀的间距。水平方向对于金属通路孔组内的一组一维阵列可以是相同的。作为替代，水平方向可以是从中心点的径向，并且一维阵列组可以在许多不同方向被取向。此外，金属通路孔组可以具有在水平平面中两个不同方向相邻金属通路孔之间的不均匀的间距，其中相邻金属通路孔之间的间距在两个方向都被调制。在金属通路孔组中相邻金属通路孔之间的不均匀间距被分布，使得在金属焊垫和C4球之间的接触区的中心区中截面的整体密度比在接触区的周边区中的截面的整体密度大。
根据本发明的另一方面，提供了形成结构的方法，它包括：在衬底上形成包括下层金属线结构的金属互连结构；直接在下层金属线结构上形成金属通路孔组；直接在金属通路孔组上形成上层金属线；并且在上层金属线上形成金属焊垫，其中金属通路孔组布置为，在金属焊垫的中心区的下面比在金属焊垫的周边区的下面具有更高的导电水平截面的面密度。
此外，本发明通过提供具有被分区并且被分布的整体金属通路孔的组的金属焊垫结构，从而促进C4球内的均匀电流密度分布，而提高了C4球的可靠性。多个金属通路孔中截面的面密度在金属焊垫的中心部比在金属焊垫的平面部的周边部高。在C4球被接合至金属焊垫之后，截面的面密度的改变的分布引起更多的电流通过金属焊垫的中心，使得在其上的C4球中电流密度变得均匀，由此减小了C4球内的电迁移。
根据本发明的一方面，提供了一种结构，它包括：一体构造的金属焊垫，被布置于金属互连结构的上方并且包括上平面部和向下延伸的多个金属通路孔；和邻接多个金属通路孔的底表面的金属线结构，其中多个金属通路孔在金属焊垫的中心区的下面比在金属焊垫的周边区下面具有更高的水平截面的面密度。
多个金属通路孔至少沿一水平方向在相邻金属通路孔之间具有不均匀的间距。水平方向对于多个金属通路孔内的多个一维阵列可以是相同的。作为替代，水平方向可以是从中心点的径向，并且多个一维阵列可以在许多不同的方向取向。此外，多个金属通路孔可以在水平平面中两个不同方向的相邻金属通路孔之间具有不均匀的间距，其中相邻金属通路孔之间的间距在两个方向都被调制。多个金属通路孔中相邻金属通路孔之间不均匀的间距被分布，使得在金属焊垫和C4球之间的接触区的中心区的整体截面密度比在接触区的周边区的整体截面密度高。
根据本发明的另一方面，提供了形成结构的方法，它包括：在衬底上形成包括金属线结构的金属互连结构；在金属线结构上形成钝化电介质层；在金属互连结构上方形成一体构造并且包括上平面部和向下延伸并且接触金属线结构的多个金属通路孔的金属焊垫，其中多个金属通路孔在金属焊垫的中心区下面比在金属焊垫的周边区下面具有更高的水平截面的面密度，并且其中上平面部在钝化电介质层的顶表面上方形成并且多个金属通路孔在侧面被钝化电介质层所包围。
附图说明
图1A、1B、1C、1D、和1E分别是根据本发明的采用第一金属通路孔组和第一下层金属线结构的第一典型结构的沿平面A-A’、B-B’、C-C’、D-D’、和E-E’的截面图。图1A是垂直截面图，并且图1B-1E是水平截面图。
图2是根据本发明的采用对应于图1D的平面中的第二金属通路孔组的第二典型结构的水平截面图。
图3是根据本发明的采用对应于图1D的平面中的第三金属通路孔组的第三典型结构的水平截面图。
图4是根据本发明的采用对应于图1D的平面中的第四金属通路孔组的第四典型结构的水平截面图。
图5是根据本发明的采用对应于图1E的平面中的第二下层金属线结构的第五典型结构的水平截面图。
图6是根据本发明的采用对应于图1E的平面中的第三下层金属线结构的第六典型结构的水平截面图。
图7是根据本发明的采用对应于图1E的平面中的第四下层金属线结构的第七典型结构的水平截面图。
图8是在下层金属线结构的形成之后的第一典型半导体结构的垂直截面图。
图9是在下层金属线结构和包含通路孔的通路孔层电介质层的形成之后第一典型半导体结构的垂直截面图。
图10是在通路孔层电介质层内金属通路孔组的形成之后第一典型半导体结构的垂直截面图。
图11是上层金属线结构的形成之后第一典型半导体结构的垂直截面图。
图12是在钝化电介质层和其中的开口形成之后第一典型半导体结构的垂直截面图。
图13是在金属焊垫形成之后第一典型半导体结构的垂直截面图。
图14是在最顶上的电介质层和其中的开口形成之后第一典型半导体结构的垂直截面图。
图15A-15D分别是根据本发明的采用包括第一类型的金属通路孔阵列的金属焊垫的第八典型结构的沿平面A-A’、B-B’、C-C’、和D-D’的截面图。图15A是垂直截面图，并且图15B-15D是水平截面图。
图16A-16C分别是根据本发明的采用包括第二类型的金属通路孔阵列的金属焊垫的第九典型结构的沿平面A-A’、B-B’、和C-C’的截面图。图16A是垂直截面图，并且图16B和16C是水平截面图。
图17是根据本发明的采用对应于图15C或者图16C的平面中的包括第三类型的金属通路孔的阵列的金属焊垫的第十典型结构的水平截面图。
图18是根据本发明的采用对应于图15C或者图16C的平面中的包括第四类型的金属通路孔的阵列的金属焊垫的第十一典型结构的水平截面图。
图19是根据本发明的采用对应于图15C或者图16C的平面中的包括第五类型的金属通路孔的阵列的金属焊垫的第十二典型结构的水平截面图。
图20是金属线结构形成之后第八典型半导体结构的垂直截面图。
图21是通路孔层电介质层和其中的通路孔阵列形成之后的第八典型半导体结构的垂直截面图。
图22是金属焊垫形成之后第八典型半导体结构的垂直截面图。
图23是电介质掩模层开口形成之后第八典型半导体结构的垂直截面图。
具体实施方式
如上所述，本发明涉及接合焊垫的金属布线结构及其制造方法，它们现在接合附图被详细描述。应当注意相似和对应的元件由相似的参考标号所指称。图未按比例。
参考图1A-1E，根据本发明的第一实施例的第一典型结构被示出。第一典型结构包括衬底10和形成于其中的至少一半导体装置12。衬底10可以是半导体衬底，其包括半导体材料，例如硅、硅锗合金、硅、锗、硅-锗合金、硅碳合金、硅锗碳合金、砷化镓、砷化铟、砷化铟镓、磷化铟、硫化铅、其它III-V化合物半导体材料、和II-VI化合物半导体材料。衬底可以是单晶半导体衬底。
至少一半导体装置12可以包括至少一场效应晶体管、双极晶体管、二极管、电阻器、电容器、和电感器。至少一电介质层20位于至少一半导体装置12上。至少一电介质层20可以包括例如氧化硅的电介质氧化物、例如氮化硅的电介质氮化物、低介电常数(低k)化学气相沉积(CVD)电介质材料、或者旋涂低k电介质材料。金属互连结构被嵌入于至少一电介质层20中。金属互连结构可以包括互连层金属通路孔22和互连层金属线24。
第一下层金属线结构30被嵌入于至少一电介质层20的最顶上的层中。第一下层金属线结构30可以，或者可以不包括孔，它们被典型地称为“奶酪孔”。金属互连结构提供了至少一半导体装置12和第一下层金属线结构30之间的导电路径。第一下层金属线结构30包括导电金属。第一下层金属线结构30可以具有从20微米至200微米的横向尺寸，尽管在此也考虑较小或者较大的尺寸。在下金属线结构30具有矩形形状的情形中，下金属线结构30的宽度和长度可以分别是从20微米至200微米。第一下层金属线结构30的厚度典型地是从150nm至1，500nm，尽管在此也考虑较小和较大的厚度。第一下层金属线结构30包括至少一金属。第一下层金属线结构30可以基本由铜或者铝构成。优选，第一下层金属线结构30可以基本由铜构成。
通路孔层电介质层40位于第一下层金属线结构30的上方。通路孔层电介质层40可以包括电介质氧化物、电介质氮化物、低k CVD电介质材料、低k旋涂电介质材料、或者其组合。优选，通路孔层电介质层40包括电介质氧化物、电介质氮化物、或者其组合以便减小氧或者潮气对于位于下面的至少一电介质层20的进入。金属通路孔50A和互连通路孔50B的第一组被嵌入于通路孔层电介质层40中。金属通路孔50A和互连通路孔50B的第一组的厚度典型地从150nm至1,500nm，尽管在此也考虑较小和较大的厚度。第一金属通路孔50A和互连通路孔50B的组包括至少一金属。金属通路孔50A和互连通路孔50B的第一组可以基本由铜或者铝构成。优选金属通路孔50A和互连通路孔50B的第一组可以基本由铜构成。
线层电介质层60位于通路孔层电介质层40的上方。线层电介质层60可以包括电介质氧化物、电介质氮化物、低k CVD电介质材料、低k旋涂电介质材料，或者其组合。优选线层电介质层60包括电介质氧化物、电介质氮化物、或者其组合，以便减小氧或者潮气对于位于下面的至少一电介质层20的进入。
上层金属线结构70A和上层金属布线70B被嵌入于线层电介质层60中。上层金属线结构70A可以具有从20微米至200微米的横向尺寸，尽管在此也考虑较小和较大的尺寸。在上层金属线结构70A具有矩形形状的情形中，上层金属线结构70A的宽度和长度可以分别是从20微米至200微米。上层金属线结构70A的厚度典型地是从150nm至1,500nm，尽管在此也考虑较小和较大的厚度。上层金属线结构70A和上层金属布线70B包括至少一金属。上层金属线结构70A和上层金属布线70B可以基本由铜或者铝构成。优选上层金属线结构70A和上层金属布线70B基本由铜构成。
钝化电介质层80和金属焊垫90位于线层电介质层60、上层金属线结构70A、和上层金属布线70B的上方。钝化电介质层80包括电介质氧化物、电介质氮化物、或者其组合。优选电介质层80包括电介质氧化物和电介质氮化物的堆叠叠层。典型地，钝化电介质层80具有从300nm至3,000nm的厚度，尽管在此也考虑较小和较大的厚度。
金属焊垫90包括至少一通路孔部和上平面部。至少一通路孔部侧面被钝化电介质层80所包围并且邻接上层金属线结构70A。上平面部位于钝化电介质层80上和上方并且在下通路孔部的周边上。金属焊垫90包含至少一金属。在一情形中，金属焊垫90可以基本由铝构成，并且各上层金属线结构70A、第一组金属通路孔50A、和第一下层金属线结构30可以基本由铜构成。金属焊垫90的厚度可以从1.0微米至5.0微米，尽管在此也考虑较小和较大的厚度。
具有开口的电介质掩模层95位于金属焊垫90和钝化电介质层80的顶表面的上方。开口的边界位于金属焊垫80的区域内。电介质掩模层95包括例如聚酰亚胺的电介质材料。在一些情形中，聚酰亚胺可以是光敏的以便可以不采用额外的光敏材料进行光刻印刷。C4球99位于电介质掩模层95的开口内并且接触金属焊垫90。C4球的直径可以是从30微米至200微米，尽管在此也考虑较小和较大的直径。
第一组金属通路孔50A中各金属通路孔垂直邻接上层金属线结构70A和第一下层金属线结构30。金属焊垫90通过上层金属线结构70A、第一组金属通路孔50A、和第一下层金属线结构30被电阻性地耦合至至少一半导体装置12。
第一组金属通路孔50A包括基本相同尺寸的金属通路孔。第一组金属通路孔50A在金属焊垫90的中心区CR的下面比在金属焊垫的周边区PR下面具有更高的水平截面的面密度。中心区CR包括金属焊垫90和C4球99之间的接触区的中心点。在本发明中，中心区CR被界定为比接触区的闭合的边界更接近于金属焊垫90和C4球99之间的接触区的中心点的上层金属线结构70A的区域的子集。在接触区是圆的情形中，中心区CR的半径是接触区的半径r的一半。在上层金属线结构70A具有凸多边形或者凸曲线形的情形中，中心区CR的面积可以是金属焊垫60和C4球99之间的接触区的面积的四分之一。周边区PR是接触区内中心区CR的互补。周边区PR是在接触区的闭合边界内并且在中心区CR外面的区域。
第一组金属通路孔50A中至少一些金属通路孔具有基本相同的尺寸，且被布置为一维阵列，其中相邻金属通路孔之间的间距在中心区CR下面比在周边区PR下面小。第一组金属通路孔50A可以被布置为单个一维阵列或者多个一维阵列。在第一组金属通路孔50A被布置于具有相同取向的多个一维阵列中的情形中，相邻金属通路孔之间的间距在各多个一维阵列的中间部中比在端部中小。各一维阵列的方向在此被称为第一方向，并且分离一维阵列的方向在此被称为第二方向。各一维阵列的方向的间距在此被称为第一间距，它是沿第一方向的间距，并且相邻一维阵列之间的间距在此被称作第二间距，它是沿第二方向的间距。相邻金属通路孔之间的第一间距沿第一方向在中心区CR下面比在周边区PR下面小。相邻金属通路孔之间的第二间距沿不同于第一方向的第二方向，在第一组金属通路孔50A之间基本相同。
第一组金属通路孔50A中的各金属通路孔可以具有圆或者矩形的截面。通常，第一组金属通路孔50A中的各金属通路孔可以具有任何多边形或者曲线的闭合形状。
在替代实施例中不同类型的金属通路孔可以被采用替代第一组金属通路孔中的金属通路孔的类型。参考图2，示出了根据本发明第二实施例的第二典型结构。第二典型结构通过对于第一实施例的第一组金属通路孔50A替代以第二组金属通路孔52而从第一典型实施例导出。图2是对应于第一典型结构的图1D的平面中第二典型结构的水平截面图。
第二组金属通路孔52中的各金属通路孔具有被拉长的水平截面。水平宽度，即垂直于被拉长方向的方向的金属通路孔的横向尺寸，随着在各第二组金属通路孔52中距中心点的距离d而单调减小。中心点可以是各第二组金属通路孔52中金属通路孔的水平区域的形状的几何中心。
水平宽度可以沿第二组金属通路孔52中各金属通路孔的拉长的方向随距中心点的距离步进减小。第二组金属通路孔52可以沿水平宽度方向被布置为一维阵列，即沿垂直于第二组金属通路孔52中金属通路孔的长度方向的方向。
参考图3，示出了根据本发明第三实施例的第三典型结构。第三典型结构通过对于第一实施例的第一组金属通路孔50A替代以第三组金属通路孔54而从第一典型结构导出。图3是在对应于第一典型结构的图1D的平面中的第三典型结构的水平截面图。
第三组金属通路孔54被布置为二维阵列，其包括在中心区CR下面在中心点相互交叉的径向的多个一维阵列。第三组金属通路孔54的相邻金属通路孔之间的间距在各多个一维阵列的中心区CR下面比在周边区PR下面小。
参考图4，示出了根据本发明第四实施例的第四典型结构。第四典型结构通过对于第一实施例的第一组金属通路孔50A替代以第四组金属通路孔56而从第一典型结构中导出。图4是对应于第一典型结构的图1D的平面中的第四典型结构的水平截面图。
第四组金属通路孔56包括具有不同尺寸的金属通路孔。具体地，位于中心区CR下面的金属通路孔具有比位于周边区PR下面的金属通路孔大的水平截面。第四组金属通路孔56中的金属通路孔的尺寸可以沿一方向(例如，沿平面A-A’的方向)或者从中心点径向两维地变化。
在上面描述的所有实施例中，金属通路孔组的导电区的面密度在金属焊垫90和C4球之间的接触区的中心区CR下面比在周边区PR下面大。优选，金属通路孔组的电阻比上层金属线结构70A的电阻大。金属通路孔的电阻典型地是上层金属线结构70A的电阻的1.5至40倍，优选从3至10倍大，尽管在此也考虑较小或者较大的倍数。
提供在中心区CR的下面比周边区PR下面的导电区的更大面密度的效应是引导较高份额的电流穿过上层金属线结构70A至C4球99的内部并且减小沿C4球99表面的电流。该电流的再分布具有使穿过C4球99的电流密度相等的效应，由此减小在半导体芯片工作期间C4球99中的电迁移。
根据本发明的第五实施例，第五典型结构通过对于第一下层金属线结构30替代以第二下层金属线结构32而从任一第一至第四典型结构导出。参考图5，示出了对应于第一实施例的图1E的平面中的第五典型结构的水平截面图。第二下层金属线结构32可以具有与第一下层金属线结构30基本相同的横向尺寸和厚度。
第二下层金属线结构32包括孔，它们典型地被称为“奶酪孔”。各奶酪孔被填充以电介质材料部21A，它具有与至少一电介质层20的最顶层相同的成份。奶酪孔的配置是这样的使得第二下层金属线结构32包括不受阻碍的直导电路径，其在长度方向(沿平面A-A’的方向)中延伸至由多个奶酪孔区所分离的第二下层金属线结构32的中心部。金属通路孔组可以是本发明的第一至第四实施例的第一至第四组金属通路孔(50A、52、54、56)之一，覆盖多个奶酪孔区。在奶酪孔区内金属通路孔的放置与不受阻碍的路径的接合促进了第二下层金属线结构32的内区和接触区之间的电流的流动，接触区在第二下层金属线结构32和金属互连结构(22，24；见图1A)之间，金属互连结构可以存在于第二下层金属线结构32的周边。因而，更多的电流可以穿过C4球99的内区流动。
根据本发明的第六实施例，第六典型结构通过对于第一下层金属线结构30替代以第三下层金属线结构34而从任一第一至第四典型结构导出。参考图6，示出了对应于第一实施例的图1E的平面中的第六典型结构的水平截面图。第三下层金属线结构34可以具有与第一下层金属线结构30基本相同的横向尺寸和厚度。下层金属布线33提供第三下层金属线结构34和金属互连结构(22，24；见图1A)之间的导电路径。
根据本发明的第七实施例，第七典型结构通过对于第一下层金属线结构30替代以第四下层金属线结构36并且采用下层金属布线33以便提供第二下层金属线结构32和金属互连结构(22，24)之间的导电路径，而从任一第一至第四典型结构导出。参考图7，示出了对应于第一实施例的图1E的平面中第七典型结构的水平截面图。第四下层金属线结构36可以具有与第一下层金属线结构30基本相同的横向尺寸和厚度。
参考图8，示出了形成本发明的第一典型结构的方法。至少一半导体装置12形成于本领域中所熟知的衬底10中。衬底10可以是上述的半导体衬底。
至少一电介质层20和包括互连层金属通路孔22和互连层金属线24的金属互连结构通过沉积和构图的连续的半导体工艺步骤而形成。第一下层金属线结构30形成于至少一电介质层20的最顶上的层内并且被平坦化。平坦化之后，获得跨过至少一电介质层20(它包括最顶层)和第一下层金属线结构30的基本平坦的表面。第一下层金属线结构30可以，或者可以不包括如同上面所讨论的奶酪孔。
参考图9，通路孔层电介质层40形成于第一下层金属线结构30上方。通路孔层电介质层40随后被构图从而形成第一通路孔和第二通路孔。第一通路孔49A具有第一组金属通路孔50A的图案。作为替代，第一通路孔可以具有第二组金属通路孔52、第三组金属通路孔54、第四组金属通路孔56、或者在其它实施例中其组合的图案。第二通路孔49B是选择性的并且可以被采用以便提供对于后续形成的下层金属线结构的附加的电布线。
参考图10，第一通路孔49A被填充以导电金属，例如铜。第一通路孔49A中的金属填充材料被平坦化以便形成第一组金属通路孔50A。互连通路孔50B可以选择性地通过用导电金属填充第二通路孔49B而形成。
参考图11，上层金属线结构70A通过线层电介质层60的沉积，线层电介质层60的构图，用导电金属填充线层电介质层60中的凹入区，并且平坦化导电金属而形成。选择性地，上层金属布线70B可以同时形成。
参考图12，钝化电介质层80被沉积并且构图以便在上层金属线结构70A上方在其中形成至少一开口。
参考图13，金属焊垫90通过沉积例如铝层的金属层并且光刻构图金属层而形成。金属焊垫90的区域包括钝化电介质层80中的整个开口区。
参考图14，电介质掩模层95被沉积于金属焊垫90和钝化电介质层80上方。电介质掩模层95中的开口形成于金属焊垫90的区内。随后，C4球99被放置于金属焊垫90的被暴露的表面上以便形成在图1A-1E中所示出的结构。
尽管第一典型结构被采用以便示出制造根据本发明的第一典型结构的方法，但是相同的方法也可以被采用以便形成根据本发明所有其它实施例的结构。
参考图15A-15D，示出了根据本发明的第八实施例的第八结构。第八典型结构包括衬底610和其中形成的至少一半导体装置612。衬底610可以是包括半导体材料的半导体衬底，半导体材料例如硅、硅锗合金、硅、锗、硅-锗合金、硅碳合金、硅-锗-碳合金、砷化镓、砷化铟、砷化铟镓、磷化铟、硫化铅、其它III-V化合物半导体材料、和II-VI化合物半导体材料。衬底可以是单晶半导体衬底。
至少一半导体装置612可以包括场效应晶体管、双极晶体管、电阻器、电容器、和电感器的至少之一。至少一电介质层620位于至少一半导体装置612上。至少一电介质层620可以包括例如氧化硅的电介质氧化物、例如氮化硅的电介质氮化物、低介电常数(低k)化学气相沉积(CVD)电介质材料、或者旋涂低k电介质材料。金属互连结构被嵌入于至少一电介质层620中。金属互连结构可以包括互连层金属通路孔622和互连层金属线624。金属互连结构还可以包括具有与至少一电介质层620的最顶上的表面共面的顶表面的最顶上的互连通路孔50。
线层电介质层660位于至少一电介质层620上方。线层电介质层660可以包括电介质氧化物、电介质氮化物、低k CVD电介质材料、低k旋涂电介质材料、或者其组合。优选线层电介质材料层660包括电介质氧化物、电介质氮化物、或者其组合以便减小氧或者潮气进入至位于下面的至少一电介质层620。
金属线结构670A和金属布线670B被嵌入于线层电介质层660中。金属线结构670A可以具有从20微米至200微米的横向尺寸，尽管在此也考虑较小和较大的尺寸。在金属线结构670A具有矩形形状的情形中，金属线结构670A的宽度和长度可以分别是从20微米至200微米。金属线结构670A的厚度典型地是从150nm至1,500nm，尽管在此也考虑较小和较大的厚度。金属线结构670A和金属布线670B包括至少一金属。金属线结构670A和金属布线670B可以基本由铜或者铝构成。优选金属线结构670A和金属布线670B基本由铜构成。金属线结构670A可以包括孔，它们典型地被称为“奶酪孔”。各奶酪孔被填充以电介质材料部621A，它具有与线层电介质层660相同的成份。
钝化电介质层680和金属焊垫690位于线层电介质层660、金属线结构670A、和金属布线670B上方。钝化电介质层680包括电介质氧化物、电介质氮化物、或者其组合。优选钝化电介质层680包括电介质氧化物和电介质氮化物的叠层。典型地，钝化电介质层680具有从300nm至3,000nm的厚度，尽管在此也考虑较小和较大的厚度。
金属焊垫690包括上平面部和向下延伸的多个金属通路孔690V。金属焊垫690是一体和单一的构造，即为一片，并且可以被布置于金属互连结构(622、624、650)上方。多个金属通路孔690V侧面被钝化电介质层680包围并且邻接金属线结构670A。金属焊垫690的上平面部指的是位于钝化电介质层680的顶表面上面的金属焊垫690的部分。上平面部位于钝化电介质层680和多个金属通路孔690V上和上面。金属焊垫690包含至少一金属。在一情形中，金属焊垫690可以基本由铝构成，并且金属线结构670A可以基本由铜构成。金属焊垫690的厚度可以从1.0微米至5.0微米，尽管在此也考虑较小和较大的厚度。
具有开口的电介质掩模层695位于金属焊垫690和钝化电介质层680的顶表面上方。开口的边界位于金属焊垫690的区内。电介质掩模层695包括例如聚酰亚胺的电介质材料。在一些情形中，聚酰亚胺可以是光敏的以便使得可以不采用附加的光敏材料进行光刻印刷。C4球699位于电介质掩模层695中的开口内并且接触金属焊垫690。C4球的直径可以是从30微米至200微米，尽管在此也考虑较小和较大的直径。金属焊垫690通过金属线结构670A和金属互连结构(622、624、650)电阻性地耦合至至少一半导体装置612。
金属线结构670A邻接多个金属通路孔690V的底表面。多个金属通路孔690V在金属焊垫690的中心区CR下面比在金属焊垫的周边区PR下面具有更高的水平截面的面密度。中心区CR包括金属焊垫690和C4球699之间的接触区的中心点。在本发明中，中心区CR被界定为比接触区的闭合边界更接近于金属焊垫690和C4球699之间的接触区的中心点的上层金属线结构670A的区的子集。在接触区是圆的情形中，中心区CR的半径是接触区的半径的一半。在上层金属线结构670A具有凸多边形或凸曲线性的情形中，中心区CR的面积可以是金属焊垫690和C4球699之间的接触区的面积的十一分之一。周边区PR是接触区内中心区CR的互补。周边区PR是在接触区的闭合的区内并且在中心区CR外面的区。
多个金属通路孔690V可以包括基本相同尺寸的金属通路孔。至少一些基本相同尺寸的金属通路孔可以被布置为一维阵列，其中相邻金属布线之间的间距在中心区CR下面比在周边区PR下面小。多个金属通路孔690V内基本相同尺寸的金属通路孔可以被布置为具有相同取向的多个一维阵列，例如，在图1C中平面A-A’的方向。
各一维阵列的方向在此被称为第一方向，并且分离一维阵列的方向在此被称为第二方向。在各一维阵列的方向中的间距在此被称为第一间距s1，它是沿第一方向的间距，并且相邻一维阵列之间的间距在此被称为第二间距s2，它是沿第二方向的间距。相邻金属通路孔之间的第一间距s1沿第一方向在中心区CR下面比在周边区PR下面小。
相邻金属通路孔之间的第一间距s1在各多个一维阵列中在中心部比在端部小。多个金属通路孔690V中的各金属通路孔可以具有圆或者矩形的截面。通常，多个金属通路孔690V中的各通路孔可以具有任何多边形或者曲线的闭合形状。
多个金属通路孔690V可以被布置为二维阵列，其中相邻金属通路孔之间的第一间距s1沿第一方向在中心区CR下面比在周边区PR下面小。相邻金属通路孔之间的第二间距S2沿第二方向在多个金属通路孔690V之中基本相同，第二方向不同于第一方向并且可以垂直于第一方向。
不同类型的金属通路孔可以被采用来替代第八典型结构的多个金属通路孔690V。参考图16A-16C，根据本发明的第九实施例的第九典型结构被示出。第九典型结构通过对于第八实施例的多个金属通路孔690V替代以多个不同类型的金属通路孔690W而从第八实施例导出。
金属焊垫690包括至少一通路孔部690W和上平面部。至少一通路孔部690W被钝化电介质层680侧面包围并且邻接金属线结构670A。上平面部可以位于钝化电介质层680上和上面并且在至少一通路孔部690W的周边上。上平面部可以包括在至少一通路孔部690上面的区中的孔，如果金属焊垫在至少一通路孔部690W上面从上平面部的最顶上的表面被凹入。金属焊垫690包含在第八实施例中的至少一金属。在一情形中，金属焊垫690可以基本由铝构成，并且金属线结构670A可以基本由铜构成。金属焊垫690的厚度可以是从1.0微米至5.0微米，尽管在此也考虑较小和较大的厚度。
多个金属通路孔690W中的各金属通路孔具有被拉长的水平截面。水平宽度是垂直于被拉长的方向的方向的金属通路孔的横向尺寸，其随距各多个金属通路孔690W的中心点的距离d单调减小。中心点可以是各多个金属通路孔690W中金属通路孔的水平区的形状的几何中心。
水平宽度可以沿多个金属通路孔690W中各金属通路孔的被拉长的方向随距中心点的距离d步进减小。多个金属焊垫690W可以沿水平宽度的方向，即沿垂直于多个金属通路孔690W中金属通路孔的长度方向的方向，被布置为一维阵列。
参考图17，示出了本发明的第十实施例的第十典型结构。第十典型结构通过对于第八实施例的多个金属通路孔690V或者对于第九实施例的多个金属通路孔690W替代以不同类型的多个金属通路孔690X而从第八和第九典型结构导出。图17是对应于第八典型结构的图15C或者第九实施例的图16C的平面中第十典型结构的水平截面图。
多个第十实施例的金属通路孔690X被布置为二维阵列，该二维阵列包括在中心区CR下面的中心点相互交叉的径向方向的多个一维阵列。多个金属通路孔690X的相邻金属通路孔之间的间距在各多个一维阵列中在中心区CR下面比在周边区PR下面小。中心区CR和周边区PR之和与金属焊垫690和C4球699之间的总接触面积相同(见图15A和16A)。
参考图18，示出了根据本发明的第十一实施例的第十一典型结构。第十一典型结构通过对于第八实施例的多个金属通路孔690V或者对于第九实施例的多个金属通路孔690W替代以不同类型的多个金属通路孔690Y而从第八或第九典型结构导出。图18是对应于第八典型结构的图15C或者第九实施例的图16C的平面中第十一典型结构的水平截面图。
第十一实施例的多个金属通路孔690Y被布置为二维阵列，其中相邻通路孔之间的间距在两个方向中被调制。此外，在一方向中的间距可以取决于沿水平截面的平面内的另一方向的坐标。金属通路孔之中的间距的二维调制被实现，使得多个金属通路孔690Y在金属焊垫690的中心区CR下面比在金属焊垫690的周边区下面具有更高的水平截面的面密度。中心区CR和周边区PR之和与金属焊垫690和C4球699之间的总接触区相同(见图15A和16A)。
参考图19，示出了根据本发明的第十二实施例的第十二典型结构。第十二典型结构通过对于第八实施例的多个金属通路孔690V或者对于第九实施例的多个金属通路孔690W替代以不同类型的多个金属通路孔690Z而从第八或第九典型结构导出。图19是对应于第八典型结构的图15C或者第九实施例的图16C的平面中第十二典型结构的水平截面图。
多个金属通路孔690Z包括具有不同尺寸的金属通路孔。具体地，位于中心区CR下面的金属通路孔比位于周边区PR下面的金属通路孔具有更大的水平截面。多个金属通路孔690Z中金属通路孔的尺寸沿一方向(例如，沿平面A-A’的方向)或者随距中心点径向二维地变化。
在上面所述的所有实施例中，多个金属通路孔(690V、690W、690X、690Y、或690Z)的导电区的面密度在金属焊垫690和C4球之间的接触区的中心区下面比在周边区PR下面大。优选多个金属通路孔的电阻大于金属线结构670A的电阻。多个金属通路孔的电阻典型地是金属线结构670A的电阻的1.0至40倍，并且优选从3至10倍大，尽管在此也考虑较小或者较大的倍数。
提供在中心区CR下面比在周边区PR下面大的导电区的面密度的效应是引导较高份额的电流穿过金属线结构670A至C4球699的内部并且减小沿C4球699的表面的电流。该电流的再分布具有使穿过C4球699的电流密度相等的效应，由此减小了半导体芯片工作期间C4球699中的电迁移。
参考图20，示出了形成本发明的第八典型结构的方法。至少一半导体装置612形成于本领域中所熟知的衬底610中。衬底610可以是上述的半导体衬底。
至少一电介质层620和金属互连结构通过沉积和构图的连续的半导体工艺步骤而形成。金属互连结构可以包括互连层金属通路孔622、互连层金属线624、和最顶上的互连通路孔50。最顶上的互连通路孔通过形成通路孔进入至少一电介质层620的最顶上的表面并且例如通过电镀、物理气相沉积(PVD)、化学气相沉积(CVD)、无电镀、或者其组合来沉积金属而形成。进行平坦化工艺以便去除至少一电介质层620的最顶上的表面上面的金属。金属的保留的部分构成最顶上的互连通路孔50，它们具有与至少一电介质层620的最顶上的表面共面的顶表面。
线层电介质层660被沉积于最顶上的互连通路孔50和至少一电介质层620的顶上。凹入区通过光刻构图并且用导电金属填充而形成于下层电介质层660中。导电金属被平坦化以便形成金属线结构670A。选择性地，可以同时形成上层金属布线670B。
参考图21，钝化电介质层680被沉积和构图以便在金属线结构670A上方在其中形成多个开口。
参考图22，金属焊垫690通过沉积例如铝层的金属层并且光刻构图金属层而形成。金属焊垫690的区域包括钝化电介质层680中的整个开口区。在钝化电介质层的顶表面的层下面延伸的金属焊垫的部分构成多个金属通路孔690V。多个金属通路孔690V和上平面部是金属焊垫690内的多个金属通路孔690V的互补，且同时形成。
参考图23，电介质掩模层695被沉积于金属焊垫690和钝化电介质层680上方。电介质掩模层695中的开口形成于金属焊垫690的区域内。随后，C4球699被放置于金属焊垫690的被暴露的表面上从而形成在图15A-15D中所示出的结构。
尽管第八典型结构被采用以便示出制造根据本发明的第八典型结构的方法，但是相同的方法也可以被用于形成根据本发明的其它所有实施例的结构。
尽管已经根据具体实施例描述了本发明，但是显然考虑到前面的描述对于本领域中的技术人员显见许多替代、改进和变更。因而，本发明试图涵盖所有这样的落在本发明和所附权利要求的范围和精神内的替代、改进和变更。

Claims (20)

1.一种结构，包括：
布置于金属互连结构上方的金属焊垫；
邻接所述金属焊垫的上层金属线结构；
位于所述上层金属线结构下面的下层金属线结构；和
金属通路孔组，其中所述金属通路孔组在所述金属焊垫的中心区下面比在所述金属焊垫的周边区下面具有更高的水平截面的面密度。
2.根据权利要求1的结构，其中在所述金属通路孔组中的各金属通路孔垂直邻接所述上层金属线结构和所述下层金属线结构，其中所述金属焊垫包括铝并且各所述上层金属线结构，所述金属通路孔组，和所述下层金属线结构包括铜，并且其中所述金属焊垫包括上平面部和向下延伸并且邻接所述上层金属线结构的至少一通路孔部。
3.根据权利要求1的结构，其中所述金属通路孔组包括基本相同尺寸的金属通路孔。
4.根据权利要求3的结构，其中至少一些所述基本相同尺寸的所述金属通路孔被布置为一维阵列，其中相邻金属通路孔之间的间距在所述中心区下面比在所述周边区下面小。
5.根据权利要求3的结构，其中所述基本相同尺寸的所述金属通路孔被布置为具有相同取向的多个一维阵列，其中相邻金属通路孔之间的间距在各所述多个一维阵列的中心部比端部中小。
6.根据权利要求3的结构，其中在所述金属通路孔组中的各金属通路孔具有圆或矩形的截面。
7.根据权利要求3的结构，其中所述金属通路孔组中的各金属通路孔具有被拉长的水平截面，并且其中水平宽度随在各所述金属通路孔组中距中心点的距离而单调减小。
8.根据权利要求7的结构，其中所述水平宽度沿被拉长方向随距所述中心点的距离而步进减小。
9.根据权利要求7的结构，其中所述金属通路孔组沿所述水平宽度的方向被布置为一维阵列。
10.根据权利要求3的结构，其中所述金属通路孔组被布置为二维阵列，其中相邻金属通路孔之间的第一间距沿第一方向在所述中心区下面比在所述周边区下面小。
11.一种结构，包括：
一体构造并且布置于金属互连结构上方并且包括上平面部和向下延伸的多个金属通路孔的金属焊垫；和
邻接所述多个金属通路孔的底表面的金属线结构，其中所述多个金属通路孔在所述金属焊垫的中心区下面比在所述金属焊垫的周边区下面具有更高的水平截面的面密度。
12.根据权利要求11的结构，其中所述多个金属通路孔中的各金属通路孔垂直邻接所述金属线结构，并且其中所述金属焊垫包括铝，并且所述金属线结构包括铜。
13.根据权利要求11的结构，其中所述多个金属通路孔包括基本相同尺寸的金属通路孔。
14.根据权利要求13的结构，其中至少一些所述基本相同尺寸的金属通路孔被布置为一维阵列，其中相邻金属通路孔之间的间距在所述中心区下面比在所述周边区下面小。
15.根据权利要求13的结构，其中所述基本相同尺寸的金属通路孔被布置于具有相同取向的多个一维阵列，其中相邻金属通路孔之间的间距在所述多个一维阵列的中间部比端部小。
16.根据权利要求13的结构，其中在所述多个金属通路孔中的各金属通路孔具有圆或者矩形的截面。
17.根据权利要求13的结构，其中在所述多个金属通路孔中的各金属通路孔具有被拉长的水平截面，并且其中水平宽度随距各所述多个金属通路孔中的中心点的距离而单调减小。
18.根据权利要求17的结构，其中所述水平宽度沿拉长方向随距所述中心点的距离步进减小。
19.根据权利要求17的结构，其中所述多个金属通路孔沿所述水平宽度的方向被布置为一维阵列。
20.根据权利要求13的结构，其中所述多个金属通路孔被布置为二维阵列，其中相邻金属通路孔之间的第一间距沿第一方向在所述中心区下面比在所述周边区下面小。
CN2010101638685A 2009-04-15 2010-04-15 用于c4球中均匀电流密度的金属布线结构 Active CN101866898B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/424,001 US8084858B2 (en) 2009-04-15 2009-04-15 Metal wiring structures for uniform current density in C4 balls
US12/424,001 2009-04-15

Publications (2)

Publication Number Publication Date
CN101866898A true CN101866898A (zh) 2010-10-20
CN101866898B CN101866898B (zh) 2012-07-25

Family

ID=42958545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101638685A Active CN101866898B (zh) 2009-04-15 2010-04-15 用于c4球中均匀电流密度的金属布线结构

Country Status (4)

Country Link
US (2) US8084858B2 (zh)
JP (1) JP5656441B2 (zh)
KR (1) KR101137117B1 (zh)
CN (1) CN101866898B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952822A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构
CN105359261A (zh) * 2013-07-03 2016-02-24 德克萨斯仪器股份有限公司 用于晶体管的键合焊盘堆叠
CN106257657A (zh) * 2015-06-16 2016-12-28 旺宏电子股份有限公司 用以增加通孔刻蚀率的光图案法
CN109148401A (zh) * 2017-06-19 2019-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN110133413A (zh) * 2019-06-04 2019-08-16 北京理工大学 一种用于焊锡接头的电迁移测试结构

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
US8378448B2 (en) * 2009-03-18 2013-02-19 International Business Machines Corporation Chip inductor with frequency dependent inductance
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
JP5383446B2 (ja) * 2009-11-18 2014-01-08 パナソニック株式会社 半導体装置
US8492892B2 (en) * 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US8531030B2 (en) * 2010-12-16 2013-09-10 Texas Instruments Incorporated IC device having electromigration resistant feed line structures
US8482131B2 (en) * 2011-07-31 2013-07-09 Nanya Technology Corp. Via structure
US9123544B2 (en) 2011-10-21 2015-09-01 Infineon Technologies Ag Semiconductor device and method
US9041204B2 (en) 2012-03-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure with dense via array
JP5673627B2 (ja) * 2012-08-03 2015-02-18 トヨタ自動車株式会社 半導体装置及びその製造方法
FR2996354A1 (fr) * 2012-10-01 2014-04-04 St Microelectronics Crolles 2 Dispositif semiconducteur comprenant une structure d'arret de fissure
US9673125B2 (en) * 2012-10-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure
US8723052B1 (en) 2013-02-27 2014-05-13 Boulder Wind Power, Inc. Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
US9245846B2 (en) * 2014-05-06 2016-01-26 International Business Machines Corporation Chip with programmable shelf life
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
US10224269B2 (en) 2015-12-17 2019-03-05 International Business Machines Corporation Element place on laminates
US9640492B1 (en) 2015-12-17 2017-05-02 International Business Machines Corporation Laminate warpage control
US10038025B2 (en) 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
US10867916B2 (en) * 2017-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via sizing for IR drop reduction
CN208489194U (zh) 2018-05-23 2019-02-12 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
WO2020059041A1 (ja) 2018-09-19 2020-03-26 富士通株式会社 電子装置、電子機器、及び電子装置の設計支援方法
CN114126225A (zh) * 2020-08-31 2022-03-01 庆鼎精密电子（淮安）有限公司 电路基板的制造方法、电路板及其制造方法
US11908790B2 (en) * 2021-01-06 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip structure with conductive via structure and method for forming the same
US11756970B2 (en) * 2021-03-05 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Metal grid structure to improve image sensor performance

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2613046Y (zh) * 2003-04-17 2004-04-21 威盛电子股份有限公司 芯片封装结构
CN1490857A (zh) * 2002-10-18 2004-04-21 景硕科技股份有限公司 一种微距覆晶载板的结构及其制造方法
CN1707786A (zh) * 2004-06-04 2005-12-14 精工爱普生株式会社 半导体装置
US20070120216A1 (en) * 2005-11-30 2007-05-31 International Business Machines Corporation Low cost bonding pad and method of fabricating same
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
CN101295683A (zh) * 2007-04-17 2008-10-29 育霈科技股份有限公司 改善散热与接地屏蔽功能的半导体装置封装结构及其方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
US6465895B1 (en) * 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
US20030218259A1 (en) * 2002-05-21 2003-11-27 Chesire Daniel Patrick Bond pad support structure for a semiconductor device
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
JP2005116562A (ja) * 2003-10-02 2005-04-28 Renesas Technology Corp 半導体装置
US7115985B2 (en) * 2004-09-30 2006-10-03 Agere Systems, Inc. Reinforced bond pad for a semiconductor device
US7253528B2 (en) * 2005-02-01 2007-08-07 Avago Technologies General Ip Pte. Ltd. Trace design to minimize electromigration damage to solder bumps
JP4452217B2 (ja) * 2005-07-04 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US7501708B2 (en) 2006-07-31 2009-03-10 International Business Machines Corporation Microelectronic device connection structure
US7911803B2 (en) 2007-10-16 2011-03-22 International Business Machines Corporation Current distribution structure and method
JP2009188107A (ja) 2008-02-05 2009-08-20 Fujitsu Microelectronics Ltd 半導体装置
US8039964B2 (en) * 2008-02-27 2011-10-18 International Business Machines Corporation Fluorine depleted adhesion layer for metal interconnect structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405149B1 (en) * 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
CN1490857A (zh) * 2002-10-18 2004-04-21 景硕科技股份有限公司 一种微距覆晶载板的结构及其制造方法
CN2613046Y (zh) * 2003-04-17 2004-04-21 威盛电子股份有限公司 芯片封装结构
CN1707786A (zh) * 2004-06-04 2005-12-14 精工爱普生株式会社 半导体装置
US20070120216A1 (en) * 2005-11-30 2007-05-31 International Business Machines Corporation Low cost bonding pad and method of fabricating same
CN101295683A (zh) * 2007-04-17 2008-10-29 育霈科技股份有限公司 改善散热与接地屏蔽功能的半导体装置封装结构及其方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105359261A (zh) * 2013-07-03 2016-02-24 德克萨斯仪器股份有限公司 用于晶体管的键合焊盘堆叠
CN105359261B (zh) * 2013-07-03 2018-06-15 德克萨斯仪器股份有限公司 用于晶体管的键合焊盘堆叠
CN104952822A (zh) * 2014-03-25 2015-09-30 中芯国际集成电路制造(上海)有限公司 一种焊盘结构
CN106257657A (zh) * 2015-06-16 2016-12-28 旺宏电子股份有限公司 用以增加通孔刻蚀率的光图案法
TWI641080B (zh) * 2015-06-16 2018-11-11 旺宏電子股份有限公司 用以增加通孔蝕刻率之光圖案法
CN106257657B (zh) * 2015-06-16 2020-12-11 旺宏电子股份有限公司 用以增加通孔刻蚀率的光图案法
CN109148401A (zh) * 2017-06-19 2019-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN110133413A (zh) * 2019-06-04 2019-08-16 北京理工大学 一种用于焊锡接头的电迁移测试结构

Also Published As

Publication number Publication date
US20120080797A1 (en) 2012-04-05
CN101866898B (zh) 2012-07-25
US8084858B2 (en) 2011-12-27
KR101137117B1 (ko) 2012-04-19
JP5656441B2 (ja) 2015-01-21
JP2010251754A (ja) 2010-11-04
KR20100114456A (ko) 2010-10-25
US20100263913A1 (en) 2010-10-21
US8264078B2 (en) 2012-09-11

Similar Documents

Publication Publication Date Title
CN101866898B (zh) 用于c4球中均匀电流密度的金属布线结构
US11211333B2 (en) Through silicon via optimization for three-dimensional integrated circuits
US10867810B2 (en) Substrate pad structure
US11742297B2 (en) Semiconductor packages
KR100882703B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 그 제조 방법
US8981533B2 (en) Electronic device including a via and a conductive structure, a process of forming the same, and an interposer
US7208402B2 (en) Method and apparatus for improved power routing
US8581389B2 (en) Uniformity control for IC passivation structure
CN102738036B (zh) 晶圆级mosfet金属化
KR20160130820A (ko) 기판의 웰에 근접하여 기판 내에 배치되는 열 비아
CN102456664A (zh) 用于低应力芯片封装件的向心布局
CN101719484A (zh) 具有再分布线的tsv的背连接
KR101844634B1 (ko) 패키지 온 패키지 구조물 및 방법
US9275897B2 (en) Semiconductor device and method for fabricating the same
CN106548996A (zh) 具有锯齿形边缘的伪金属
US11133259B2 (en) Multi-chip package structure having high density chip interconnect bridge with embedded power distribution network
US8531030B2 (en) IC device having electromigration resistant feed line structures
US11551996B2 (en) Semiconductor chips and semiconductor packages including the same
KR101620701B1 (ko) 세그먼트화된 접합 패드 및 그 제조 방법
CN110071082B (zh) 具有环绕填充线的接合垫
JP5682496B2 (ja) 半導体装置、マルチチップ半導体装置、デバイス、及び半導体装置の製造方法
CN105261607A (zh) 有源区键合兼容高电流的结构
US9673125B2 (en) Interconnection structure
CN114883296A (zh) 半导体结构及其形成方法
CN103378030A (zh) 硅通孔结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171129

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171129

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.