CN101859796B - 具有原位掺杂源漏的mos管结构及其形成方法 - Google Patents

具有原位掺杂源漏的mos管结构及其形成方法 Download PDF

Info

Publication number
CN101859796B
CN101859796B CN2010101776238A CN201010177623A CN101859796B CN 101859796 B CN101859796 B CN 101859796B CN 2010101776238 A CN2010101776238 A CN 2010101776238A CN 201010177623 A CN201010177623 A CN 201010177623A CN 101859796 B CN101859796 B CN 101859796B
Authority
CN
China
Prior art keywords
layer
component
drain
source
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101776238A
Other languages
English (en)
Other versions
CN101859796A (zh
Inventor
王敬
郭磊
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN2010101776238A priority Critical patent/CN101859796B/zh
Publication of CN101859796A publication Critical patent/CN101859796A/zh
Priority to US13/132,768 priority patent/US8642414B2/en
Priority to PCT/CN2011/070392 priority patent/WO2011143942A1/zh
Application granted granted Critical
Publication of CN101859796B publication Critical patent/CN101859796B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出了一种具有原位掺杂源漏的MOS管结构，包括：衬底；形成在所述衬底之上的高Ge组分层；形成在所述高Ge组分层之上的栅堆叠，及所述栅堆叠两侧的一层或多层侧墙；和形成在高Ge组分层之中的源极和漏极，其中，由低温选择性外延形成所述源极和漏极，且在低温选择性外延时通入掺杂气体以对源极和漏极进行重掺杂，并实现掺杂元素的原位激活。通过本发明实施例可在Ge或高Ge组分的SiGe层中形成激活的重掺杂源漏区。

Description

具有原位掺杂源漏的MOS管结构及其形成方法
技术领域
本发明涉及半导体制造及设计领域，特别涉及一种具有原位掺杂源漏的MOS管结构及其形成方法。
背景技术
随着场效应晶体管特征尺寸的不断缩小，其工作速度也越来越快，但是目前的特征尺寸已接近了极限，因此想通过继续缩小特征尺寸来提高速度则将会变得越来越困难和难以实现。因此有必要通过其他方式来提高器件的速度，例如通过采用Ge或高Ge组分的SiGe材料作为沟道材料以提高载流子的迁移率。但是，由于Ge或高Ge组分的SiGe材料不耐高温，且AS、P及B等掺杂元素在Ge或高Ge组分的SiGe层中激活非常困难，因此如何在Ge或高Ge组分的SiGe层中形成激活的重掺杂源漏区就成为了亟待解决的问题。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决难以在Ge或高Ge组分的SiGe层中形成激活的重掺杂源漏区的缺陷。
为解决上述技术问题，本发明一方面提出了一种具有原位掺杂源漏的MOS管结构，包括：衬底；形成在所述衬底之上的高Ge组分层，其中，所述高Ge组分层中Ge组分含量大于50％，且所述高Ge组分层包括应变或非应变Ge层或高Ge组分SiGe层；形成在所述高Ge组分层之上的应变Si层或低Ge组分SiGe层；形成在所述应变Si层或低Ge组分SiGe层之上的栅堆叠，及所述栅堆叠两侧的一层或多层侧墙；和形成在所述高Ge组分层之中的源极和漏极，其中，所述源极和漏极是由低温选择性外延形成的，且在低温选择性外延时通入掺杂气体以对所述源极和漏极进行重掺杂，并实现掺杂元素的原位激活。
本发明另一方面提出了一种具有原位掺杂源漏的MOS管结构的形成方法，包括以下步骤：提供衬底；在所述衬底之上形成高Ge组分层，其中，所述高Ge组分层中Ge组分含量大于50％，且所述高Ge组分层包括应变或非应变Ge层或高Ge组分SiGe层；在所述高Ge组分层之上形成应变Si层或低Ge组分SiGe层；在所述应变Si层或低Ge组分SiGe层之上形成栅堆叠，及所述栅堆叠两侧的一层或多层侧墙；刻蚀所述高Ge组分层以形成源极区和漏极区，同时刻蚀掉所述高Ge组分层之上形成的第一应变Si层或低Ge组分SiGe层；和采用低温选择性外延在所述源极区和漏极区中分别形成源极和漏极，并在外延时通入掺杂气体以对所述源极和漏极进行重掺杂和实现掺杂元素的原位激活。
本发明实施例可通过低温选择性外延的方式在高Ge组分层中形成源极和漏极，并且在外延时通入大流量掺杂气体从而引入掺杂元素，实现对源极和漏极的重掺杂，和对掺杂元素的原位激活，从而可以在Ge或高Ge组分的SiGe层中形成激活的重掺杂源漏区。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，需要说明的是，本发明的附图仅是示意性的，因此没有必要按比例绘制，其中：
图1为本发明实施例一的具有原位掺杂源漏的MOS管结构示意图；
图2为本发明实施例二的具有原位掺杂源漏的MOS管结构示意图；
图3为本发明实施例三的具有原位掺杂源漏的MOS管结构示意图；
图4为本发明实施例四的具有原位掺杂源漏的MOS管结构示意图；
图5-7为本发明实施例一的具有原位掺杂源漏的MOS管结构的形成方法的中间结构示意图；
图8-11为本发明实施例二的具有原位掺杂源漏的MOS管结构的形成方法的中间结构示意图；
图12为本发明实施例三的具有原位掺杂源漏的MOS管结构的形成方法的中间结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
如图1所示，为本发明实施例一的具有原位掺杂源漏的MOS管结构示意图。该MOS管结构包括衬底100，形成在衬底100之上的高Ge组分层200，例如，应变或非应变Ge层或高Ge组分SiGe层，以及用以隔离该MOS管结构的隔离结构600。在本发明的一个实施例中，衬底100可为任何半导体衬底材料，包括但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体等衬底。在本发明的另一个实施例中，隔离结构600可包括场氧隔离或STI(浅沟槽)隔离等，另外本领域技术人员应当明白在本发明图中隔离结构600的深度仅是示意性的，可根据MOS管结构的具体需要进行调整，这些均应包含在本发明的保护范围之内。
该MOS管结构还包括形成在高Ge组分层200之上的栅堆叠300，及栅堆叠300两侧的一层或多层侧墙500，和形成在高Ge组分层200之中的源极和漏极400。在本发明实施例中，可由低温选择性外延形成源极和漏极400，且在低温选择性外延时通入掺杂气体以对源极和漏极400进行重掺杂，并实现掺杂元素的原位激活。在本发明一个实施例中，栅堆叠300可包括栅介质层和栅极，优选地，可包括高k栅介质层和金属栅极，当然其他氮化物或氧化物介质层或多晶硅栅极也可应用在本发明中，因此也应包含在本发明的保护范围之内。在其他实施例中，栅堆叠300还可包含其他材料层以改善栅极的某些其他特性，可以看出本发明对栅堆叠的结构并没有限制，可采用任何类型的栅结构。
在本发明的优选实施例中，为了抑制源漏BTBT(Band-To-BandTunneling，带带隧穿)漏电，可采用Si衬底，或者在衬底100上还还包括位于源极和漏极400之下的应变Si层或低Ge组分SiGe层700。在本发明的一个实施例中，如图2所示，应变Si层或低Ge组分SiGe层700形成在衬底100和高Ge组分层200之间。在本发明的另一个实施例中，如图3所示，应变Si层或低Ge组分SiGe层700仅形成在源极和漏极400之下。
在本发明的一个优选实施例中，为了抑制BTBT漏电中的GIDL(栅极感应漏极漏电)漏电，该具有原位掺杂源漏的MOS管结构还包括形成在高Ge组分层200之上的应变Si层或低Ge组分SiGe层800，如图4所示。需要说明的是，该实施例中应变Si层或低Ge组分SiGe层800也可与图2和图3所示的实施例相结合，从而形成Si-Ge-Si结构，从而可以有效解决BTBT漏电和栅介质层与沟道间的表面态问题。
为了更清楚的理解本发明实施例提出的上述MOS管结构，本发明还提出了形成上述MOS管结构的方法的实施例，需要注意的是，本领域技术人员能够根据上述MOS管结构选择多种工艺进行制造，例如不同类型的产品线，不同的工艺流程等等，但是这些工艺制造的MOS管结构如果采用与本发明上述结构基本相同的结构，达到基本相同的效果，那么也应包含在本发明的保护范围之内。为了能够更清楚的理解本发明，以下将具体描述形成本发明上述结构的方法及工艺，还需要说明的是，以下步骤仅是示意性的，并不是对本发明的限制，本领域技术人员还可通过其他工艺实现。
实施例一，
如图5-7所示，为本发明实施例一的具有原位掺杂源漏的MOS管结构的形成方法的中间结构示意图。该方法包括以下步骤：
步骤S 101，提供衬底100，如上所述在本发明实施例中可以采用各种衬底材料。
步骤S102，在衬底100之上形成高Ge组分层200，以及形成用以隔离MOS管结构的隔离结构600，如图5所示。在本发明实施例中，隔离结构600可包括场氧隔离或STI(浅沟槽)隔离等。
步骤S103，在高Ge组分层200之上形成栅堆叠300，及栅堆叠300两侧的一层或多层侧墙500，如图6所示。在本发明的一个实施例中，还可在形成栅堆叠300之后进行LDD注入。
步骤S104，刻蚀栅堆叠300两侧的高Ge组分层200以形成源极区和漏极区800，如图7所示。在本发明实施例中，刻蚀形成的源极区和漏极区800可为任意可能的结构，可以是图7所示的结构，也可以是菱形结构等。
步骤S105，采用低温选择性外延在源极区和漏极区800中分别形成源极和漏极400，并在外延时通入掺杂气体以对源极和漏极400进行重掺杂和实现掺杂元素的原位激活，如图1所示。在本发明的一个实施例中，可采用RPCVD(低温减压化学气相淀积)及选择性外延在源极区和漏极区800中形成源极和漏极400，其温度优选约为300℃-600℃。在本发明的另一个实施例中，还可采用UHVCVD(超高真空化学气相淀积)及选择性外延在源极区和漏极区800中形成源极和漏极400，其温度优选约为200℃-600℃。需要说明的是，在该实施例中仅以RPCVD和UHVCVD为例进行描述，其他低温CVD的方式或者类似方式也可用于本发明实施例中，因此也应包含在本发明的保护范围之内。
在本发明的一个实施例中，外延气体可包括锗烷GeH4，或者硅烷SiH4和锗烷GeH4的混合气体，例如如果要外延应变Ge层，则可采用锗烷GeH4作为外延气体，在形成高Ge组分SiGe层时，可以选择硅烷SiH4和锗烷GeH4之间的比例来控制SiGe层的Ge含量，在本发明实施例中高Ge组分SiGe层中Ge的含量大于50％。在本发明实施例中，外延时可以通入砷烷AsH3、磷烷PH3或硼烷BH3等掺杂气体，当然本领域技术人员应当明白，对于外延气体的不同，还可采用其他掺杂气体，但是在不脱离本发明思想的范围内，这些均应包含在本发明的保护范围之内。在本发明的一个实施例中，外延气体和掺杂气体的流量与工艺、温度等均有关系，对于不同的温度和工艺需要对外延气体和掺杂气体的流量进行变化，这些均应包含在本发明的保护范围之内。
本发明主要通过在外延生长过程中通入大流量的掺杂气体，从而使得在形成的源极和漏极400中掺杂原子都处于晶格中位置上，这样形成的源极和漏极400直接就是激活的，无需后续步骤的高温激活，因此不仅保证了源极和漏极400的激活率，而且还能够避免后续的高温工艺对高Ge组分层200构成影响，从而有效地解决在Ge或高Ge组分SiGe层中形成激活的重掺杂源漏区的问题。
实施例二，
如图8-11所示，为本发明实施例二的具有原位掺杂源漏的MOS管结构的形成方法的中间结构示意图。该方法包括以下步骤：
步骤S201，提供衬底100。
步骤S202，在衬底100之上形成应变Si层或低Ge组分SiGe层700，以抑制源漏BTBT漏电，如图8所示。
步骤S203，在应变Si层或低Ge组分SiGe层700之上形成高Ge组分层200，以及形成用以隔离MOS管结构的隔离结构600，如图9所示。
步骤S204，在高Ge组分层200之上形成栅堆叠300，以及形成在栅堆叠300两侧的一层或多层侧墙500，如图10所示。
步骤S205，以应变Si层或低Ge组分SiGe层700为停止层刻蚀栅堆叠300两侧的高Ge组分层200以形成源极区和漏极区800，如图11所示。
步骤S206，采用低温选择性外延在源极区和漏极区800中分别形成源极和漏极400，并在外延时通入掺杂气体以对源极和漏极400进行重掺杂和实现掺杂元素的原位激活，如图2所示。其形成条件如步骤S105所述，在此不再赘述。
实施例三，
如图12所示，为本发明实施例三的具有原位掺杂源漏的MOS管结构的形成方法的中间结构示意图。该方法包括以下步骤：
步骤S301，提供衬底100。
步骤S302，在衬底100之上形成高Ge组分层200，以及形成用以隔离MOS管结构的隔离结构600。
步骤S303，在高Ge组分层200之上形成栅堆叠300，及栅堆叠300两侧的一层或多层侧墙500。
步骤S304，刻蚀栅堆叠300两侧的高Ge组分层200以形成源极区和漏极区800。
步骤S305，至少在源极区和漏极区800的底层形成应变Si层或低Ge组分SiGe层700，如图12所示。
步骤S306，采用低温选择性外延在源极区和漏极区800中分别形成源极和漏极400，并在外延时通入掺杂气体以对源极和漏极400进行重掺杂和实现掺杂元素的原位激活，如图3所示。其形成条件如步骤S105所述，在此不再赘述。
实施例四，
在本发明实施例中，还可在源极和漏极400以及沟道之上形成应变Si层或低Ge组分SiGe层。结合实施例一的流程图进行描述，在形成高Ge组分层400之后，在高Ge组分层400之上形成第一应变Si层或低Ge组分SiGe层，并且在刻蚀形成源极区和漏极区时，同时刻蚀掉第一应变Si层或低Ge组分SiGe层。接着，在通过低温选择性外延在源极区和漏极区中分别形成源极和漏极之后，再在源极和漏极之上分别形成第二应变Si层或低Ge组分SiGe层，从而形成Si-Ge-Si结构。因此本发明实施例还可以有效解决BTBT漏电和栅介质层与沟道间的表面态问题。本发明实施例可通过低温选择性外延的方式在高Ge组分层中形成源极和漏极，并且在外延时通入大流量掺杂气体从而引入掺杂元素，实现对源极和漏极的重掺杂，和对掺杂元素的原位激活，从而可以在Ge或高Ge组分的SiGe层中形成激活的重掺杂源漏区。
尽管已经示出和描述了本发明的实施例，但是对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (10)

1.一种具有原位掺杂源漏的MOS管结构，其特征在于，包括：
衬底；
形成在所述衬底之上的高Ge组分层，其中，所述高Ge组分层中Ge组分含量大于50％，且所述Ge组分层包括应变或非应变Ge层或高Ge组分SiGe层；
形成在所述高Ge组分层之上的应变Si层或低Ge组分SiGe层；
形成在所述应变Si层或低Ge组分SiGe层之上的栅堆叠，及所述栅堆叠两侧的一层或多层侧墙；和
形成在所述高Ge组分层之中的源极和漏极，其中，所述源极和漏极是由低温选择性外延形成的，且在低温选择性外延时通入掺杂气体以对所述源极和漏极进行重掺杂，并实现掺杂元素的原位激活。
2.如权利要求1所述的具有原位掺杂源漏的MOS管结构，其特征在于，
所述衬底为Si衬底或低Ge组分SiGe层；
或者，在所述衬底之上还包括：形成在所述源极和漏极之下的应变Si层或低Ge组分SiGe层。
3.一种具有原位掺杂源漏的MOS管结构的形成方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底之上形成高Ge组分层，其中，所述高Ge组分层中Ge组分含量大于50％，且所述Ge组分层包括应变或非应变Ge层或高Ge组分SiGe层；
形成在所述高Ge组分层之上的应变Si层或低Ge组分SiGe层；
在所述应变Si层或低Ge组分SiGe层之上形成栅堆叠，及所述栅堆叠两侧的一层或多层侧墙；
刻蚀所述高Ge组分层以形成源极区和漏极区，同时刻蚀掉所述高Ge组分层之上形成的应变Si层或低Ge组分SiGe层；和
采用低温选择性外延在所述源极区和漏极区中分别形成源极和漏极，并在外延时通入掺杂气体以对所述源极和漏极进行重掺杂和实现掺杂元素的原位激活。
4.如权利要求3所述的具有原位掺杂源漏的MOS管结构的形成方法，其特征在于，在所述在源极区和漏极区中分别形成源极和漏极之前，还包括：
至少在所述源极区和漏极区的底层形成应变Si层或低Ge组分SiGe层。
5.如权利要求3所述的具有原位掺杂源漏的MOS管结构的形成方法，其特征在于，在所述在衬底之上形成高Ge组分层之前，还包括：
在所述衬底之上形成应变Si层或低Ge组分SiGe层，所述高Ge组分层形成在所述应变Si层或低Ge组分SiGe层之上，在刻蚀所述源极区和漏极区时所述应变Si层或低Ge组分SiGe层为停止层。
6.如权利要求3所述的具有原位掺杂源漏的MOS管结构的形成方法，其特征在于，采用低温减压化学气相淀积RPCVD及选择性外延在所述源极区和漏极区中形成所述源极和漏极；
或者，采用超高真空化学气相淀积UHVCVD及选择性外延在所述源极区和漏极区中形成所述源极和漏极。
7.如权利要求6所述的具有原位掺杂源漏的MOS管结构的形成方法，其特征在于，所述RPCVD的温度为300℃-600℃。
8.如权利要求6所述的具有原位掺杂源漏的MOS管结构的形成方法，其特征在于，所述UHVCVD的温度为200℃-600℃。
9.如权利要求6所述的具有原位掺杂源漏的MOS管结构的形成方法，其特征在于，外延气体包括锗烷GeH4，或者硅烷SiH4和锗烷GeH4的混合气体。
10.如权利要求9所述的具有原位掺杂源漏的MOS管结构的形成方法，其特征在于，所述掺杂气体包括砷烷AsH3、磷烷PH3或硼烷BH3。
CN2010101776238A 2010-05-20 2010-05-20 具有原位掺杂源漏的mos管结构及其形成方法 Expired - Fee Related CN101859796B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010101776238A CN101859796B (zh) 2010-05-20 2010-05-20 具有原位掺杂源漏的mos管结构及其形成方法
US13/132,768 US8642414B2 (en) 2010-05-20 2011-01-19 MOS transistor structure with in-situ doped source and drain and method for forming the same
PCT/CN2011/070392 WO2011143942A1 (zh) 2010-05-20 2011-01-19 具有原位掺杂源漏的mos管结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101776238A CN101859796B (zh) 2010-05-20 2010-05-20 具有原位掺杂源漏的mos管结构及其形成方法

Publications (2)

Publication Number Publication Date
CN101859796A CN101859796A (zh) 2010-10-13
CN101859796B true CN101859796B (zh) 2012-11-14

Family

ID=42945562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101776238A Expired - Fee Related CN101859796B (zh) 2010-05-20 2010-05-20 具有原位掺杂源漏的mos管结构及其形成方法

Country Status (3)

Country Link
US (1) US8642414B2 (zh)
CN (1) CN101859796B (zh)
WO (1) WO2011143942A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859796B (zh) * 2010-05-20 2012-11-14 清华大学 具有原位掺杂源漏的mos管结构及其形成方法
CN102709162B (zh) * 2011-03-28 2015-10-14 中芯国际集成电路制造(上海)有限公司 形成锗硅沟道以及pmos晶体管的方法
CN102842502B (zh) * 2011-06-22 2015-05-13 中国科学院微电子研究所 绝缘栅双极晶体管及其制作方法
US20130334571A1 (en) * 2012-06-19 2013-12-19 International Business Machines Corporation Epitaxial growth of smooth and highly strained germanium
US9660035B2 (en) 2014-01-29 2017-05-23 International Business Machines Corporation Semiconductor device including superlattice SiGe/Si fin structure
CN109216154A (zh) * 2017-07-03 2019-01-15 上海新昇半导体科技有限公司 一种半导体器件及其制造方法、电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702320A1 (de) * 1997-01-23 1998-07-30 Siemens Ag Vertikaler pnp-Transistor
KR100441469B1 (ko) * 1999-03-12 2004-07-23 인터내셔널 비지네스 머신즈 코포레이션 전계 효과 장치용 고속 게르마늄 채널 이종구조물
US7057216B2 (en) * 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
CN1941296A (zh) * 2005-09-28 2007-04-04 中芯国际集成电路制造(上海)有限公司 应变硅cmos晶体管的原位掺杂硅锗与碳化硅源漏极区
US8207523B2 (en) * 2006-04-26 2012-06-26 United Microelectronics Corp. Metal oxide semiconductor field effect transistor with strained source/drain extension layer
US7618866B2 (en) * 2006-06-09 2009-11-17 International Business Machines Corporation Structure and method to form multilayer embedded stressors
US20080076236A1 (en) * 2006-09-21 2008-03-27 Jih-Shun Chiang Method for forming silicon-germanium epitaxial layer
JP5380794B2 (ja) * 2007-06-22 2014-01-08 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体層の形成方法
CN101859796B (zh) * 2010-05-20 2012-11-14 清华大学 具有原位掺杂源漏的mos管结构及其形成方法

Also Published As

Publication number Publication date
US20120032231A1 (en) 2012-02-09
WO2011143942A1 (zh) 2011-11-24
US8642414B2 (en) 2014-02-04
CN101859796A (zh) 2010-10-13

Similar Documents

Publication Publication Date Title
US8658505B2 (en) Embedded stressors for multigate transistor devices
CN100505301C (zh) 高迁移率块体硅p沟道场效应晶体管
US8748983B2 (en) Embedded source/drain MOS transistor
CN101859796B (zh) 具有原位掺杂源漏的mos管结构及其形成方法
US20130011983A1 (en) In-Situ Doping of Arsenic for Source and Drain Epitaxy
CN102214684B (zh) 一种具有悬空源漏的半导体结构及其形成方法
CN101847582B (zh) 半导体结构的形成方法
CN105448991A (zh) 晶体管及其形成方法
US8994097B2 (en) MOS devices having non-uniform stressor doping
CN105448739A (zh) 具有栅极结构的半导体器件及其制造方法
CN103325684A (zh) 一种半导体结构及其制造方法
CN105514158A (zh) 半导体结构和测试结构的形成方法、测试方法
KR20080078349A (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
CN102931232B (zh) Nmos晶体管及其形成方法
CN105529268A (zh) 晶体管及其形成方法
US20130277685A1 (en) Soi transistors with improved source/drain structures with enhanced strain
CN102931233B (zh) Nmos晶体管及其形成方法
CN101916770B (zh) 具有双缓变结的Si-Ge-Si半导体结构及其形成方法
CN103280459A (zh) 具有深槽结构的图形化应变nmos器件及其制作方法
CN103794501B (zh) 晶体管及其形成方法
CN103377941A (zh) Pmos晶体管及形成方法
CN103426766B (zh) Pmos晶体管及其形成方法
US9831344B2 (en) Semiconductor device and method for fabricating the same
CN103594374A (zh) 半导体器件制造方法
CN103187447B (zh) Pmos晶体管结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114