CN101859755A - 一种功率mosfet封装体及其封装方法 - Google Patents

一种功率mosfet封装体及其封装方法 Download PDF

Info

Publication number
CN101859755A
CN101859755A CN201010177400A CN201010177400A CN101859755A CN 101859755 A CN101859755 A CN 101859755A CN 201010177400 A CN201010177400 A CN 201010177400A CN 201010177400 A CN201010177400 A CN 201010177400A CN 101859755 A CN101859755 A CN 101859755A
Authority
CN
China
Prior art keywords
chip
lead frame
conductive film
pin
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010177400A
Other languages
English (en)
Other versions
CN101859755B (zh
Inventor
张江元
柳丹娜
李志宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Original Assignee
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kaihong Sci & Tech Electronic Co Ltd filed Critical Shanghai Kaihong Sci & Tech Electronic Co Ltd
Priority to CN2010101774001A priority Critical patent/CN101859755B/zh
Publication of CN101859755A publication Critical patent/CN101859755A/zh
Application granted granted Critical
Publication of CN101859755B publication Critical patent/CN101859755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供了一种功率MOSFET封装体，包括第一芯片、第二芯片和引线框架，所述第一和第二芯片均为功率MOSFET芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极，所述引线框架具有多个引脚，两个芯片并列贴装在引线框架上，第一芯片的正面和第二芯片的背面朝向引线框架，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚上。本发明将两个MOSFET芯片颠倒贴装在引线框架上，并将一个芯片的漏极和另一个芯片的源极贴装在同一引脚上，通过此特别的封装方式，实现了现有技术中两个封装体才能完成的功能，并使封装体最小化；并节省了PCB的空间，简化了PCB的布线工艺和制造成本。

Description

一种功率MOSFET封装体及其封装方法
【技术领域】
本发明涉及半导体器件封装测试领域，尤其涉及一种功率MOSFET封装体及其封装方法。
【背景技术】
随着电子工业的不断发展，印刷电路板(PCB)上集成的器件越来越多，因此单个器件的小型化已经成为器件封装工艺发展的必然趋势。单个器件占有更小的面积能够使单位面积的PCB上能够容纳更多的器件，从而为板卡的设计者在小型化和高性能之间提供更大的选择空间。
CMOS电路是PCB上最为常见的电路单元，一个CMOS电路通常需要若干个NMOS和若干个PMOS，一个例如CMOS反相器至少需要一个NMOS和一个PMOS。早期的单电源SO8封装占用PCB面积为5mm×6mm，但由于是单管封装，因此需要采用两个封装体才能够实现一个基本的CMOS单元。取而代之的是双电源PAK SO8封装体，该封装体虽然在单体中同时封入了两个MOSFET，但是由于这种封装结构的高侧和低侧的两个栅极引线必须在PCB板上相交，因此必须使用至少有两层的PCB板，从而提高了应用成本，不利于广泛推广应用。现有技术中最为成熟的封装结构应当是双电源5060-8L系列芯片，该系列芯片占用了5mm×6mm的PCB板面积，实现了双管封装，并且PCB布线能够在单层内实现。
从现有技术的发展路径可以看出，降低封装体占用面积和PCB设计的复杂度一直是本领域内技术人员一直追求的目标。
【发明内容】
本发明所要解决的技术问题是，提供一种功率MOSFET的封装方法以及封装体，进一步降低封装体占用面积，并且管脚位置设置合理，易于PCB布线设计。
为了解决上述问题，本发明提供了一种功率MOSFET封装体，包括第一芯片、第二芯片和引线框架，所述第一和第二芯片均为功率MOSFET芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极，所述引线框架具有多个引脚，两个芯片并列贴装在引线框架上，第一芯片的正面和第二芯片的背面朝向引线框架，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚上。
作为可选的技术方案，所述第一芯片和第二芯片同引线框架之间的连接方式各自分别选自于导电焊料相互焊接和导电薄膜相互粘贴中的一种。其中，第一芯片同引线框架之间的连接方式优选采用导电薄膜相互粘贴，第二芯片同引线框架之间的连接方式优选采用导电焊料相互焊接。
作为可选的技术方案，所述导电薄膜的厚度范围是10μm至50μm。
作为可选的技术方案，第一芯片正面的源极和栅极以及第二芯片背面的漏极与引线框架对应的引脚之间采用导电金属片相互连接。
本发明进一步提供了一种上述封装体的制造方法，包括如下步骤：提供两种晶圆，所述两种晶圆分别具有多个待封装的第一芯片或者第二芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极；在每个第一芯片的正面以及每个第二芯片的背面的焊盘上粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；将粘贴有导电薄膜的两种晶圆都切割成独立的第一芯片和第二芯片；将导电薄膜与引线框架对应的引脚相互对准，从而将第一芯片和第二芯片粘贴在引线框架上，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚；将第一芯片的背面与第二芯片的正面的焊盘电学连接至引线框架对应的引脚上。
作为可选的技术方案，所述在焊盘表面粘贴导电薄膜的步骤进一步包括：提供一支撑层；在所述支撑层的表面上形成一层连续的导电薄膜；图形化所述导电薄膜，使其位置和形状与焊盘相互对应；将焊盘与图形化的导电薄膜相互对准，从而将晶圆粘贴在所述支撑层的表面上；将支撑层移除，从而将图形化的导电薄膜粘贴在晶圆表面的焊盘上。
作为可选的技术方案，所述导电薄膜的两个表面具有不同的粘附强度，并采用粘附强度较低的一个表面与支撑层相互粘贴，以有利于粘贴至焊盘后将支撑层移除。
本发明进一步提供了一种上述封装体的制造方法，包括如下步骤：提供两种晶圆，所述两种晶圆分别具有多个待封装的第一芯片或者第二芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极；在每个第一芯片的正面粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；将两种晶圆各自切割成独立的第一芯片和第二芯片；将导电薄膜与引线框架对应的引脚相互对准，从而将第一芯片粘贴在引线框架上；采用导电焊料将第二芯片焊接在引线框架对应的引脚上，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚；将第一芯片的背面与第二芯片的正面的焊盘电学连接至引线框架对应的引脚上。
作为可选的技术方案，所述将第二芯片焊盘焊接至引线框架对应的引脚上的步骤中，采用的是片式焊接工艺。
应用于CMOS电路中双MOSFET封装结构中，一个MOSFET(例如PMOS)的源极和另一个MOSFET(例如NMOS)的漏极通常是串接在一起的，这样便于后续在电路中的应用，本发明所述的封装结构利用了这一特点，将两个MOSFET芯片颠倒贴装在引线框架上，并将一个芯片的漏极和另一个芯片的源极贴装在同一引脚上，这样即降低了芯片的体积，又实现了两个芯片的互联。具体地说，现有技术中为了实现一个芯片源极和另一个芯片漏极之间的互联，或者采用一个跨越芯片正面和背面的引线，或者把两个芯片上下交错放置，而无论何种方法都会增加最终封装体的厚度，不利于降低芯片体积和提高散热效率。本发明所述方法将两个芯片颠倒放置，避免了增加封装体的厚度，并且芯片直接贴装在引线框架的管脚上，有利于提高封装体的散热效率。
【附图说明】
附图1所示是本发明一具体实施方式所述封装体制作方法的实施步骤示意图；
附图2至附图13所示是本发明一具体实施方式的工艺示意图；
附图14所示是本发明另一具体实施方式所述封装体制作方法的实施步骤示意图。
【具体实施方式】
下面结合附图对本发明提供的一种功率MOSFET封装体及其封装方法的具体实施方式做详细说明。
附图1所示是本具体实施方式所述封装体制作方法的实施步骤示意图，包括：
步骤S100，提供两种晶圆，所述两种晶圆分别具有多个待封装的第一芯片或者第二芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极；步骤S110，在每个第一芯片的正面以及每个第二芯片的背面的焊盘上粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；步骤S120，将粘贴有导电薄膜的两种晶圆都切割成独立的第一芯片和第二芯片；步骤S130，将导电薄膜与引线框架对应的引脚相互对准，从而将第一芯片和第二芯片粘贴在引线框架上，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚；步骤S140，将第一芯片的背面与第二芯片的正面的焊盘电学连接至引线框架对应的引脚上。
附图2至附图13所示是本具体实施方式的工艺示意图。
附图2所示，参考步骤S100，提供两种晶圆，所述两种晶圆分别具有多个待封装的第一芯片或者第二芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极。(芯片表面电极在图中未示出。)附图2仅以具有多个第一芯片的晶圆191为例给予说明，对另一种具有第二芯片的晶圆的加工方法与此相同，不再重复展示。
参考步骤S110，在每个第一芯片的正面以及每个第二芯片的背面的焊盘上粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性。接下来以晶圆191为例，详细叙述在第一芯片正面的源极和栅极表面形成导电薄膜的工艺步骤。
本步骤在第一芯片正面的源极和栅极表面形成导电薄膜的工艺可以采用如下步骤：步骤S111，提供一支撑层；步骤S112，在所述支撑层的表面上形成一层连续的导电薄膜；步骤S113，图形化所述导电薄膜，使其位置和形状与焊盘相互对应；步骤S114，将焊盘与图形化的导电薄膜相互对准，从而将晶圆粘贴在所述支撑层的表面上；步骤S115，将支撑层移除，从而将图形化的导电薄膜粘贴在晶圆表面的焊盘上。
附图3所示，参考步骤S111，提供一支撑层180。
所述支撑层180用于粘贴并图形化导电薄膜，因此对于支撑层180的材料选择较为宽泛。所述支撑层180可以是任意一种能够提供平整表面的单层结构，本具体实施方式中是封装领域内常见的蓝膜，在其他的实施方式中也可以是硅晶圆或者玻璃片，甚至可以是采用不锈钢等金属材料制成的平板。
附图4所示，参考步骤S112，在所述支撑层180的表面上形成一层连续的导电薄膜170。
本具体实施方式中所述导电薄膜的形成方法采用粘贴的方法，即将预先提供的连续导电薄膜粘贴在作为支撑层的蓝膜上。在其他的实施方式也可以采用旋涂或者喷涂等方法将能够形成导电薄膜的材料涂覆在支撑层180的表面，并经过固化处理后形成连续的固态导电薄膜170。
所述导电薄膜是含有金属成分的树脂薄膜。所述金属尤其可以是银，所述含有金属成分的树脂薄膜中还可以进一步含有焊料以有利于增加粘性和提高薄膜的导电性。
所述薄膜的厚度范围是10μm至50μm。
附图5所示，参考步骤S113，图形化所述导电薄膜170，使其位置和形状与晶圆191正面的焊盘(图中未示出)相互对应。本实施方式中以独立的导电薄膜凸块171～176表示图形化后形成的图形化结构。
本步骤图形化导电薄膜170采用的工艺包括：通过对晶圆191正面焊盘位置进行识别；将该图形映射到薄膜塑形设备中；采用薄膜塑形设备将导电薄膜170图形化成与焊盘图形相对应的形状，并将多余的部分移除。根据预定的图形对薄膜进行塑性是本领域内常见的工艺，此处不再赘述。
附图6所示，参考步骤S114，将晶圆191正面的焊盘(图中未示出)与图形化的导电薄膜170相互对准，从而将晶圆191粘贴在所述支撑层180的表面上。
附图7所示，参考步骤S115，将支撑层180移除，从而将图形化的导电薄膜170粘贴在晶圆191表面的焊盘上。
本具体实施方式中所采用的导电薄膜170的两个表面具有不同的粘附强度，并采用粘附强度较低的一个表面与支撑层180相互粘贴，以有利于粘贴晶圆191后将支撑层180移除，因此在本步骤中可以直接将支撑层180取下，而导电薄膜凸块171～176由于和晶圆191之间的粘附强度较大，因此不会随支撑层180取下，而是保留在晶圆191的表面。
在其他的实施方式中，如果采用的导电薄膜170的两个表面的粘附强度是相同的，也可以采用选择性加热的方法加热支撑层180(对应导电薄膜凸块171～176在高温下粘附强度降低的情况)或者晶圆191(对应导电薄膜凸块171～176在高温下粘附强度增加的情况)以改变导电薄膜凸块171～176上下表面的粘附强度，达到剥离的目的。如果支撑层180采用的是易于腐蚀的物质如玻璃等，也可以采用腐蚀等方法除去支撑层180。总之，本步骤中应当根据导电薄膜和支撑层的物理化学性质选择合适的移除支撑层180。
以上步骤S111至步骤S115是本具体实施方式所采用的一种形成导电薄膜的工艺，在其他的具体实施方式中，也可以采用直接在每个焊盘上利用电脑显微识别的方法操纵机械臂逐个粘贴薄膜的方法，或者利用焊盘表面的金属特性，自组装选择性形成导电薄膜。
具有第二芯片的晶圆也可以采用上述的各种方法形成导电薄膜。
附图8所示，参考步骤S120，将粘贴有导电薄膜的两种晶圆都切割成独立的第一芯片和第二芯片。此步骤为本领域内常见的划片工艺，此处不再赘述。
参考步骤S130，将导电薄膜与引线框架对应的引脚相互对准，从而将第一芯片和第二芯片粘贴在引线框架上，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚。附图9和附图10所示是粘贴完毕后的结构示意图，其中附图9是俯视图，附图10是仰视图，粘贴后的结构包括：第一芯片110、第二芯片120和引线框架130，所述引线框架130具有多个引脚，本具体实施方式中包括131、132、133、134和135，第一芯片110和第二芯片120并列贴装在引线框架130上，第一芯片110的正面和第二芯片120的背面朝向引线框架130。第二芯片120背面的漏极与第一芯片110的源极贴装在引线框架130的同一引脚133上。
继续参考步骤S140，将第一芯片110的背面与第二芯片120的正面的焊盘电学连接至引线框架对应的引脚上。具体地说，将第一芯片110的背面的漏极电学连接至引脚135，将第二芯片120正面的源极和栅极分别电学连接至引脚131和132。
本具体实施方式采用的是片式焊接(Clip Bond)工艺。该工艺采用片状金属(例如铜片)代替引线焊接中的金属线，实现芯片焊盘和引线框架管脚之间的电学连接，由于片状金属的横截面接和表面积均大于金属线，因此所获得的电学连接结构具有更底的串联电阻和更高的散热效果。本步骤实施完毕后的结构视图请参见附图11。
附图11所示是本具体实施方式上述步骤实施完毕后所获得的封装体的立体结构示意图，包括：第一芯片110、第二芯片120、引线框架130以及导电金属片141、142和143，所述第一芯片110和第二芯片120均为功率MOSFET芯片。
第一芯片110和第二芯片120的正面均设置有一源极和一栅极，背面设置有一漏极(芯片表面电极在图中未示出)。所述引线框架130具有多个引脚，本具体实施方式中包括引脚131、132、133、134和135，在其他的具体实施方式中，可以根据所采用芯片的焊盘数目增加或者减少引脚的数目。
第一芯片110和第二芯片120并列贴装在引线框架130上，第一芯片110的正面和第二芯片120的背面朝向引线框架130。第二芯片120背面的漏极与第一芯片110的源极贴装在引线框架130的同一引脚133上。应用于CMOS电路中双MOSFET封装结构中，一个MOSFET(例如PMOS)的源极和另一个MOSFET(例如NMOS)的漏极通常是串接在一起的，这样便于后续在电路中的应用，本实施方式中的封装结构利用了这一特点，将两个MOSFET芯片颠倒贴装在引线框架上，并将一个芯片的漏极和另一个芯片的源极贴装在同一引脚上，这样即降低了芯片的体积，又实现了两个芯片的互联。具体地说，现有技术中为了实现一个芯片源极和另一个芯片漏极之间的互联，或者采用一个跨越芯片正面和背面的引线，或者把两个芯片上下交错放置，而无论何种方法都会增加最终封装体的厚度，不利于降低芯片体积和提高散热效率。本实施方式所述方法将两个芯片颠倒放置，避免了增加封装体的厚度，并且芯片直接贴装在引线框架的管脚上，有利于提高封装体的散热效率。
从附图10所示的封装体立体结构示意图可以看出，两个栅极的引脚分别位于封装体的两侧，单独的源极和漏极的引脚也分别位于两侧，而两个芯片共同的源极\漏极引脚位于芯片中心，这样的引脚排布也降低了后续PCB的设计的难度。
所述第一芯片110和第二芯片120同引线框架130的引脚133和134之间采用导电薄膜相互粘贴。导电薄膜的厚度范围是10μm至50μm。导电薄膜是含有金属成分的树脂薄膜。所述金属可以是银。导电薄膜层中进一步含有焊料。相对于现有技术中的金属球(例如金球)焊接结构而言，导电薄膜厚度薄，有利于进一步降低芯片的厚度，并且使芯片和引脚之间的距离更近，有利于芯片产生热量更高效地通过引脚传到到环境中去。
第一芯片110正面的源极和栅极以及第二芯片120背面的漏极与引线框架130对应的引脚131、132和135之间采用导电金属片141、142和143相互连接。片状金属(例如铜片)代替引线焊接中的金属线，实现芯片焊盘和引线框架管脚之间的电学连接，其优点在于片状金属的横截面接和表面积均大于金属线，因此所获得的电学连接结构具有更底的串联电阻和更高的散热效果。
在步骤S140实施完毕后，还需要继续实施注塑和切割等步骤以获得最终能够应用在PCB上的封装体。注塑过程中除了需要将引线框架的各个引脚暴露出来之外，还可以进一步选择将导电金属片141和143暴露出来。由于导电金属片141和143直接连接至第一芯片110和第二芯片120，因此将导电金属片裸露出来有利于芯片更好地向环境中散热，因此是一种优选的技术方案。后续步骤均是本领域内技术人员公知的工艺步骤，此处不再赘述。
附图12和附图13是本具体实施方式最终封装体10的结构示意图，附图12是俯视图，附图13是仰视图。从附图12的俯视图中可以看到裸露的导电金属片141和143，而在附图13的仰视图中可以看到引脚131、132、133、134和135。
附图14所示是本发明的另一具体实施方式的工艺流程图。在另一具体实施方式中，所述封装体制作方法还可以包括步骤：步骤S200，提供两种晶圆，所述两种晶圆分别具有多个待封装的第一芯片或者第二芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极；步骤S210，在每个第一芯片的正面粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；步骤S220，将两种晶圆各自切割成独立的第一芯片和第二芯片；步骤S230，将导电薄膜与引线框架对应的引脚相互对准，从而将第一芯片粘贴在引线框架上；步骤S240，采用导电焊料将第二芯片焊接在引线框架对应的引脚上，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚；步骤S250，将第一芯片的背面与第二芯片的正面的焊盘电学连接至引线框架对应的引脚上。
在此具体实施方式与前一实施方式不同的是，步骤S210中并不在第二芯片的背面的焊盘上粘贴导电薄膜，而在步骤S230实施之后，实施一步骤S240，采用导电焊料将第二芯片和引线框架焊接在一起，所述导电焊料中含有金属成分和树脂。由于采用焊料直接焊接较粘贴图形化的导电薄膜而言要简单许多，因此这样做的优点在于能够降低工艺复杂度，因此是一种优选的技术方案。
而在其他的实施方式中，第一芯片和引线框架之间的连接也可以选择采用导电焊料。但是由于第一芯片同引线框架的连接的部分是正面的源极和栅极，焊盘的面积第二芯片背面的漏极焊盘相比面积要小很多，且源极和栅极的焊盘彼此距离较近，在焊接过程中容易产生焊料外溢，严重的会将源极和栅极导通而使芯片失效。因此采用导电焊料连接第一芯片和引线框架的技术方案虽然是可行的，但相比较而言，采用导电薄膜将第一芯片粘贴在引线框架上的技术方案应是优选方案。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种功率MOSFET封装体，包括第一芯片、第二芯片和引线框架，所述第一和第二芯片均为功率MOSFET芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极，所述引线框架具有多个引脚，其特征在于：两个芯片并列贴装在引线框架上，第一芯片的正面和第二芯片的背面朝向引线框架，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚上。
2.根据权利要求1所述的功率MOSFET封装体，其特征在于，所述第一芯片和第二芯片同引线框架之间的连接方式各自分别选自于导电焊料相互焊接和导电薄膜相互粘贴中的一种。
3.根据权利要求2所述的功率MOSFET封装体，其特征在于，所述导电焊料含有金属和树脂。
4.根据权利要求2所述的功率MOSFET封装体，其特征在于，所述导电薄膜是含有金属成分的树脂薄膜。
5.根据权利要求3或4所述的功率MOSFET封装体，其特征在于，所述金属为银。
6.根据权利要求2所述的超薄芯片的倒装式封装方法，其特征在于，所述导电薄膜的厚度范围是10μm至50μm。
7.根据权利要求1所述的功率MOSFET封装体，其特征在于，第一芯片正面的源极和栅极以及第二芯片背面的漏极与引线框架对应的引脚之间采用导电金属片相互连接。
8.一种权利要求1所述封装体的制造方法，其特征在于，包括如下步骤：提供两种晶圆，所述两种晶圆分别具有多个待封装的第一芯片或者第二芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极；
在每个第一芯片的正面以及每个第二芯片的背面的焊盘上粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；
将粘贴有导电薄膜的两种晶圆都切割成独立的第一芯片和第二芯片；
将导电薄膜与引线框架对应的引脚相互对准，从而将第一芯片和第二芯片粘贴在引线框架上，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚；
将第一芯片的背面与第二芯片的正面的焊盘电学连接至引线框架对应的引脚上。
9.根据权利要求8所述的方法，其特征在于，所述在焊盘表面粘贴导电薄膜的步骤进一步包括：
提供一支撑层；
在所述支撑层的表面上形成一层连续的导电薄膜；
图形化所述导电薄膜，使其位置和形状与焊盘相互对应；
将焊盘与图形化的导电薄膜相互对准，从而将晶圆粘贴在所述支撑层的表面上；
将支撑层移除，从而将图形化的导电薄膜粘贴在晶圆表面的焊盘上。
10.根据权利要求9所述的方法，其特征在于，所述导电薄膜的两个表面具有不同的粘附强度，并采用粘附强度较低的一个表面与支撑层相互粘贴，以有利于粘贴至焊盘后将支撑层移除。
11.一种权利要求1所述封装体的制造方法，其特征在于，包括如下步骤：
提供两种晶圆，所述两种晶圆分别具有多个待封装的第一芯片或者第二芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极；
在每个第一芯片的正面粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；
将两种晶圆各自切割成独立的第一芯片和第二芯片；
将导电薄膜与引线框架对应的引脚相互对准，从而将第一芯片粘贴在引线框架上；
采用导电焊料将第二芯片焊接在引线框架对应的引脚上，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚；
将第一芯片的背面与第二芯片的正面的焊盘电学连接至引线框架对应的引脚上。
12.根据权利要求11所述的方法，其特征在于，所述将第二芯片焊盘焊接至引线框架对应的引脚上的步骤中，采用的是片式焊接工艺。
CN2010101774001A 2010-05-14 2010-05-14 一种功率mosfet封装体及其封装方法 Active CN101859755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101774001A CN101859755B (zh) 2010-05-14 2010-05-14 一种功率mosfet封装体及其封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101774001A CN101859755B (zh) 2010-05-14 2010-05-14 一种功率mosfet封装体及其封装方法

Publications (2)

Publication Number Publication Date
CN101859755A true CN101859755A (zh) 2010-10-13
CN101859755B CN101859755B (zh) 2012-01-04

Family

ID=42945538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101774001A Active CN101859755B (zh) 2010-05-14 2010-05-14 一种功率mosfet封装体及其封装方法

Country Status (1)

Country Link
CN (1) CN101859755B (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569237A (zh) * 2010-12-14 2012-07-11 万国半导体股份有限公司 半导体芯片的封装体及组装方法
CN102593078A (zh) * 2011-01-12 2012-07-18 瑞萨电子株式会社 半导体器件及其制造方法
CN103545283A (zh) * 2012-07-09 2014-01-29 英飞凌科技股份有限公司 具有多个引线框架的半导体封装及其形成方法
CN103930981A (zh) * 2012-11-05 2014-07-16 日本精工株式会社 半导体模块
CN104347568A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
CN104465605A (zh) * 2014-11-27 2015-03-25 深圳先进技术研究院 一种半导体芯片封装结构
CN104576558A (zh) * 2013-10-21 2015-04-29 快捷韩国半导体有限公司 电源模块封装体
CN104752389A (zh) * 2011-04-22 2015-07-01 乾坤科技股份有限公司 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法
CN105226041A (zh) * 2015-11-03 2016-01-06 常州顶芯半导体技术有限公司 一种电源管理芯片封装形式
CN105304596A (zh) * 2014-06-23 2016-02-03 罗伯特·博世有限公司 用于确定功率半导体的电流的构件、构件的应用及其制造方法
CN105405834A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种框架外露多芯片多搭堆叠夹芯封装结构及其工艺方法
CN105428343A (zh) * 2015-12-24 2016-03-23 江苏长电科技股份有限公司 一种多芯片单搭堆叠夹芯封装结构及其工艺方法
CN105551983A (zh) * 2015-12-24 2016-05-04 江苏长电科技股份有限公司 一种框架外露多芯片正装堆叠夹芯封装结构及其工艺方法
CN105609482A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 一种框架外露多芯片单搭堆叠夹芯封装结构及其工艺方法
CN105633050A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 一种多芯片多搭堆叠夹芯封装结构及其工艺方法
CN108288607A (zh) * 2018-01-11 2018-07-17 郑州云海信息技术有限公司 一种增强散热的Power MOSFET及其设计方法
US10804189B2 (en) 2018-07-04 2020-10-13 Actron Technology Corporation Power device package structure
CN113130422A (zh) * 2021-02-26 2021-07-16 广东美的白色家电技术创新中心有限公司 功率模块及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
US7612439B2 (en) * 2005-12-22 2009-11-03 Alpha And Omega Semiconductor Limited Semiconductor package having improved thermal performance

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569237A (zh) * 2010-12-14 2012-07-11 万国半导体股份有限公司 半导体芯片的封装体及组装方法
CN102593078A (zh) * 2011-01-12 2012-07-18 瑞萨电子株式会社 半导体器件及其制造方法
CN104752389B (zh) * 2011-04-22 2018-12-14 乾坤科技股份有限公司 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法
CN104752389A (zh) * 2011-04-22 2015-07-01 乾坤科技股份有限公司 具有堆叠电容的金属氧化物半导体场效应晶体管对及方法
CN103545283A (zh) * 2012-07-09 2014-01-29 英飞凌科技股份有限公司 具有多个引线框架的半导体封装及其形成方法
US9449902B2 (en) 2012-07-09 2016-09-20 Infineon Technologies Ag Semiconductor packages having multiple lead frames and methods of formation thereof
CN103930981A (zh) * 2012-11-05 2014-07-16 日本精工株式会社 半导体模块
CN103930981B (zh) * 2012-11-05 2016-07-13 日本精工株式会社 半导体模块
CN104347568A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
CN104347568B (zh) * 2013-08-07 2017-03-01 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
CN104576558A (zh) * 2013-10-21 2015-04-29 快捷韩国半导体有限公司 电源模块封装体
CN105304596A (zh) * 2014-06-23 2016-02-03 罗伯特·博世有限公司 用于确定功率半导体的电流的构件、构件的应用及其制造方法
CN104465605A (zh) * 2014-11-27 2015-03-25 深圳先进技术研究院 一种半导体芯片封装结构
CN105226041A (zh) * 2015-11-03 2016-01-06 常州顶芯半导体技术有限公司 一种电源管理芯片封装形式
CN105551983A (zh) * 2015-12-24 2016-05-04 江苏长电科技股份有限公司 一种框架外露多芯片正装堆叠夹芯封装结构及其工艺方法
CN105633050A (zh) * 2015-12-24 2016-06-01 江苏长电科技股份有限公司 一种多芯片多搭堆叠夹芯封装结构及其工艺方法
CN105609482A (zh) * 2015-12-24 2016-05-25 江苏长电科技股份有限公司 一种框架外露多芯片单搭堆叠夹芯封装结构及其工艺方法
CN105428343A (zh) * 2015-12-24 2016-03-23 江苏长电科技股份有限公司 一种多芯片单搭堆叠夹芯封装结构及其工艺方法
CN105405834A (zh) * 2015-12-24 2016-03-16 江苏长电科技股份有限公司 一种框架外露多芯片多搭堆叠夹芯封装结构及其工艺方法
CN108288607A (zh) * 2018-01-11 2018-07-17 郑州云海信息技术有限公司 一种增强散热的Power MOSFET及其设计方法
CN108288607B (zh) * 2018-01-11 2020-02-07 苏州浪潮智能科技有限公司 一种增强散热的Power MOSFET及其设计方法
US10804189B2 (en) 2018-07-04 2020-10-13 Actron Technology Corporation Power device package structure
CN113130422A (zh) * 2021-02-26 2021-07-16 广东美的白色家电技术创新中心有限公司 功率模块及其制备方法
CN113130422B (zh) * 2021-02-26 2023-04-18 广东美的白色家电技术创新中心有限公司 功率模块及其制备方法

Also Published As

Publication number Publication date
CN101859755B (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
CN101859755B (zh) 一种功率mosfet封装体及其封装方法
US8679896B2 (en) DC/DC converter power module package incorporating a stacked controller and construction methodology
US8564049B2 (en) Flip chip contact (FCC) power package
TWM382576U (en) Leadless integrated circuit package having high density contacts
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
US10256207B2 (en) Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
US20020064905A1 (en) Wire bonding method and semiconductor package manufactured using the same
US20170207150A1 (en) Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
US8399997B2 (en) Power package including multiple semiconductor devices
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US20060145319A1 (en) Flip chip contact (FCC) power package
TWI395316B (zh) 多晶片模組封裝件
TW201644024A (zh) 晶片封裝結構及其製造方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
US8063472B2 (en) Semiconductor package with stacked dice for a buck converter
CN103681369A (zh) 半导体器件及其制造方法
CN102237343A (zh) 用连接片实现连接的半导体封装及其制造方法
US8110912B2 (en) Semiconductor device
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
US20210098426A1 (en) Packaging structure, and forming method and packaging method thereof
CN110265307B (zh) 制造半导体封装方法及其封装结构
US9159652B2 (en) Electronic device comprising at least a chip enclosed in a package and a corresponding assembly process
TW201208035A (en) Multi-chip stacked assembly with ground connection of EMI shielding
KR20110035844A (ko) 반도체 발광장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant