KR20110035844A - 반도체 발광장치 - Google Patents

반도체 발광장치 Download PDF

Info

Publication number
KR20110035844A
KR20110035844A KR1020100073278A KR20100073278A KR20110035844A KR 20110035844 A KR20110035844 A KR 20110035844A KR 1020100073278 A KR1020100073278 A KR 1020100073278A KR 20100073278 A KR20100073278 A KR 20100073278A KR 20110035844 A KR20110035844 A KR 20110035844A
Authority
KR
South Korea
Prior art keywords
light emitting
insulating substrate
pad
pedestal
conductive adhesive
Prior art date
Application number
KR1020100073278A
Other languages
English (en)
Inventor
히데후미 다치이리
도시히코 오야마
Original Assignee
산켄덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산켄덴키 가부시키가이샤 filed Critical 산켄덴키 가부시키가이샤
Publication of KR20110035844A publication Critical patent/KR20110035844A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

(과제)
본 발명은, 받침대 패드와 도전성 접착재의 접착성을 향상시키면서 쌍방의 계면으로 수분이 흡수되는 경로를 차단할 수 있어, 받침대 패드와 도전성 접착재의 도통 불량을 방지할 수 있으므로, 전기적 특성이 우수한 반도체 발광장치를 제공한다.
(해결수단)
반도체 발광장치(1)에 있어서, 절연성 기판(2)과, 절연성 기판(2)의 제1표면(2A) 상에 설치된 받침대 패드(31)와, 받침대 패드(31)의 상면(31A) 및 측면(31S)에 형성되고 받침대 패드(31)의 측면(31S) 주위의 절연성 기판(2)의 제1표면(2A)에 도달하는 도전성 접착재(4)와, 받침대 패드(31)의 상면(31A)에 도전성 접착재(4)를 삽입하여 일방의 주전극(51)에 전기적 또한 기계적으로 접속된 발광소자(5)와, 받침대 패드(31), 도전성 접착재(4) 및 발광소자(5)를 피복하고 절연성 기판(2)의 제1표면(2A) 상에 설치된 광투과성 수지(7)를 구비한다.

Description

반도체 발광장치{LIGHT EMITTING SEMICONDUCTOR DEVICE}
본 발명은 반도체 발광장치(半導體 發光裝置)에 관한 것으로서, 특히 절연성 기판(絶緣性 基板) 상의 받침대 패드에 발광소자(發光素子)를 탑재하고, 이 발광소자를 광투과성 수지(光透過性 樹脂)로 피복한 반도체 발광장치에 관한 것이다.
소비전력이 작고 수명이 길며 또한 박형화에 적합한 발광표시장치(發光表示裝置)가 알려져 있다. 예를 들면 하기의 특허문헌1에는, 중앙부에 구멍을 구비하는 전극 패드부(電極 pad 部)를 절연성 기판 상에 형성하고, 이 구멍 내에 도전성 페이스트재(導電性 paste 材)를 사이에 두고 고체발광소자(固體發光素子)를 매립(埋立)함과 아울러, 이 고체발광소자를 전극 패드부에 전기적으로 접속하는 발광표시장치가 개시되어 있다. 고체발광소자에는 반도체 칩으로서 제작된 발광다이오드(發光 diodes)가 사용되고 있다. 고체발광소자 및 전극 패드부는 투과성(透過性)의 수지(樹脂)로 이루어지는 외위밀봉부(外圍密封部)에 의하여 피복되어 있다.
일본국 공개특허공보 특개평11-087775호 공보
그러나 상기의 특허문헌1에 개시된 발광표시장치에 있어서는, 이하의 점에 대하여 배려가 되지 않았다.
발광표시장치에 있어서, 전극 패드부에는 금속이 사용되고 또한 도전성 페이스트재에는 금속입자를 포함하는 수지계 접착재(樹脂系 接着材)가 사용되어, 전극 패드부와 도전성 페이스트재는 유기재(有機材)와 무기재(無機材)의 접착구조로 되어 있다. 발광표시장치는 솔더(solder)를 사용하여 배선기판 등에 실장되지만, 이 실장을 할 때에 솔더링 리플로우 공정(soldering reflow 工程)이 이루어져서 발광표시장치 전체에 열충격이 발생한다. 특히 이 열충격은 무기재와 유기재의 접착성이 약한 계면(界面)에 팝콘(popcorn) 현상이라고 불리는 박리(剝離)를 발생시킨다. 또한 전극 패드부와 도전성 페이스트재의 계면이 박리된 부분에 외위밀봉부(外圍密封部)의 외부의 수분이 흡수된 경우에는, 열충격에 의하여 수분이 기화(氣化)되어 팽창하여 계면의 박리가 조장되어 버린다. 이러한 전극 패드부와 도전성 페이스트재의 계면의 박리는, 전기적인 도통(導通) 불량을 발생시키기 때문에 발광표시장치의 전기적 특성에 영향을 미친다.
본 발명은 상기 과제를 해결하기 위한 것이다. 따라서 본 발명은, 받침대 패드와 도전성 접착재의 접착성을 향상시키면서, 받침대 패드와 도전성 접착재의 계면으로 수분이 흡수되는 경로를 차단함으로써 받침대 패드와 도전성 접착재의 도통 불량을 방지하여, 전기적 특성이 우수한 반도체 발광장치를 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명의 실시예에 관한 제1특징은, 반도체 발광장치에 있어서, 절연성 기판(絶緣性 基板)과, 절연성 기판의 제1표면 상에 설치된 받침대 패드와, 받침대 패드의 상면 및 측면에 형성되고, 받침대 패드의 측면의 주위에 있어서 절연성 기판의 제1표면에 도달하는 도전성 접착재(導電性 接着材)와, 받침대 패드의 상면에 도전성 접착재를 삽입하여 일방(一方)의 주전극(主電極)에 전기적 또한 기계적으로 접속된 발광소자(發光素子)와, 받침대 패드, 도전성 접착재 및 발광소자를 피복(被覆)하고, 절연성 기판의 제1표면 상에 설치된 광투과성 수지(光透過性 樹脂)를 구비한다.
실시예에 관한 제2특징은, 제1특징에 관한 반도체 발광장치에 있어서, 절연성 기판의 제1표면 상의 받침대 패드로부터 떨어진 영역에 설치된 제1외부단자(第一外部端子)와, 절연성 기판의 상기 제1표면 상에 형성되고, 받침대 패드와 제1외부단자를 전기적으로 접속하고, 광투과성 수지로 피복된 금속배선(金屬配線)을 더 구비하고, 도전성 접착재는 금속배선의 상면 및 측면에도 형성되고, 금속배선의 측면의 주위에 있어서 절연성 기판의 제1표면에 도달하는 것이다.
실시예에 관한 제3특징은, 제1특징에 관한 반도체 발광장치에 있어서, 받침대 패드 바로 아래의 절연성 기판의 내부에 형성되고, 받침대 패드에 일단(一端)이 전기적으로 접속됨과 아울러, 제1표면으로부터 이와 대향(對向)하는 제2표면에 도달하는 제1접속구멍 배선(第一接續 hole 配線)과, 절연성 기판의 제2표면 상에 설치되고, 제1접속구멍 배선의 타단(他端)에 전기적으로 접속되는 제1외부단자를 더 구비하는 것이다.
실시예에 관한 제4특징은, 제1특징 내지 제3특징에 관한 어느 하나의 반도체 발광장치에 있어서, 절연성 기판의 제1표면 상에 있어서 받침대 패드 및 제1외부단자로부터 떨어진 영역에 설치되고, 광투과성 수지로 피복된 본딩 패드(bonding pad)와, 발광소자의 타방(他方)의 주전극과 본딩 패드를 전기적으로 접속하는 와이어(wire)와, 절연성 기판의 제1표면 상에 있어서 받침대 패드, 제1외부단자 및 본딩 패드로부터 떨어진 영역에 설치되고, 본딩 패드에 전기적으로 접속되는 제2외부단자를 더 구비하고, 도전성 접착재는 본딩 패드의 상면 및 측면에도 형성되고, 본딩 패드의 측면의 주위에 있어서 절연성 기판의 제1표면에 도달하는 것이다.
실시예에 관한 제5특징은, 제1특징에 관한 반도체 발광장치에 있어서, 절연성 기판의 제1표면 상에 있어서 받침대 패드로부터 떨어진 영역에 설치되고, 광투과성 수지로 피복된 본딩 패드와, 발광소자의 타방의 주전극과 본딩 패드를 전기적으로 접속하는 와이어와, 받침대 패드 바로 아래의 절연성 기판의 내부에 형성되고, 받침대 패드에 일단이 전기적으로 접속됨과 아울러, 제1표면으로부터 이와 대향하는 제2표면에 도달하는 제1접속구멍 배선과, 절연성 기판의 제2표면 상에 설치되고, 제1접속구멍 배선의 타단에 전기적으로 접속되는 제1외부단자와, 본딩 패드 바로 아래의 절연성 기판의 내부에 형성되고, 본딩 패드에 일단이 전기적으로 접속됨과 아울러, 제2표면에 도달하는 제2접속구멍 배선과, 절연성 기판의 제1외부단자로부터 떨어진 영역에 있어서 제2표면 상에 설치되고, 제2접속구멍 배선의 타단에 전기적으로 접속되는 제2외부단자와, 절연성 기판의 제2표면 상에 있어서 제1외부단자와 제2외부단자의 사이에 형성된 절연성의 레지스트층(resist 層)을 더 구비한다.
본 발명에 의하면, 받침대 패드와 도전성 접착재의 접착성을 향상시키면서 받침대 패드와 도전성 접착재의 계면으로 수분이 흡수되는 경로를 차단할 수 있어, 받침대 패드와 도전성 접착재의 도통 불량을 방지하여 전기적 특성이 우수한 반도체 발광장치를 제공할 수 있다.
도1은 본 발명의 실시예1에 관한 반도체 발광장치의 단면도이다.
도2는 도1에 나타나 있는 반도체 발광장치의 평면도이다.
도3은 본 발명의 실시예2에 관한 반도체 발광장치의 단면도이다.
도4는 도3에 나타나 있는 반도체 발광장치의 평면도이다.
도5는 본 발명의 실시예3에 관한 반도체 발광장치의 단면도이다.
도6은 도5에 나타나 있는 반도체 발광장치의 평면도이다.
도7은 도5 및 도6에 나타나 있는 반도체 발광장치의 이면도이다.
도8은 본 발명의 실시예4에 관한 반도체 발광장치의 단면도이다.
도9는 도8에 나타나 있는 반도체 발광장치의 평면도이다.
다음에 도면을 참조하여 본 발명의 실시예를 설명한다. 이하의 도면의 기재에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 붙인다. 다만 도면은 모식적인 것으로서, 현실의 것과는 다르다. 또한 도면 상호간에 있어서도 상호 치수의 관계나 비율이 다른 부분이 포함되어 있는 경우가 있다.
또한 이하에 나타나 있는 실시예는 본 발명의 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것이며, 본 발명의 기술적 사상은 각 구성부품의 배치 등을 하기의 것으로 특정하는 것이 아니다. 본 발명의 기술적 사상은 특허청구범위에 있어서 다양한 변경을 할 수 있다.
(실시예1)
본 발명의 실시예1은, 발광소자로서 발광다이오드가 사용되는 반도체 발광장치에 본 발명을 적용한 예를 설명하는 것이다.
[반도체 발광장치의 디바이스 구조]
도1 및 도2에 나타나 있는 바와 같이 실시예1에 관한 반도체 발광장치(半導體 發光裝置)(1)는, 절연성 기판(絶緣性 基板)(2)과, 절연성 기판(2)의 제1표면(2A) 상에 설치된 받침대 패드(31)와, 받침대 패드(31)의 상면(31A) 및 측면(31S)에 형성되고 받침대 패드(31)의 측면(31S)의 주위에 있어서 절연성 기판(2)의 제1표면(2A)에 도달하는 도전성 접착재(導電性 接着材)(4)와, 받침대 패드(31)의 상면(31A)에 도전성 접착재(4)를 삽입하여 일방(一方)의 주전극(主電極)(51)에 전기적 또한 기계적으로 접속된 발광소자(發光素子)(5)와, 받침대 패드(31), 도전성 접착재(4) 및 발광소자(5)를 피복하고 절연성 기판(2)의 제1표면(2A) 상에 설치된 광투과성 수지(光透過性 樹脂)(7)를 구비하고 있다.
절연성 기판(2)은 반도체 발광장치의 베이스가 되는 기재(基材)로서, 이 절연성 기판(2)에는 예를 들면 글래스 에폭시 기판(glass epoxy 基板)이 사용된다. 이 절연성 기판(2)의 제1표면(2A)은 도1에 있어서 상측 표면이다. 또한 절연성 기판(2)의 제1표면(2A)과 대향(對向)하는 도1에 있어서 하측 표면은 제2표면(이면(裏面) 또는 실장면(實裝面))(2B)이다.
받침대 패드(31)는 발광소자(5)의 평면 형상에 비하여 약간 크며, 적어도 다이 본딩(die bonding)을 할 때의 얼라인먼트(alignment) 여유 치수를 고려한 사이즈의 평면 형상으로 구성되어 있다. 받침대 패드(31)의 평면 형상은 실시예1에 있어서 정사각형 형상이지만, 이 형상에 한정되는 것은 아니다. 받침대 패드(31)는 발광소자(5)에 있어서 일방(一方)의 주전극(主電極)(51)에 전원을 공급하기 위하여 도전성(導電性)을 구비하는 재료로 구성되어 있다. 예를 들면 받침대 패드(31)에는 무기재(無機材)인 Cu박(Cu箔)과, 이 Cu박 상에 적층(積層)된 Ni-Au막과, 이 Ni-Au막 상에 적층된 Au막의 적층막(積層膜)으로 형성되어 있다. 받침대 패드(31)의 최하층인 Cu박은 배선 또는 전극으로서의 모재(母材)이며, 전기적 저항이 작고 열전도성(熱傳導性)이 우수하다. 최상층의 Au막은 와이어(wire)(6)와의 접합성을 향상시키기 위하여 형성되어 있다. 중간층의 Ni∼Au막은 최하층의 Cu박을 보호함과 아울러, 이 Cu박과 최상층의 Au막과의 접합성을 향상시키기 위하여 형성되어 있다. 받침대 패드(31)는 금속으로 형성되어 있기 때문에 무기재이다.
절연성 기판(2)의 제1표면(2A) 상에 있어서 받침대 패드(31)에 이웃하여 떨어진 영역, 도1 및 도2에 있어서 중앙의 우측에는 본딩 패드(bonding pad)(32)가 설치되어 있다. 이 본딩 패드(32)는 발광소자(5)에 있어서 타방(他方)의 주전극(52)에 여기에서는 와이어(wire)(6)를 통하여 전기적으로 접속되어 있다. 본딩 패드(32)는 받침대 패드(31)의 평면 형상에 비하여 약간 작으며, 적어도 와이어 본딩(wire bonding)을 할 때의 얼라인먼트 여유 치수를 고려한 사이즈의 평면 형상으로 구성되어 있다. 본딩 패드(32)의 평면 형상은 실시예1에 있어서 정사각형 형상이지만, 이 형상에 한정되는 것은 아니다. 본딩 패드(32)는 여기에서는 예를 들면 와이어(6)에 Au 와이어가 사용되기 때문에, 본더빌리티(bondability)를 향상시키기 위하여 상기의 받침대 패드(31)와 동일한 적층막으로 구성되어 있다. 본딩 패드(32)는 받침대 패드(31)와 마찬가지로 광투과성 수지(7)로 피복되어 있다.
절연성 기판(2)의 제1표면(2A) 상에 있어서 받침대 패드(31)로부터 떨어진 영역, 도1 및 도2에 있어서 좌측에는 제1외부단자(第一外部端子)(33)가 설치되어 있다. 이 제1외부단자(33)는, 실시예1에 있어서 절연성 기판(2)의 제1표면(2A)으로부터 측면을 거쳐서 제2표면(2B)까지 연장되어 있어, 반도체 발광장치(1)를 설치할 때의 단자로서 사용되고 있다. 절연성 기판(2)의 제1표면(2A) 상에 있어서 받침대 패드(31)와 제1외부단자(33)의 사이에는 금속배선(金屬配線)(34)이 형성되어 있고, 이 금속배선(34)은 받침대 패드(31)와 제1외부단자(33)의 사이를 전기적으로 접속하고 있다. 제1외부단자(31) 및 금속배선(34)은 예를 들면 받침대 패드(31)의 최하층과 중간층을 적층한 적층막으로 구성되어 있고, 제1외부단자(33), 금속배선(34) 및 받침대 패드(31)는 일체(一體)로 구성되어 있다.
마찬가지로 절연성 기판(2)의 제1표면(2A) 상에 있어서 받침대 패드(31), 본딩 패드(32) 및 제1외부단자(33)로부터 떨어진 영역, 도1 및 도2에 있어서 우측에는 제2외부단자(35)가 설치되어 있다. 이 제2외부단자(35)는, 실시예1에 있어서 절연성 기판(2)의 제1표면(2A)으로부터 측면을 거쳐서 제2표면(2B)까지 연장되어 있어, 반도체 발광장치(1)를 실장할 때의 단자로서 사용되고 있다. 절연성 기판(2)의 제1표면(2A) 상에 있어서 본딩 패드(32)와 제2외부단자(35)의 사이에는 금속배선(36)이 형성되어 있고, 이 금속배선(36)은 본딩 패드(32)와 제2외부단자(35)의 사이를 전기적으로 접속하고 있다. 제2외부단자(35) 및 금속배선(36)은 예를 들면 받침대 패드(31)의 최하층과 중간층을 적층한 적층막으로 구성되어 있고, 제2외부단자(35), 금속배선(36) 및 본딩 패드(32)는 일체로 구성되어 있다.
도전성 접착재(4)는 받침대 패드(31)와 발광소자(5)의 제1주전극(51)을 전기적으로 접속시킴과 아울러 기계적으로 접합(접착)시킨다. 도전성 접착재(4)에는 예를 들면 금속입자를 포함하는 수지계 접착재(樹脂系 接着材)가 사용된다. 실시예1에 있어서 특별하게 이것에 한정되는 것은 아니지만, 도전성 접착재(4)에는 예를 들면 비스페놀A형 에폭시 수지(bisphenolA型 epoxy 樹脂), p-아미노페놀형 에폭시 수지(p-aminophenol型 epoxy 樹脂), 변성 에폭시 수지(變性 epoxy 樹脂), 이미다졸(imidazole) 및 그 유도체(誘導體), 디시안디아미드(dicyandiamide) 및 그 유전체(誘電體)를 포함하는 수지계 접착제에 Ag 입자를 분산시킨 도전성 접착재가 사용된다.
도전성 접착재(4)는, 기본적으로는 받침대 패드(31)에 발광소자(5)를 전기적 또한 기계적으로 부착하는 기능을 구비하지만, 여기에서는 받침대 패드(31)의 노출되는 표면을 피복함과 아울러, 절연성 기판(2)의 제1표면(2A)에 도달할 때까지 형성되어 있다. 즉 도전성 접착재(4)는 유기재(有機材)이며, 도전성 접착재(4)와 받침대 패드(31)의 접착성은 약하기 때문에, 도전성 접착재(4)를 받침대 패드(31)의 상면(31A) 및 측면(31S)의 광범위에 걸쳐서 형성하여 접착면적을 증가시킴으로써 받침대 패드(31)와 도전성 접착재(4)의 계면(界面)의 접착성을 향상시킬 수 있다. 또한 도전성 접착재(4)를 그대로 절연성 기판(2)의 제1표면(2A)까지 중복시켜서, 도전성 접착재(4)와 절연성 기판(2)을 유기재 상호간에 의하여 접착시킴으로써 받침대 패드(31)와 도전성 접착재(4)의 접착성을 향상시키면서, 받침대 패드(31)를 도전성 접착재(4)에 의하여 단단하게 고정하여 지지할 수 있다. 특히 받침대 패드(31)의 주위에 있어서 도전성 접착재(4)와 절연성 기판(2)의 사이가 완전하게 접착되기 때문에, 받침대 패드(31)와 도전성 접착재(4)의 계면으로 수분(水分)이 침입하는 경로를 차단할 수 있다.
도전성 접착재(4)는 반도체 발광장치(1)의 제조 프로세스에 있어서 도포법(塗布法) 또는 적하도포법(滴下塗布法)으로 형성되어 그 사용량이 약간 증가하지만, 1회의 공정으로 형성할 수 있다. 즉 본래의 제조 프로세스의 공정에 구비되어 있는 도전성 접착재(4)의 도포공정 또는 적하도포공정을 사용하여 특히 공정수를 증가시키지 않고, 도전성 접착재(4)를 형성할 수 있다.
발광소자(5)는 실시예1에 있어서 반도체 발광다이오드(半導體 發光 diode)이다. 도1에 있어서 간략화 하여 나타내고 있지만, 발광소자(5)는, 발광소자 본체(發光素子 本體)(50)와, 이 발광소자 본체(50)에 있어서 받침대 패드(31)측의 이면(裏面) 전역에 설치된 일방의 주전극(51)과, 발광소자 본체(50)의 이면과 대향(對向)하는 표면에 설치된 타방(他方)의 주전극(52)을 구비한 반도체 칩(半導體 chip)이다. 발광소자 본체(50)는 예를 들면 청색발광소자(靑色發光素子)인 경우에는, 사파이어 기판(sapphire 基板) 또는 실리콘 기판(sillicon 基板)과 그 표면 상에 적층된 InGaN계 반도체층을 구비한다. 또한 발광소자 본체(50)는 예를 들면 적색발광소자(赤色發光素子)인 경우에는, AlN기판 또는 사파이어 기판과 그 표면 상에 적층된 AlGaInP계 반도체층을 구비한다. 일방의 주전극(51), 타방의 주전극(52)의 각각에 있어서 적어도 최상층에는 예를 들면 Au층이 형성되어 있다.
발광소자(5)는 받침대 패드(31)의 상면(31A) 상에 도전성 접착재(4)를 사이에 두고 탑재되고, 발광소자(5)에 있어서 일방의 주전극(51)과 받침대 패드(31)는 상기한 바와 같이 도전성 접착재(4)에 의하여 전기적으로 접속되어 있고 또한 기계적으로 접합되어 있다. 발광소자(5)에 있어서 타방의 주전극(52)은 와이어(6)를 통하여 본딩 패드(32)에 전기적으로 접속되어 있다.
광투과성 수지(7)는 발광소자(5), 받침대 패드(31), 본딩 패드(32), 와이어(6), 금속배선(34 및 36)을 피복하고, 절연성 기판(2)의 제1표면(2A) 상에 설치되어 있다. 광투과성 수지(7)에는 예를 들면 에폭시 수지, 아크릴 수지, 실리콘 수지, 우레탄 수지 등의 수지를 실용적으로 사용할 수 있다. 광투과성 수지(7)는 예를 들면 트랜스퍼 몰드법(transfer mold法)으로 성형된다.
[반도체 발광장치의 특징]
이와 같이 구성되는 실시예1에 관한 반도체 발광장치(1)에 있어서는, 받침대 패드(31)의 상면(31A) 및 측면(31S)을 피복하여 받침대 패드(31) 주위의 절연성 기판(2)의 제1표면(2A)까지 도달하는 도전성 접착재(4)를 구비하였기 때문에, 접착면적을 증가시켜서 받침대 패드(31)와 도전성 접착재(4)의 접착성을 향상시키면서, 도전성 접착재(4)와 절연성 기판(2)의 유기재 상호간의 접착영역을 형성하여 받침대 패드(31)와 도전성 접착재(4)의 계면(界面)으로 수분이 흡수되는 경로를 차단할 수 있다. 따라서 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리(剝離)에 따르는 쌍방의 도통(導通) 불량을 방지할 수 있어, 전기적 특성이 우수한 반도체 발광장치(1)를 실현할 수 있다.
또한 실시예1에 관한 반도체 발광장치(1)의 제조 프로세스에 있어서는, 도전성 접착재(4)의 도포영역을 확장하는 것만으로 새롭게 공정을 추가하지 않고 전기적 특성이 우수한 반도체 발광장치(1)를 제작할 수 있다.
(실시예2)
본 발명의 실시예2는, 상기의 실시예1에 관한 반도체 발광장치(1)에 있어서 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리를 더한층 방지한 예를 설명하는 것이다.
[반도체 발광장치의 구조]
도3 및 도4에 나타나 있는 바와 같이 실시예2에 관한 반도체 발광장치(1)는, 실시예1에 관한 반도체 발광장치(1)에 있어서 절연성 기판(2)의 제1표면(2A) 상의 받침대 패드(31)와 제1외부단자(33)를 접속하는 금속배선(34)의 상면(34A) 및 측면(34S)을 포함하고, 금속배선(34)의 측면(34S) 주위의 절연성 기판(2)의 제1표면(2A)에 도달하는 도전성 접착재(4)를 구비하고 있다. 물론 도전성 접착재(4)는 받침대 패드(31)의 상면(31A) 및 측면(31S)을 포함하여, 받침대 패드(31)의 측면(31S) 주위의 절연성 기판(2)의 제1표면(2A)에 도달한다.
금속배선(34)은 상기한 바와 같이 무기재이고, 금속배선(34)과 유기재인 광투과성 수지(7)의 접착력은 약하다. 금속배선(34)을 도전성 접착재(4)로 피복함으로써 금속배선(34)과 도전성 접착재(4)의 접착면적을 증가시키면서, 금속배선(34)의 측면(34S) 주위의 절연성 기판(2)과 도전성 접착재(4)를 유기재 상호간으로서 견고하게 접착시킬 수 있다. 즉 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리에는 직접 관여하지 않지만, 예를 들면 솔더링 리플로우(soldering reflow) 등의 실장공정(實裝工程)에 의하여 금속배선(34)과 광투과성 수지(7)의 계면의 박리가 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리를 조장하고, 또 그 계면으로 수분이 흡수되는 경로를 생성하기 때문에, 이러한 현상을 방지할 수 있다.
또 금속배선(34)을 피복하는 도전성 접착재(4)는 받침대 패드(31)를 피복하는 도전성 접착재(4)와 동일한 것으로서, 제조 프로세스에 있어서 동일한 공정에 의하여 형성되어 있다. 또한 도면에는 나타내지 않았지만, 금속배선(36)도 금속배선(34)과 마찬가지로 도전성 접착재(4)로 피복할 수 있다.
[반도체 발광장치의 특징]
이와 같이 구성되는 실시예2에 관한 반도체 발광장치(1)에 있어서는, 실시예1에 관한 반도체 발광장치(1)에 의하여 얻어지는 작용효과에 추가하여, 금속배선(34)의 상면(34A) 및 측면(34S)을 피복하여 금속배선(34) 주위의 절연성 기판(2)의 제1표면(2A)까지 도달하는 도전성 접착재(4)를 구비하였기 때문에, 금속배선(34)과 광투과성 수지(7)의 접착성을 향상시키면서, 금속배선(34)과 광투과성 수지(7)의 계면에 발생하는 수분의 흡수경로를 차단할 수 있다. 따라서 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리에 따르는 쌍방의 도통 불량을 더한층 방지할 수 있어, 전기적 특성이 우수한 반도체 발광장치(1)를 실현할 수 있다.
또한 실시예2에 관한 반도체 발광장치(1)의 제조 프로세스에 있어서는, 도전성 접착재(4)의 도포영역을 확장하는 것만으로 새롭게 공정을 추가하지 않고 전기적 특성이 우수한 반도체 발광장치(1)를 제작할 수 있다.
(실시예3)
본 발명의 실시예3은, 상기의 실시예1에 관한 반도체 발광장치(1)에 있어서 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리를 더한층 방지한 예를 설명하는 것이다.
[반도체 발광장치의 구조]
도5 및 도6에 나타나 있는 바와 같이 실시예3에 관한 반도체 발광장치(1)는, 실시예1에 관한 반도체 발광장치(1)에 있어서 받침대 패드(31) 바로 아래의 절연성 기판(2)의 내부에 형성되고 받침대 패드(31)에 일단(一端)이 전기적으로 접속됨과 아울러 제1표면(2A)으로부터 이와 대향하는 제2표면(2B)에 도달하는 제1접속구멍 배선(비어홀 배선(beer hole 配線) 또는 스루홀 배선(through hole 配線))(37)과, 절연성 기판(2)의 제2표면(2B) 상에 설치되고 제1접속구멍 배선(37)의 타단(他端)에 전기적으로 접속되는 제1외부단자(33)와, 본딩 패드(32) 바로 아래의 절연성 기판(2)의 내부에 형성되고 본딩 패드(32)에 일단이 전기적으로 접속됨과 아울러 제2표면(2B)에 도달하는 제2접속구멍 배선(비어홀 배선 또는 스루홀 배선)(38)과, 절연성 기판(2)의 제1외부단자(33)로부터 떨어진 영역에 있어서 제2표면(2B) 상에 설치되고 제2접속구멍 배선(38)의 타단에 전기적으로 접속되는 제2외부단자(35)를 구비하고 있다. 또한 도5 및 도7에 나타나 있는 바와 같이 실시예3에 관한 반도체 발광장치(1)는, 절연성 기판(2)의 제2표면(2B) 상에 있어서 제1외부단자(33)와 제2외부단자(35)의 사이에 형성된 절연성의 레지스트층(resist 層)(8)을 구비하고 있다.
제1접속구멍 배선(37)은 기본적으로 실시예2에 관한 반도체 발광장치(1)의 금속배선(34)에 상당하고, 받침대 패드(31)와 제1외부단자(33)의 전기적인 접속을 하는 배선이다. 제1접속구멍 배선(37)은 절연성 기판(2)의 받침대 패드(31)와 중복되는 영역 내에 형성된 제1접속구멍(비어홀 또는 스루홀)(21) 내에 매설(埋設)되어, 절연성 기판(2)의 제1표면(2A)측에 설치된 광투과성 수지(7)로부터 이간(離間)됨과 아울러 접착부 자체가 존재하지 않는 구조를 구비한다. 제1접속구멍 배선(37)에는 예를 들면 도금법(鍍金法)을 사용하여 형성된 Cu배선이 사용된다.
제2접속구멍 배선(38)은, 마찬가지로 실시예2에 관한 반도체 발광장치(1)의 금속배선(36)에 상당하고, 본딩 패드(32)와 제2외부단자(35)의 전기적인 접속을 하는 배선이다. 제2접속구멍 배선(38)은 절연성 기판(2)의 본딩 패드(32)와 중복되는 영역 내에 형성된 제2접속구멍(비어홀 또는 스루홀)(22) 내에 매설되어, 절연성 기판(2)의 제1표면(2A)측에 설치된 광투과성 수지(7)로부터 이간됨과 아울러 접착부 자체가 존재하지 않는 구조를 구비한다. 제2접속구멍 배선(38)은 제1접속구멍 배선(37)과 동일한 방법을 사용하여 동일한 재료로 형성된다.
레지스트층(8)에는 예를 들면 솔더 레지스트 막(solder resist 膜)을 실용적으로 사용할 수 있다. 받침대 패드(31) 바로 아래에 제1접속구멍 배선(37), 본딩 패드(32) 바로 아래에 제2접속구멍 배선(38)을 형성한 관계에 의하여 절연성 기판(2)의 제2표면(2B) 상에 있어서 제1외부단자(33)와 제2외부단자(35)의 이간거리가 근접하기 때문에, 반도체 발광장치(1)를 솔더를 사용하여 실장하였을 때에 제1외부단자(33)와 제2외부단자(35)가 솔더를 통하여 단락(短絡)되는 것을 방지하는 목적으로 레지스트층(8)이 형성되어 있다.
[반도체 발광장치의 특징]
이와 같이 구성되는 실시예3에 관한 반도체 발광장치(1)에 있어서는, 실시예1에 관한 반도체 발광장치(1)에 의하여 얻어지는 작용효과에 추가하여, 받침대 패드(31) 바로 아래의 절연성 기판(2)에 제1접속구멍 배선(37)을 구비하고, 본딩 패드(32) 바로 아래의 절연성 기판(2)에 제2접속구멍 배선(38)을 구비하였기 때문에, 제1접속구멍 배선(37) 및 제2접속구멍 배선(38)과 광투과성 수지(7)의 계면의 박리를 근본적으로 전혀 없게 할 수 있어, 그 계면에 발생하는 수분의 흡수경로를 근본적으로 전혀 없게 할 수 있다. 따라서 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리에 따르는 쌍방의 도통 불량을 더한층 방지할 수 있어, 전기적 특성이 우수한 반도체 발광장치(1)를 실현할 수 있다.
(실시예4)
본 발명의 실시예4는, 상기의 실시예3에 관한 반도체 발광장치(1)에 있어서 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리를 더한층 방지한 예를 설명하는 것이다.
[반도체 발광장치의 구조]
도8 및 도9에 나타나 있는 바와 같이 실시예4에 관한 반도체 발광장치(1)는, 상기의 실시예3에 관한 반도체 발광장치(1)에 있어서 도전성 접착재, 본딩 패드(32)의 상면(32A) 및 측면(32S)에 형성되고 본딩 패드(32)의 측면(32S) 주위의 절연성 기판(2)의 제1표면(2A)에 도달하는 도전성 접착재(4B)를 구비하고 있다. 본딩 패드(32)는 상기한 바와 같이 무기재이고, 본딩 패드(32)와 유기재인 광투과성 수지(7)의 접착력은 약하다. 본딩 패드(32)를 도전성 접착재(4B)로 피복함으로써 본딩 패드(32)와 도전성 접착재(4B)의 접착면적을 증가시키면서, 본딩 패드(32)의 측면(32S) 주위의 절연성 기판(2)과 도전성 접착재(4B)를 유기재 상호간으로서 견고하게 접착시킬 수 있다. 즉 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리에는 직접 관여하지 않지만, 예를 들면 솔더링 리플로우 등의 실장공정에 의하여 본딩 패드(32)와 광투과성 수지(7)의 계면의 박리가 거의 이간치수가 없도록 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리를 조장하고 또 그 계면으로 수분이 흡수되는 경로를 생성하기 때문에, 이러한 현상을 방지할 수 있다. 또한 와이어(6)와 광투과성 수지(7)의 계면으로 흡수되는 경로도 차단할 수 있다.
또 본딩 패드(32)를 피복하는 도전성 접착재(4B)는 받침대 패드(31)를 피복하는 도전성 접착재(4)와 동일한 것으로서, 제조 프로세스에 있어서 동일한 공정 내(도포공정 내 또는 적하도포공정 내)에서 형성되어 있다.
[반도체 발광장치의 특징]
이와 같이 구성되는 실시예4에 관한 반도체 발광장치(1)에 있어서는, 실시예3에 관한 반도체 발광장치(1)에 의하여 얻어지는 작용효과에 추가하여, 본딩 패드(32)의 상면(32A) 및 측면(32S)을 피복하여 본딩 패드(32) 주위의 절연성 기판(2)의 제1표면(2A)까지 도달하는 도전성 접착재(4B)를 구비하였기 때문에, 본딩 패드(32)와 광투과성 수지(7)의 접착성을 향상시키면서, 본딩 패드(32)와 광투과성 수지(7)의 계면에 발생하는 수분의 흡수경로를 차단할 수 있다. 따라서 받침대 패드(31)와 도전성 접착재(4)의 계면의 박리에 따르는 쌍방의 도통 불량을 더한층 방지할 수 있어, 전기적 특성이 우수한 반도체 발광장치(1)를 실현할 수 있다.
(기타의 실시예)
상기한 바와 같이 본 발명을 실시예1 내지 실시예4에 의하여 기재하였지만, 이 개시의 일부를 이루는 설명 및 도면은 본 발명을 한정하는 것이 아니다. 본 발명은 여러 가지 대체실시예, 실시예 및 운용기술에 적용할 수 있다.
본 발명에 있어서는, 받침대 패드와 도전성 접착재의 접착성을 향상시키면서, 받침대 패드와 도전성 접착재의 계면으로 수분이 흡수되는 경로를 차단할 수 있어, 받침대 패드와 도전성 접착재의 도통 불량을 방지할 수 있다, 전기적 특성이 우수한 반도체 발광장치에 널리 적용할 수 있다.
1 : 반도체 발광장치
2 : 절연성 기판
2A : 제1표면
2B : 제2표면
21 : 제1접속구멍
22 : 제2접속구멍
31 : 받침대 패드
32 : 본딩 패드
33 : 제1외부단자
34, 36 : 금속배선
35 : 제2외부단자
37 : 제1접속구멍 배선
38 : 제2접속구멍 배선
4, 4B : 도전성 접착재
5 : 발광소자
51 : 일방의 주전극
52 : 타방의 주전극
6 : 와이어
7 : 광투과성 수지
8 : 레지스트층

Claims (5)

  1. 절연성 기판(絶緣性 基板)과,
    상기 절연성 기판의 제1표면 상에 설치된 받침대 패드와,
    상기 받침대 패드의 상면 및 측면에 형성되고, 상기 받침대 패드의 상기 측면의 주위에 있어서 상기 절연성 기판의 제1표면에 도달하는 도전성 접착재(導電性 接着材)와,
    상기 받침대 패드의 상면에 상기 도전성 접착재를 삽입하여 일방(一方)의 주전극(主電極)에 전기적 또한 기계적으로 접속된 발광소자(發光素子)와,
    상기 받침대 패드, 상기 도전성 접착재 및 상기 발광소자를 피복(被覆)하고, 상기 절연성 기판의 상기 제1표면 상에 설치된 광투과성 수지(光透過性 樹脂)를
    구비하는 것을 특징으로 하는 반도체 발광장치(半導體 發光裝置).
  2. 제1항에 있어서,
    상기 절연성 기판의 상기 제1표면 상에 있어서 상기 받침대 패드로부터 떨어진 영역에 설치된 제1외부단자(第一外部端子)와,
    상기 절연성 기판의 상기 제1표면 상에 형성되고, 상기 받침대 패드와 상기 제1외부단자를 전기적으로 접속하고, 상기 광투과성 수지로 피복된 금속배선(金屬配線)을
    더 구비하고,
    상기 도전성 접착재는 상기 금속배선의 상면 및 측면에도 형성되고, 상기 금속배선의 상기 측면의 주위에 있어서 상기 절연성 기판의 상기 제1표면에 도달하는 것을
    특징으로 하는 반도체 발광장치.
  3. 제1항에 있어서,
    상기 받침대 패드 바로 아래의 상기 절연성 기판의 내부에 형성되고, 상기 받침대 패드에 일단(一端)이 전기적으로 접속됨과 아울러, 상기 제1표면으로부터 이와 대향(對向)하는 제2표면에 도달하는 제1접속구멍 배선(第一接續 hole 配線)과,
    상기 절연성 기판의 상기 제2표면 상에 설치되고, 상기 제1접속구멍 배선의 타단(他端)에 전기적으로 접속되는 제1외부단자를
    더 구비한 것을 특징으로 하는 반도체 발광장치.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서,
    상기 절연성 기판의 상기 제1표면 상에 있어서 상기 받침대 패드 및 상기 제1외부단자로부터 떨어진 영역에 설치되고, 상기 광투과성 수지로 피복된 본딩 패드(bonding pad)와,
    상기 발광소자의 타방(他方)의 주전극과 상기 본딩 패드를 전기적으로 접속하는 와이어(wire)와,
    상기 절연성 기판의 상기 제1표면 상에 있어서 상기 받침대 패드, 상기 제1외부단자 및 상기 본딩 패드로부터 떨어진 영역에 설치되고, 상기 본딩 패드에 전기적으로 접속되는 제2외부단자를
    더 구비하고,
    상기 도전성 접착재는 상기 본딩 패드의 상면 및 측면에도 형성되고, 상기 본딩 패드의 상기 측면의 주위에 있어서 상기 절연성 기판의 상기 제1표면에 도달하는 것을
    특징으로 하는 반도체 발광장치.
  5. 제1항에 있어서,
    상기 절연성 기판의 상기 제1표면 상에 있어서 상기 받침대 패드로부터 떨어진 영역에 설치되고, 상기 광투과성 수지로 피복된 본딩 패드와,
    상기 발광소자의 타방의 주전극과 상기 본딩 패드를 전기적으로 접속하는 와이어와,
    상기 받침대 패드 바로 아래의 상기 절연성 기판의 내부에 형성되고, 상기 받침대 패드에 일단이 전기적으로 접속됨과 아울러, 상기 제1표면으로부터 이와 대향하는 제2표면에 도달하는 제1접속구멍 배선과,
    상기 절연성 기판의 상기 제2표면 상에 설치되고, 상기 제1접속구멍 배선의 타단에 전기적으로 접속되는 제1외부단자와,
    상기 본딩 패드 바로 아래의 상기 절연성 기판의 내부에 형성되고, 상기 본딩 패드에 일단이 전기적으로 접속됨과 아울러, 상기 제2표면에 도달하는 제2접속구멍 배선과,
    상기 절연성 기판의 상기 제1외부단자로부터 떨어진 영역에 있어서 상기 제2표면 상에 설치되고, 상기 제2접속구멍 배선의 타단에 전기적으로 접속되는 제2외부단자와,
    상기 절연성 기판의 상기 제2표면 상에 있어서 상기 제1외부단자와 상기 제2외부단자의 사이에 형성된 절연성의 레지스트층(resist 層)을
    더 구비한 것을 특징으로 하는 반도체 발광장치.
KR1020100073278A 2009-09-29 2010-07-29 반도체 발광장치 KR20110035844A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-224988 2009-09-29
JP2009224988A JP2011077164A (ja) 2009-09-29 2009-09-29 半導体発光装置

Publications (1)

Publication Number Publication Date
KR20110035844A true KR20110035844A (ko) 2011-04-06

Family

ID=43887519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100073278A KR20110035844A (ko) 2009-09-29 2010-07-29 반도체 발광장치

Country Status (3)

Country Link
JP (1) JP2011077164A (ko)
KR (1) KR20110035844A (ko)
CN (1) CN102034915A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192328A (ja) * 2013-03-27 2014-10-06 Kyocera Chemical Corp 光半導体装置
JP6171613B2 (ja) * 2013-06-21 2017-08-02 日亜化学工業株式会社 発光装置の製造方法及び発光装置
CN106663658B (zh) 2015-02-18 2020-01-10 富士电机株式会社 半导体集成电路
JP7029223B2 (ja) * 2016-07-13 2022-03-03 ローム株式会社 半導体発光装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3356069B2 (ja) * 1998-07-29 2002-12-09 松下電器産業株式会社 チップ型発光装置
JP2003174201A (ja) * 2001-12-04 2003-06-20 Rohm Co Ltd Ｌｅｄチップの実装方法、およびｌｅｄチップの実装構造
JP2004200410A (ja) * 2002-12-18 2004-07-15 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2009071013A (ja) * 2007-09-13 2009-04-02 Ngk Spark Plug Co Ltd 発光素子実装用基板
JP2009117536A (ja) * 2007-11-05 2009-05-28 Towa Corp 樹脂封止発光体及びその製造方法

Also Published As

Publication number Publication date
CN102034915A (zh) 2011-04-27
JP2011077164A (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
US8894249B2 (en) LED module and method of bonding thereof
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US8240882B2 (en) Light emitting diode module and method for making the same
JP5385411B2 (ja) 半導体構造および半導体構造の製造方法
US8421088B2 (en) Surface mounting type light emitting diode
US20080061314A1 (en) Light emitting device with high heat-dissipating capability
TWI419272B (zh) 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
WO2012050110A1 (ja) Ｌｅｄモジュール
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
WO2010050067A1 (ja) 発光素子パッケージ用基板及び発光素子パッケージ
JP2010062365A (ja) 半導体装置およびその製造方法
US20130307014A1 (en) Semiconductor light emitting device
KR20070035951A (ko) 발광소자
US20120043886A1 (en) Integrated Heat Conductive Light Emitting Diode (LED) White Light Source Module
US10643940B2 (en) Electronic device with die being sunk in substrate
US20130062656A1 (en) Thermally enhanced optical package
TW201511347A (zh) 發光二極體封裝結構及其製造方法
KR20110035844A (ko) 반도체 발광장치
KR100602847B1 (ko) 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
CN203038968U (zh) Led照明模块
KR20090062070A (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
US20050087864A1 (en) Cavity-down semiconductor package with heat spreader
CN106298749B (zh) 发光二极管、电子器件及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application