【发明内容】
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
本发明的目的之一在于提供一种多输入比较器,其不仅具有两个电压输入端,还包括有一个电流输入端。
本发明的目的之二在于提供一种电源转换电路,其采用具有电流输入端的多输入比较器。
根据本发明的一方面,本发明提供一种多输入比较器,其包括:第一差分晶体管,其栅极作为所述多输入比较器的第一电压输入端,所述第一电压输入端接收第一电压;与第一差分晶体管形成差分晶体管对的第二差分晶体管,其栅极作为所述多输入比较器的第二电压输入端,所述第二电压输入端接收第二电压;其特征在于,所述多输入比较器还包括一电阻,所述电阻的一端与第一差分晶体管的源极相连,所述电阻的另一端与第二差分晶体管的源极相连,其中所述电阻与第一差分晶体管相连的节点作为所述多输入比较器的电流输入端,所述电流输入端连接注入电流源;或所述电阻与第二差分晶体管相连的节点作为所述多输入比较器的电流输入端,所述电流输入端连接抽取电流源。进一步的,所述第一差分晶体管和第二差分晶体管同为PMOS晶体管,所述多输入比较器还包括与第一差分晶体管的源极相连的电流源。
进一步的,所述第一差分晶体管和第二差分晶体管同为NMOS晶体管,所述多输入比较器还包括与第二差分晶体管的源极相连的电流源。
进一步的,在第一电压等于第二电压与所述电阻的压降之和时,所述多输入比较器的输出翻转。
进一步的,所述注入电流源向所述电流输入端注入电流,所述电阻的压降包括所述注入电流在所述电阻上引起的压降,所述抽取电流源从所述电流输入端抽取电流,所述电阻的压降包括所述抽取电流在所述电阻上引起的压降。
进一步的,所述多输入比较器还包括第二电阻,第一电阻的一端与第一差分晶体管的源极相连,第二电阻的一端与第二差分管的源极相连,第一电阻的另一端与第二电阻的另一端相连,其中第一电阻与第一差分晶体管相连的节点作为所述多输入比较器的电流输入端,所述电流输入端连接注入电流源;或第二电阻与第二差分晶体管相连的节点作为所述多输入比较器的电流输入端,所述电流输入端连接抽取电流源。
进一步的,其还包括与第一电阻和第二电阻的中间节点相连的电流源。
进一步的,在第一电压等于第二电阻和第一电阻的压降差与第二电压之和时,所述多输入比较器的输出翻转。
进一步的,所述注入电流源向所述电流输入端注入电流,第二电阻和第一电阻的压降差包括所述注入电流在第二电阻和第一电阻上引起的压降差,所述抽取电流源从所述电流输入端抽取电流,第二电阻和第一电阻的压降差包括所述抽取电流在第二电阻和第一电阻上引起的压降差。
进一步的,第一差分晶体管和第二差分晶体管同为NMOS晶体管或PMOS晶体管。
进一步的,第一差分晶体管的长宽比等于第二差分晶体管的长宽比。
进一步的,所述多输入比较器还包括:第一晶体管、第二晶体管和第三晶体管、电流源和反向器,所述第一晶体管的漏极与所述第一差分晶体管的漏极相连,其源极接地,其栅极与其漏极相连;所述第二晶体管的漏极与所述第二差分晶体管的漏极相连,其源极接地,其栅极与第一晶体管的栅极相连;所述第三晶体管的漏极与电流源相连,其源极接地,其栅极与第二晶体管的漏极相连,反向器的输入端与电流源和第三晶体管的中间节点相连,另一端作为电压输出端。
进一步的,所述多输入比较器还包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和反向器,所述第一晶体管的源极与电源连接,其栅极与其漏极连接,其漏极与第二晶体管的漏极连接,所述第二晶体管的源极接地;所述第三晶体管的漏极与所述第一差分晶体管的漏极相连,其源极接地,其栅极与所述第二晶体管的栅极相连;第四晶体管的漏极与所述第二差分晶体管的漏极相连,其源极接地;第六晶体管的源极与电源相连,其栅极与第一晶体管的栅极相连,其漏极与第五晶体管的漏极相连;第五晶体管的源极接地,其栅极与所述第四晶体管的栅极相连;反向器的输入端与第六晶体管和第五晶体管的中间节点相连,其输出端作为所述多输入比较器的电压输出端;其中,第二晶体管和第三晶体管组成电流镜,第四晶体管和第五晶体管组成电流镜,第一晶体管和第六晶体管组成电流镜。
进一步的,所述多输入比较器还包括:第一晶体管、第二晶体管,第三晶体管、第四晶体管、第五晶体管和第六晶体管,第一反向器和第二反向器,所述第一晶体管的源极与电源相连,其漏极与第三晶体管的漏极相连,其栅极与其漏极相连,第三晶体管的源极与第五晶体管的漏极相连,第五晶体管的源极接地;所述第二晶体管的源极与电源相连,其漏极与第四晶体管的漏极相连,其栅极与第一晶体管的栅极相连,第四晶体管的源极与第六晶体管的漏极相连,其栅极与第三晶体管的栅极相连,第六晶体管的源极接地,其栅极与第五晶体管的栅极相连;第一反向器的输入端与第二晶体管和第四晶体管的中间节点相连,其输出端与第二反向器的输入端相连,第二反向器的输出端作为所述多输入比较器的电压输出端;其中,第一晶体管和第二晶体管组成电流镜,第三晶体管和第四晶体管组成电流镜,第五晶体管和第六晶体管组成电流镜。
进一步的,在第一电压等于第二电压与一偏差电压之和时,所述多输入比较器的输出翻转,其中所述偏差电压包括所述电流引起的偏差电压。
根据本发明的另一方面,本发明提供一种电源转换电路,其包括:所述的多输入比较器,其电流输入端连接注入直流电流源或抽取直流电流源,误差放大信号作为第一电压输入第一电压输入端,三角波信号作为第二电压输入第二电压输入端,其用于比较误差放大信号和三角波信号产生脉宽调制信号;包括功率开关的功率转换极,用于在功率开关的导通和关断的控制下将一输入电压转换为一输出电压,其中所述脉宽调制信号驱动所述功率开关的导通和关断;电压采样电路,用于采样所述输出电压得到一反馈电压;误差放大器,用于将参考电压和反馈电压进行误差放大以生成所述误差放大信号。
进一步的,其还包括有:电流采样电路,用于采样功率转换器中的电感电流,并将所述采样电流以注入方式或抽取方式连接至所述电流输入端。
与现有技术相比,在本发明中通过在比较器中增加电流输入端,不但可以完成更为复杂的比较功能,还可以简化电路设计。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:
图1为PWM比较器的比较原理示意图;
图2为电压提升前后的两个锯齿波信号的示意图;
图3为一种传统的提升锯齿波信号Ramp的电路图;
图4为传统电流模式实现误差放大器输出信号EAO减去电流采样信号ISEN,再与提升后的锯齿波信号RampSH比较产生脉宽调制信号PWMO的电路原理图;
图5A为本发明多输入比较器在第一实施例中的第一种实现方式的电路示意图;
图5B为本发明多输入比较器在第一实施例中的第二种实现方式的电路示意图;
图5C为本发明多输入比较器在第一实施例中的第三种实现方式的电路示意图;
图5D为本发明多输入比较器在第一实施例中的第四种实现方式的电路示意图;
图5E为本发明多输入比较器在第一实施例中的第五种实现方式的电路示意图;
图5F为本发明多输入比较器在第一实施例中的第六种实现方式的电路示意图;
图6A为本发明多输入比较器在第二实施例中的第一种实现方式的电路示意图;
图6B为本发明多输入比较器在第二实施例中的第二种实现方式的电路示意图;
图7为本发明多输入比较器在第三实施例中的电路示意图;
图8A为本发明电源转换电路在一实施例中的第一种实现方式的电路示意图;
图8B为本发明电源转换电路在一实施例中的第二种实现方式的电路示意图;
图8C为本发明电源转换电路在一实施例中的第三种实现方式的电路示意图;和
图8D为本发明电源转换电路在一实施例中的第四种实现方式的电路示意图。
【具体实施方式】
本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接或间接地模拟本发明技术方案的运作。为透彻的理解本发明,在接下来的描述中陈述了很多特定细节。而在没有这些特定细节时,本发明则可能仍可实现。所属领域内的技术人员使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换句话说,为避免混淆本发明的目的,由于熟知的方法、程序、成分和电路已经很容易理解,因此它们并未被详细描述。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。此外,表示一个或多个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序,也不构成对本发明的限制。
图5A为本发明多输入比较器在第一实施例500中的第一种实现方式的电路示意图。请参阅图5A所示,所述多输入比较器500包括第一差分晶体管MP51、与第一差分晶体管MP51形成差分晶体管对的第二差分晶体管MP52、第一电阻R51、第二电阻R52和电流源I51,其中所述第一差分晶体管MP51的长宽比等于第二差分晶体管MP52的长宽比。
所述第一差分晶体管MP51为PMOS管,其栅极作为所述多输入比较器的第一电压输入端,所述第一电压输入端接收第一电压EAO;所述第二差分晶体管MP52也为PMOS管,其栅极作为所述多输入比较器的第二电压输入端,所述第二电压输入端接收第二电压Ramp,所述第一电阻R51的一端与第一差分晶体管MP51的源极相连,所述第二电阻R52的一端与第二差分晶体管MP52的源极相连,所述第一电阻R51的另一端与第二电阻R52的另一端相连在节点Vcm,所述电流源I51以注入方式连接在节点Vcm上。
所述第一电阻R51与第一差分晶体管MP51相连的节点作为所述多输入比较器500的电流输入端INJ,所述电流输入端INJ连接注入电流源,所述注入电流源可以向电流输入端注入电流。需要注意的是,一节点连接注入电流源(Current Source)意味着该注入电流源会向该节点注入一电流,一节点连接抽取电流源(Current Sink)意味着该抽取电流源会向该节点抽取一电流。
所述多输入比较器500还包括:NMOS管MN51、MN52和MN53、电流源I52和反向器INV51。所述NMOS管MN51的漏极与所述第一差分晶体管MP51的漏极相连,其源极接地,其栅极与其漏极相连;所述NMOS管MN52的漏极与所述第二差分晶体管MP52的漏极相连,其源极接地,其栅极与NMOS管MN51的栅极相连。所述NMOS管MN51和MN52形成1∶1的电流镜。所述NMOS管MN53的漏极与电流源152相连,其源极接地,其栅极与NMOS管MN52的漏极相连,反向器INV51的输入端与电流源I52和NMOS管MN53的中间节点相连,另一端作为电压输出端PWMO。
根据比较器的原理,第二差分晶体管MP52的电流等于NMOS管MN52的电流时为比较器的翻转点,又NMOS管MN51和NMOS管MN52为1∶1电流镜且第一差分晶体管MP51的长宽比等于第二差分晶体管MP52的长宽比,所以对应翻转点时,第一差分晶体管MP51的栅源电压Vgs和第二差分晶体管MP52的栅源电压Vgs也相等,根据电路原理可得:
VEAO=Vcm-VR51-|VGSMP51|,
VRamp=Vcm-VR52-|VGSMP52|,
因此VEAO-VRamp=VR52-VR51=R52*(I1+IINJ)-R51*I1,
则VEAO=VRamp+Voffset1,Voffset1=R52*(I1+INJ)-R51*I1 (1)
其中VEAO为误差放大信号EAO的电压,VRamp为锯齿波Ramp的电压,VR51为第一电阻R51上的电压降,VGSMP51为MP51管的栅源电压,VGSMP52为MP52管的栅源电压,Vcm为Vcm节点的电压,I1为流过第一电阻R51的电流,IINJ为向电流输入端注入的电流,Voffset1表示偏差电压。
从式(1)可以看出,所述多输入比较器500实现了VEAO与VRamp+Voffset的比较。在一个优选的实施例中,可以选择第一电阻R51的电阻等于第二电阻R52的电阻,均为R,那么Voffset=R*IINJ,如果IINJ为一直流电流,则等效将VRamp信号提升了R*IINJ,如果IINJ为一采样电流ISEN,则可以实现VRamp与采样电流ISEN对应的电压的相加。在其他实施例中,也可以选择第一电阻R51的电阻不等于第二电阻R52的电阻,为了更容易实现VRamp信号的提升,最好选择第二电阻R52的电阻大于第一电阻R51。注入电流IINJ可以容易的从通常存在与各种模拟芯片中的参考电流源电路中得到,可以为基于constant-gm型电流源产生电路,也可以为基于ΔVBE/R型、Vth/R型、VBE/R型或基于带隙(Band-gap)基准的电流源产生电路。基于带隙(Band-gap)基准的电流源可以取得更好的效果,提升的电压幅度更恒定,与带隙电压成比例。
在其他实施例中,也可以设置所述第一差分晶体管MP51的长宽比不等于第二差分晶体管MP52的长宽比,此时所述NMOS管MN51和MN52的长宽比也必须不相等,可以随意的设置MP51和MP52的长宽比以及MN51和MN52的长宽比,只要能够保证比较器在翻转时,MP51和MP52的栅源电压相等即可。
与现有技术相比,在本发明中,不再需要图3所示的复杂且响应速度慢的锯齿波提升电路,也不再需要图4所示的误差放大信号EAO与电流采样信号ISEN的相减电路,仅仅需要在普通比较器中增加两个电阻以及一个电流输入端就可以实现RAMP信号的电压提升以及采样电流与误差放大信号EAO相减的效果,大大简化了电路结构,同时也提高了响应速度。
图5B为本发明多输入比较器在第一实施例500中的第二种实现方式的电路示意图。请结合参阅图5A和图5B所示,图5B示出的多输入比较器与图5A示出的多输入比较器基本相同,不同之处在于:图5B示出的多输入比较器中的第二电阻R52与第二差分晶体管MP52相连的节点作为所述多输入比较器500的电流输入端INJ,所述电流输入端INJ连接抽取电流源,所述抽取电流源可以从电流输入端抽取电流。其中,式(1)VEAO=VRamp+Voffset1,Voffset1=R52*(I1+IINJ)-R51*I1同样适用于图5B示出的多输入比较器,其中IINJ改为表示抽取电流。
图5C为本发明多输入比较器在第一实施例500中的第三种实现方式的电路示意图。请结合参阅图5A和图5C所示,图5C示出的多输入比较器与图5A示出的多输入比较器大部分相同,不同之处在于:图5C示出的多输入比较器中不设置第一电阻R51,第一差分晶体管MP51的源极作为所述多输入比较器500的电流输入端INJ。同样的,式(1)VEAO=VRamp+Voffset1,Voffset1=R52*(I1+IINJ)-R51*I1同样适用于图5C示出的多输入比较器,只是此时R51的电阻值变成了0,将上述公式进行修改后即可,VEAO=VRamp+Voffset1,Voffset1=R52*(I1+IINJ),I1为电流源I51流向第一差分晶体管MP51的电流。
图5D为本发明多输入比较器在第一实施例500中的第四种实现方式的电路示意图。请结合参阅图5C和图5D所示,图5D示出的多输入比较器与图5C示出的多输入比较器大部分相同,不同之处在于:图5D示出的多输入比较器中的第二差分晶体管MP51和第二电阻R52的连接点作为所述多输入比较器500的电流输入端INJ,所述电流输入端INJ连接抽取电流源,所述抽取电流源可以从电流输入端抽取电流。同样的,公式VEAO=VRamp+Voffset1,Voffset1=R52*(I1+IINJ),同样适用于图5D示出的多输入比较器,其中IINJ表示抽取电流,I1为电流源I51流向第一差分晶体管MP51的电流。
图5A-D中示出的差分晶体管MP1和MP2均为PMOS晶体管,很显然,它们也可以有其他晶体管实现,比如NMOS晶体管。
图5E为本发明多输入比较器在第一实施例500中的第五种实现方式的电路示意图,其中差分晶体管均为NMOS晶体管。请结合参阅图5A、图5B和图5E所示,图5E示出的多输入比较器与图5A和图5B示出的多输入比较器的主要区别在于:图5A和图5B中的晶体管MP51和MP52为差分晶体管对,图5E中的晶体管MN51和MN52为差分晶体管对,PMOS晶体管修改为了NMOS晶体管,以及其他改动。请参看图5E所示,在第一电阻R51和第一差分晶体管MN51的连接节点INJ1作为电流输入端时,所述电流输入端连接注入电流源。此时,
VEAO=Vcm+VR51+|VGSMP51|,VRamp=Vcm+VR52+|VGSMP52|,
因此VEAO-VRamp=VR51-VR52=R51*(I2+IINJ)-R52*I2,
令Voffset2=R51*(I2+IINJ)-R52*I2,
则VEAO=VRamp+Voffset2 (2)
其中I2为流过第二电阻R52的电流,IINJ为向电流输入端注入的电流,Voffset2表示偏差电压。从式(2)可以看出,图5E示出的多输入比较器可以起到和图5A同样的Ramp信号的提升效果,只是此时偏差电压变为第一电阻的压降减去第二电阻的压降。
在图5E示出的多输入比较器中,在第二电阻和第二差分晶体管MN52的连接节点INJ2作为电流输入端时,所述电流输入端连接抽取电流源,所述抽取电流源可以从电流输入端抽取电流,其中,公式(2)VEAO=VRamp+Voffset2,Voffset2=R51*(I2+IINJ)-R52*I2同样适用,只是IINJ改为表示抽取电流。
图5F为本发明多输入比较器在第一实施例500中的第六种实现方式的电路示意图,其中差分晶体管也均为NMOS晶体管。请结合参阅图5E和图5F所示,图5F示出的多输入比较器与图5E示出的多输入比较器的主要区别在于:图5F示出的多输入比较器中不设置第二电阻R52。在第一电阻R51和第一差分晶体管MN51的连接节点作为电流输入端INJ1时,所述电流输入端连接注入电流源,此时公式(2)VEAO=VRamp+Voffset2,Voffset2=R51*(I2+IINJ)-R52*I2同样适用,只是此时R52的电阻值变成了0,简化公式得:VEAO=VRamp+Voffset2,Voffset2=R51*(I2+IINJ),I2为从第二差分晶体管MP52流向电流源I52的电流。在第二差分晶体管MN52的源极作为电流输入端INJ2时,所述电流输入端连接抽取电流源,此时公式VEAO=VRamp+Voffset2,Voffset2=R51*(I2+IINJ)同样适用,IINJ表示从电流输入端INJ2抽取的电流。
图6A为本发明多输入比较器在第二实施例600中的第一种实现方式的电路示意图。请对比参考图5A、图5B和图6A所示,与图5A和图5B示出的多输入比较器500相比,所述多输入比较器600同样包括第一差分晶体管MP61、与第一差分晶体管MP61形成差分晶体管对的第二差分晶体管MP62、第一电阻R61、第二电阻R62和电流源I61,并且上述电器件的连接方式与图5A和图5B相同,此处不再重复描述。在一种实现方式中,第一电阻R61和第一差分晶体管MP61的连接节点INJ1可以作为电流输入端,此时所述电流输入端连接注入电流源。在另一种实现方式中,第二电阻R62与第二差分晶体管MP62相连的节点INJ2也可以作为电流输入端,此时所述电流输入端INJ连接注入电流源。
所述多输入比较器600还包括:PMOS管MP63和MP64,NMOS管MN61、MN62、MN63和MN64,反向器INV61。所述PMOS管MP63的源极与电源VDD连接,其栅极与其漏极连接,其漏极与NMOS管MN64的漏极连接,所述MN64的源极接地。所述MN61管的漏极与所述第一差分晶体管MP61的漏极相连,其源极接地,其栅极与所述NMOS管MN64的栅极相连;NMOS管MN62的漏极与所述第二差分晶体管MP62的漏极相连,其源极接地。PMOS管MP64的源极与电源VDD相连,其栅极与PMOS管MP63的栅极相连,其漏极与NMOS管MN63的漏极相连;NMOS管MN63的源极接地,其栅极与所述NMOS管MN62的栅极相连。反向器INV61的输入端与PMOS管MP64和NMOS管MN63的中间节点相连,其输出端作为所述多输入比较器600的电压输出端PWMO。其中,MN61和MN64组成电流镜,MN63和MN62组成电流镜,MP63和MP64组成电流镜。
在连接节点INJ1作为电流输入端时,式(1)VEAO=VRamp+Voffset1,Voffset1=R52*(I1+IINJ)-R51*I1同样可以适用于多输入比较器600,只是此时需要将公式更新为:式(3)VEAO=VRamp+Voffset1,Voffset1=R62*(I1+IINJ)-R61*I1,此时IINJ表示注入电流。在连接节点INJ2作为电流输入端时,式VEAO=VRamp+Voffset1,Voffset1=R62*(I1+IINJ)-R61*I1同样可以适用,此时IINJ表示抽取电流。
图6B为本发明多输入比较器在第二实施例600中的第二种实现方式的电路示意图。请结合参阅图6A和图6B所示,图6B示出的多输入比较器与图6A示出的多输入比较器大部分相同,不同之处在于:图6B示出的多输入比较器中不设置第一电阻R61,第一差分晶体管MP61的源极为INJ1。在连接节点INJ1作为电流输入端去连接注入电流源时,式(3)VEAO=VRamp+Voffset1,Voffset1=R62*(I1+IINJ)-R61*I1同样适用,只是此时R61=0,这样公式变成了:VEAO=VRamp+Voffset1,Voffset1=R62*(I1+IINJ),此时IINJ表示注入电流。在连接节点INJ2作为电流输入端去连接抽取电流源时,式VEAO=VRamp+Voffset1,Voffset1=R62*(I1+IINJ),此时IINJ表示抽取电流。
图7为本发明多输入比较器在第三实施例700中的电路示意图。请对比参考图6A所示,与图6A示出的多输入比较器600相比,所述多输入比较器700同样包括第一差分晶体管MP71、与第一差分晶体管MP71形成差分晶体管对的第二差分晶体管MP72、第一电阻R71、第二电阻R72和电流源I71,并且上述电器件的连接方式与图6A相同,此处不再重复描述。在一种实现方式中,第一电阻R71和第一差分晶体管MP71的连接节点INJ1可以作为电流输入端,此时所述电流输入端连接注入电流源。在另一种实现方式中,第二电阻R72与第二差分晶体管MP72相连的节点INJ2也可以作为电流输入端,此时所述电流输入端INJ连接注入电流源。
所述多输入比较器700还包括:PMOS管MP73、MP74,NMOS管MN73、MN74、MN71和MN72,第一反向器INV71和第二反向器INV72。所述PMOS管MP73的源极与电源VDD相连,其漏极与NMOS管MN73的漏极相连,其栅极与其漏极相连,NMOS管MN73的源极与NMOS管MN71的漏极相连,MN71的源极接地。所述PMOS管MN74的源极与电源VDD相连,其漏极与NMOS管MN74的漏极相连,其栅极与MP73管的栅极相连,MN74的源极与NMOS管MN72的漏极相连,其栅极与MN73管的栅极相连,MN72的源极接地,其栅极与MN71的栅极相连。第一反向器INV71的输入端与PMOS管MP74和NMOS管MN74的中间节点相连,其输出端与第二反向器INV72的输入端相连,第二反向器INV72的输出端作为所述多输入比较器700的电压输出端PWMO。其中,MN71和MN72组成电流镜,MN73和MN74组成电流镜,MP73和MP74组成电流镜。
与其他实施例中的多输入比较器相同,所述多输入比较器700同样遵循式VEAO=VRamp+Voffset1,Voffset1=R72*(I1+IINJ)-R71*I1。在一个优选的实施例中,同样可以设置第一电阻R71为0。
可以看出,本发明中的多输入比较器通过在第一差分晶体管和/或第二差分晶体管的源极连接第一电阻和/或第二电阻来实现第一差分晶体管的栅极电压VEAO与第二差分晶体管的栅极电压VRamp和偏差电压之和的比较,上述设置可以应用到各种类型的比较器输入级中,比较器的第一级或其他级有很多现有实现方式,此处就不一一介绍了。
在其他实施例中,同样可以采用NMOS晶体管来实现图6A、图6B和图7示出的多输入比较器中的差分晶体管对,具体实现可参照图5E和图5F示出的多输入比较器。
图8A为本发明电源转换电路在一实施例800中的第一种实现方式的电路示意图。请参阅图8A所示,所述电源转换电路800包括一多输入比较器810、功率转换级830、电压采样电路840和误差放大器850。其中所述多输入比较器810可以为图5-7中示出的任意一种,由上述描述可知,其不仅具有两个电压输入端,还包括有一个电流输入端INJ,所述电流输入端INJ连接注入直流电流源IDC,误差放大信号EAO作为第一电压输入第一电压输入端,三角波信号Ramp作为第二电压输入第二电压输入端,其用于比较误差放大信号EAO和三角波信号Ramp产生脉宽调制信号。所述功率转换级830包括功率开关,用于在功率开关的导通和关断的控制下将一输入电压Vin转换为一输出电压Vo,其中所述脉宽调制信号驱动所述功率开关的导通和关断。电压采样电路840用于采样所述输出电压得到一反馈电压Vfb。误差放大器850将参考电压Vref和反馈电压Vfb进行误差放大以生成所述误差放大信号EAO。在一个实现方式中,所述三角波信号Ramp一般是通过振荡器OSC产生的,所述脉宽调制信号则是通过PWM控制器820来驱动所述功率开关的导通和关断的。此时,多输入比较器810在误差放大信号EAO等于三角波信号Ramp与一偏差电压之和时,所述多输入比较器PWM输出的脉宽调制信号才翻转,即由高电平跳变为低电平,或由低电平跳变为高电平,所述偏差电压与注入电流呈线性比例关系。
图8B为本发明电源转换电路在一实施例800中的第二种实现方式的电路示意图。请结合参阅图8A和图8B所示,图8B示出的电源转换电路与图8A示出的电源转换电路大部分相同,不同之处在于:所述电源转换电路800还包括一电流采样电路860,用于采样功率转换级中功率开关的电流,并将所述采样电流以注入方式连接至所述电流输入端。
图8C为本发明电源转换电路在一实施例800中的第三种实现方式的电路示意图。请结合参阅图8A和图8C所示,图8C示出的电源转换电路与图8A示出的电源转换电路大部分相同,不同之处在于:所述多输入比较器810的电流输入端输入的电流以抽取的方式连接直流电流源IDC。
图8D为本发明电源转换电路在一实施例800中的第四种实现方式的电路示意图。请结合参阅图8B和图8D所示,图8D示出的电源转换电路与图8B示出的电源转换电路大部分相同,不同之处在于:直流电流源IDC和通过电流采样电路860得到的功率开关的电流以抽取的方式连接所述多输入比较器的电流输入端。
综上所述,本发明的多输入比较器增加一个电流输入端后可完成更为复杂的比较功能,还可以简化电路设计。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。