CN101847579B - 用于制造功率半导体器件的方法 - Google Patents
用于制造功率半导体器件的方法 Download PDFInfo
- Publication number
- CN101847579B CN101847579B CN201010159615.0A CN201010159615A CN101847579B CN 101847579 B CN101847579 B CN 101847579B CN 201010159615 A CN201010159615 A CN 201010159615A CN 101847579 B CN101847579 B CN 101847579B
- Authority
- CN
- China
- Prior art keywords
- irradiation
- master
- layer
- diffusion
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 72
- 238000009792 diffusion process Methods 0.000 claims abstract description 48
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000002344 surface layer Substances 0.000 claims abstract description 41
- 239000002245 particle Substances 0.000 claims abstract description 35
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 20
- 230000007547 defect Effects 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000001307 helium Substances 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- -1 helium ion Chemical class 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 4
- 235000012431 wafers Nutrition 0.000 description 44
- 230000008021 deposition Effects 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007775 late Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
一种用于制造功率半导体器件的方法，所述功率半导体器件包括在第一主侧(21)上的第一电接触(2)和在第一主侧(21)相反侧的第二主侧(31)上的第二电接触(3)以及至少一具有不同导电类型的层的两层结构，该方法至少包括下列制造步骤：提供n掺杂晶圆(1)，在所述第一主侧(21)上形成钯粒子的表面层(4、4’、4”、4’”)，在第一主侧(21)上采用离子辐照所述晶圆(1)，然后在不超过750℃的温度将钯粒子扩散(41)进入晶圆，通过所述扩散形成第一p掺杂层(7)，然后形成第一和第二电接触(2、3)，其特征在于，至少该采用离子的辐照(5)的步骤通过掩模(45)进行。
Description
技术领域
本发明涉及功率电子设备的领域，并且更加具体地涉及用于制造功率半导体器件的方法。
背景技术
文献“DynamicavalancheindiodeswithlocallifetimecontrolbymeansofPalladium(在具有借助钯控制局部寿命的二极管中的动态雪崩)”(MicroelectronicsJournal39，878-883)描述现有技术的二极管，其中具有钯和钯相关缺陷的均质连续层通过辐射增强扩散(RED)而被引入二极管中以便将靠近二极管的阳极结的轻掺杂n基极层(baselayer)转变为轻掺杂p层。从而，提高器件的击穿电压，因为峰值电场减小了。由于相同的原因，快速恢复期间的动态雪崩推迟到更高电压并且获得更加耐用的器件。同时，它缩短载流子寿命而具有小量增加的漏电流。这样的钯层仅作为连续层施加在二极管的整个平面上。然而，在许多应用中不期望在整个平面上具有这样的层。这是例如具有平面结终端(junctiontermination)的芯片二极管的情况，在该终端中不能存在该p层。在这样的情况下，我们需要一种技术，其中仅在它们的效应是有益的位置具有选择性处理的p层。一般而言，该处理可被应用而有益于任何具有我们需要在其中增加雪崩耐度的阻挡结的器件。
同样文献IEEEtransactionsonelectrondevices，vol.27(2007)，1521-1526示出一种方法，其中形成连续的钯层。为了形成该Pd层，晶圆的阳极侧用钯溅射。然后阳极侧用阿尔法粒子辐照从而给予在大约70μm的深度的缺陷峰值。然后器件在低于700℃的温度退火使得钯粒子扩散进入晶圆到达缺陷位置。
另一个应用是在补偿型器件中，其中需要从表面或浅p型阱到达硅n型晶圆的某个深度中的p型柱。该p柱设置成它们最终交替相似大小的n型柱的方式。n柱实际上是n型衬底(没有变为p型的)的剩余部分。这样由于n和p柱之间的场补偿效应，电场的空间分布是完全平的，并且即使对于较高掺杂水平的柱，部件的击穿电压是高的。目前这样的柱的处理使用相当复杂的处理方法在若干步骤中进行。在本发明中处理柱的方法简化到单个掩蔽(masking)、沉积和注入，由此仅在晶圆的外面和表面操作。
在DE4026797A1中描述了复合中心(recombinationcenter)的形成。通过质子辐照形成缺陷然后扩散金或铂到晶圆上而调节电荷载流子寿命。该粒子辐照可以通过掩模进行，从而形成横向轮廓。在金的情况下扩散在550至800℃进行。通过所述方法，铂或金粒子用于形成缺陷中心。扩散的粒子没有形成掺杂。
发明内容
本发明的目的是提供易于执行的用于制造半导体器件的方法，通过该方法可获得具有埋置低掺杂p层的半导体器件，其同时具有对过剩载流子的寿命控制，该二者都在局部终止区中。
该目的通过如下所述的用于制造功率半导体器件的方法实现。
一种用于制造功率半导体器件的发明性方法，所述功率半导体器件包括在第一主侧上的第一电接触和在第一主侧相反侧的第二主侧上的第二电接触，和至少一具有不同导电类型的层的两层结构，所述方法包括下列步骤：
提供n掺杂晶圆，
在第一主侧上形成钯粒子的表面层，
在第一主侧上采用离子辐照晶圆，
然后在不超过750℃的温度将钯粒子扩散(41)进入晶圆，通过该扩散(41)形成第一p掺杂层(7)，
至少该采用离子的辐照的步骤通过掩模进行，然后钯粒子扩散进入晶圆，并且然后形成第一和第二电接触。
辐照缺陷在晶圆中主要在离子停止的晶圆深度形成。通过扩散，来自辐照的空位相关的缺陷复合体(defectcomplex)被扩散进入的离子所取代。因此，扩散必须在离子可以扩散的温度进行，而不在如此高以致缺陷在扩散离子到达之前被修复的温度进行。
通过这样的制造方法，形成半导体器件，其中埋置p掺杂层可以设置在晶圆的限定深度中，该深度由于应用需要而被选择(例如在p掺杂基极层下面)。由于形成的层的深度由具有低质量的注入离子(例如氢或氦或高能量电子)的能量限定，它可以高于通过标准扩散工艺(具有高热预算)可以获得的深度。例如，花费大约50小时到达120μm的深度的铝的扩散可以用氢或氦辐照且随后进行不超过20min的钯的扩散来代替并且铝的扩散可以限制低于30小时。
已经惊人地发现，通过使用掩蔽工艺，从而在短扩散时间后，p层仅在存在来自之前辐照的缺陷的位置形成(不管位于表面的扩散源在什么位置)。在经典扩散中，在高温下，在仅在表面施加掩模的情况下，掺杂离子在掩模开口下面扩散进入所有三维空间，因此可控制性是有限的。
对于适当选择的扩散物种，形成的缺陷将最初的n型掺杂转变为p型掺杂并且缩短载流子寿命而不使漏电流变差。该工艺是自我限制性的，其意思是掺杂浓度在给定的相对低的辐照剂量下饱和并且因此它作为耐用处理方法是合适的。在类似结终端的区域外的该工艺的掩蔽使得该方法是通用的。
在硅晶格的置换位置中引入形成的深能级并且因此其具有高热稳定性。尽管产生于标准氢和氦辐照的缺陷典型地在375℃已经被退火消除，来自本发明的缺陷在高达650℃是稳定的。通过该工艺，可以执行附加的后端工艺而不用担心会放任寿命缩短的效应。尽管来自标准氢和氦辐照的缺陷在300℃已经部分被退火消除，关心的是在操作期间改变器件参数。如果使用根据本发明的方法，则不是如此。此外，新方法可以容易地与标准辐照方法结合。
附图说明
本发明的主题将在下文中参照附图更加详细地说明，其中：
图1-7示出根据本发明的用于制造半导体器件的不同的方法的步骤；
图8示出根据本发明的二极管；
图9示出根据本发明的MOSFET；
图10示出根据本发明的具有VLD结终端的二极管；
图11示出根据本发明的比如GTO、GCT或IGCT的器件；
图12示出根据本发明的具有结终端的晶闸管；
图13示出根据本发明的具有另一个结终端的晶闸管；以及
图14示出根据本发明的反向导通IGBT。
在附图中使用的标号和它们的含义在标号列表中总结。一般，相似或相似功能的部件给予相同的标号。描述的实施例意为示例并且不应限制本发明。
具体实施方式
在图8中示出根据本发明的功率半导体器件。示出具有低(n-)掺杂基极层10的二极管。基极层10具有第一主侧21和第二主侧31，第二主侧31设置在第一主侧21相反侧。
在这样的二极管的情况下，第二主侧31是阴极侧，在其上设置n掺杂阴极层8，该阴极层8具有高于基极层10的掺杂。在阴极层8上，在与设置基极层10的侧相反的侧上，设置作为阴极电极的第二电接触3。在第一主侧21上，设置有第二(p)掺杂层6(其典型地限制在它的横向延伸范围内，例如限制到限定二极管的有源区的区域)和周围的结终端9。p掺杂第二层6和(n-)掺杂基极层10之间，设置有(p-)掺杂第一层7。第一层7限制在它的横向延伸范围内。典型地，它被限制到与第二p掺杂层6相同的延伸范围。
在下面，描述根据本发明的制造方法。提供(n-)掺杂晶圆1，晶圆1具有第一主侧21和在第一主侧21相反侧的第二主侧31。典型地晶圆1是硅晶圆。晶圆1的在最终完成的半导体器件中具有未修改掺杂的那些部分构成了基极层10。
表面层4、4’、4”、4”’在第一主侧21上形成。表面层4、4’、4”、4”’的形成用快速扩散元素(原子)完成，术语“快速扩散”用于原子，这些原子在不超过750℃的温度可扩散进入晶圆。用于形成表面层4、4’、4”、4”’的方法对于专家是众所周知的，比如粒子的蒸镀(evaporation)、溅射、喷涂或注入。用于形成表面层4、4’、4”、4”’的粒子是钯(palladium)。表面层4、4’、4”、4”’的厚度优选地在1nm至10μm之间。表面层还可以更厚(高达150μm)并且充当辐照的掩模。
晶圆1在它的第一主侧21上采用离子辐照5。辐照5用质子或氦离子或其他轻或惰性气体离子进行。在质子的情况下，辐照5优选地用在1*1011和1*1014cm-2之间的范围中的剂量进行。如果使用氦，剂量典型地在1*1010和1*1013cm-2之间的范围中。随着注入离子的质量增加，需要的辐照剂量减小。
然后离子在不超过750℃的温度扩散41进入晶圆，但该温度至少如下面的温度那样高：在该温度，粒子可扩散进入晶圆并且能够以置换杂质和它们的缺陷复合体的形式结合进入硅基体中。在示范性实施例中，扩散41在400和700℃之间的温度进行，特别地在600和700℃之间，特别地在600和650℃之间。在这样的低温，在辐照区域51外的扩散是可忽略的。
扩散时间典型地在5和60min之间。扩散时间取决于若干因素，比如晶圆1的材料、表面层4、4’、4”、4”’的粒子种类、这些粒子扩散进入的深度和扩散温度。形成p-层的参数也可以通过扩散后的冷却速度调节。
在形成扩散层后，形成第一和第二电接触2、3。
在上文描述工艺中，至少该采用离子的辐照5通过单个掩模45进行，尽管表面层4、4”、4”’的掩蔽是可选的。掩模45可以是位于晶圆1上且在它的第一主侧21上而没有贴合在晶圆1上(类似掩模板(stencilmask)，也称为遮光掩模)的掩模，或它可以是贴合掩模，像根据扩散层的深度而具有厚度的被掩蔽的金属层。在所有图中掩模45示出具有到晶圆1的距离以强调它是非贴合掩模，但这不意味限制并且可使用任何贴合掩模代替。
备选地，用于辐照的掩模还可以直接由表面层4、4”、4”’构成，来自其中的快速扩散原子随后扩散进入辐照缺陷的位置。于是p层图案是掩模图案的负图案。
在示范性实施例中，提供晶圆1(图1A)，其首先通过掩模45辐照5晶圆1(图1B)，掩模45示范性地遮盖晶圆1的外部区域。然后，通过掩模45沉积或注入钯粒子(图1C)。如果这样的掩模45用于辐照5，相同的掩模45可以用于表面层4的掩蔽沉积(如在图1C中示出的)。然后，粒子扩散进入晶圆(图1D)，产生第一层7，其中扩散的粒子设置在辐照区域51中。掩模45在沉积层4形成后在任何适当的进行的制造步骤移除。
对于用于层4的沉积的掩模的备选，掩模45也可以直接在掩蔽辐照5(图1B)之后移除。然后连续表面层4’通过在整个第一主侧21上快速扩散原子的沉积而形成(图2A)。然后，粒子扩散41进入晶圆1(图2B)，再次产生第一层7，其中扩散粒子设置在辐照区域51中。
层4的辐照和沉积的步骤还可以如在图3A和3B中示出的那样进行交换。提供晶圆(图1A)并且如在图3A中示出的，粒子通过掩模45注入。然后晶圆在它的第一侧21上通过掩模45被辐照(图3B)。然后，粒子扩散进入晶圆1，产生第一层7，如在图1D中示出的那样。
在仍然另外的示范性实施例中，连续表面层4’通过在整个第一主侧21上快速扩散原子的沉积或注入而形成(图4A)。然后，在第一主侧21上应用掩模45并且辐照5晶圆1(图4B)，使得辐照粒子仅进入晶圆1的其中掩模45具有开口的掩模45的那部分中。然后，粒子扩散41进入晶圆1(图4C)，再次产生第一层7，其中扩散粒子设置在横向被终止的辐照区域51中。
表面层4、4’、4”、4”’可在扩散步骤之后和第一电接触2形成之前移除。备选地，表面层4、4’、4”、4”’可以保留在晶圆1上作为第一电接触2的一部分。
如果辐照5以及表面层4、4”、4”’的形成通过掩模进行，两个制造步骤或可通过相同的掩模进行，从而限制辐照区域51为与表面层4、4”、4”’的区域相同的区域。
当然，备选地也可以施加不同的掩模用于辐照和表面层的形成。典型地，但不是必要地，表面层4、4”、4”’和辐照区域51重叠。通过辐照形成缺陷位置。然后，快速扩散钯原子扩散41进入晶圆1并且取代缺陷(即使缺陷位于表面层旁侧)。在任何情况下，形成第一p掺杂层7，该第一层7典型地设置在高达1-50μm的深度中。
在仍然另外的示范性实施例中，表面层4”’通过粒子的掩蔽沉积或注入形成，如在图3A中示出的。表面层具有这样的厚度使得在然后接着的辐照(图5A)中，辐照在表面层4”’中被吸收，但在表面层4”’的区域外面进入晶圆1中，从而形成辐照区域51，该辐照区域51毗连表面层4”’，并且不重叠。如果表面层4”’用作掩模45，它的厚度典型地高达150μm。
然后，接着是扩散步骤41(图5B)。由于使用快速扩散钯粒子，粒子仅或至少大部分扩散到具有来自前述辐照的辐照缺陷的位置(即使粒子必须从掩模扩散到旁侧)。允许在晶圆的某个深度形成p掺杂的任何快速扩散粒子也可以用于形成第一层。快速扩散意味着粒子在提高的扩散温度比缺陷中心被退火消除更快地扩散到缺陷中心。
掩模45或在表面层4”用作掩模的情况下的表面层4”也可使用以实现可变横向掺杂(VLD)，其例如作为结终端是可用的。掩模45(或表面层4”)的厚度变化，从而通过部分地降低辐照束的能量和/或降低它的强度来影响辐照束使得辐照不完全被阻止进入晶圆1(图6A、7A)。通过下列扩散，第一层7形成为具有横向变化的掺杂和/或横向变化的该层的深度(图6B、7B)。掩模的优选设计是阶梯，但任何其他的设计也可应用，比如具有连续增大的厚度的掩模。图6A、B示出二极管的制造步骤，最终完成的器件在图10中示出并且图7A、B示出MOSFET的制造步骤。
在另一个示范性实施例中，如在图8中的器件中示出的，在表面层4、4’、4”、4”’形成之前和辐照5之前形成有第二p掺杂层6。第二p掺杂层6在晶圆1的第一主侧21上形成，使得贴合它的表面来设置该第二p掺杂层6。典型地第二层6通过表面沉积或注入离子(离子然后扩散进入晶圆1)或通过外延生长形成。然后形成第一层7并且扩散进入这样的深度以致第一层7在最终完成的器件中设置在第二层6和基极层10之间。在器件包括结终端9的情况下，该结终端9通常在与层6相同的时间用一个掩模处理以便减少制造步骤并且保持使用的掩模数量为低的。那么第一层7的益处在于，第二层6在单独步骤中延长以便增加雪崩耐度并且同时缩短寿命。在这样的半导体器件具有第一和第二p掺杂层的情况下，第一层7典型地设置在1-50μm的深度中。
图9示出在第一主侧21上包括栅电极11的MOSFET，栅电极11通过电绝缘层12与基极层10电绝缘。第一导电类型的源区13设置在第一主侧21上且在第二层6的区域内。第一层7设置在第二层6和第二层6下面的区域中的基极层10之间。
图11示出具有发明性的第一层7的比如GTO、GCT或IGCT的器件。在基极层10的第二主侧上，设置有阳极层15，其与在这里起阳极作用的第二电接触3接触。在第一主侧21上，连续p掺杂第二层6设置在基极层10上，其也与具有比基极层10更高的掺杂的n掺杂阴极区14接触。第一层7设置于起阴极作用的第一主接触2的横侧。
如上文描述的本发明可以应用在平面半导体上，但该发明性方法还可以用于槽栅半导体。本发明还可以应用于多个半导体类型，比如二极管、MOSFET、IGBT、晶闸管，和栅极换流晶闸管比如GTO、GCT、IGCT。
在图12和13中示出晶闸管的结终端，特别地是相位控制晶闸管，其中第一层7器件在第一以及第二主侧21、31上且在终端区域中存在。这些图不同在于终端具有不同的形状。在第二主侧31上的第一层7通过在本专利申请中公开的用于在第一主侧21上形成第一层7的工艺中的任何工艺形成。
图14示出反向导通绝缘栅双极晶体管(RC-IGBT)，其中终端具有切割表面(dicingsurface)。
标号列表
1晶圆31第二主侧
10基极层4，4’表面层
11栅极41扩散
12绝缘层45掩模
13源区5辐照
14阴极区51辐照区域
15阳极区6第二层
2第一电接触7第一层
21第一主侧8阴极层
22第二主侧9结终端
3第二电接触
Claims (17)
1.一种用于制造功率半导体器件的方法，所述功率半导体器件包括在第一主侧(21)上的第一电接触(2)和在所述第一主侧(21)相反侧的第二主侧(31)上的第二电接触(3)以及至少一具有不同导电类型的层的两层结构，所述方法包括至少下列制造步骤：
提供n掺杂晶圆(1)，
在所述第一主侧(21)上形成钯粒子的表面层(4、4′、4″、4″′)，
通过在所述第一主侧(21)上采用离子辐照(5)所述晶圆(1)来形成缺陷，
然后在不超过750℃的温度将钯粒子扩散(41)到所述晶圆中，通过所述扩散(41)形成第一p掺杂层(7)，
然后形成所述第一和第二电接触(2、3)，其特征在于，
至少该采用离子的辐照(5)的步骤通过掩模(45)进行，
其中在所述扩散步骤中，钯粒子仅仅或者至少大部分在缺陷存在的位置扩散，使得仅在存在所述缺陷的位置形成所述第一p掺杂层(7)。
2.如权利要求1所述的方法，其特征在于，在最终器件中所述晶圆(1)的具有未修改掺杂的那些部分构成基极层(10)，以及特征在于
在所述表面层(4、4′、4″、4″′)形成之前和辐照(5)之前在所述第一主侧(21)上形成第二p掺杂层(6)，并且特征在于用于形成所述第一p掺杂层(7)的粒子扩散进入所述晶圆的低于所述第二p掺杂层(6)的深度。
3.如权利要求1或2中任一项所述的方法，其特征在于，所述表面层(4、4′、4″、4″′)在所述辐照(5)进行之前形成或特征在于所述辐照(5)在所述表面层(4、4′、4″、4″′)形成之前进行。
4.如权利要求1至2中任一项所述的方法，其特征在于，所述表面层(4、4′、4″)的厚度在1nm和10μm之间。
5.如权利要求1至2中任一项所述的方法，其特征在于，所述辐照(5)用质子或氦离子或其他惰性气体离子或电子进行。
6.如权利要求1至2中任一项所述的方法，其特征在于，所述辐照(5)用质子以1*1011至1*1014cm-2之间的范围中的剂量来进行，或
特征在于，所述辐照(5)用氦离子或其他惰性气体离子以1*1010至1*1013cm-2之间的范围中的剂量来进行，或
特征在于，所述辐照(5)用电子以1*1013至1*1017cm-2之间的范围中的剂量来进行。
7.如权利要求1至2中任一项所述的方法，其特征在于，所述扩散(41)在至少400℃的温度进行和/或扩散时间在5和60min之间。
8.如权利要求1至2中任一项所述的方法，其特征在于，所述表面层(4、4′)在扩散之后被移除或被保留作为所述第一电接触(2)的一部分。
9.如权利要求1至2中任一项所述的方法，其特征在于，所述功率半导体器件是二极管、晶体管、晶闸管。
10.如权利要求9所述的方法，其特征在于，所述功率半导体器件是MOSFET。
11.如权利要求1至2中任一项所述的方法，其特征在于，所述表面层(4″′)用作所述辐照(5)的掩模(45)。
12.如权利要求11所述的方法，其特征在于，所述表面层(4″′)的厚度是恒定的。
13.如权利要求1-2中任一项所述的方法，其特征在于，所述掩模(45)或用作掩模(4″′、45)的所述表面层(4″′)具有变化的厚度。
14.如权利要求1-2和12中任一项所述的方法，其特征在于，第一p掺杂层(7)在所述第一主侧(21)和所述第二主侧(31)上形成。
15.如权利要求7所述的方法，所述扩散(41)在600和700℃之间的温度进行。
16.如权利要求8所述的方法，其特征在于，所述扩散(41)在600和650℃之间的温度进行。
17.如权利要求12所述的方法，其特征在于，所述表面层(4″′)的厚度高达150μm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09156116.7 | 2009-03-25 | ||
| EP09156116 | 2009-03-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101847579A CN101847579A (zh) | 2010-09-29 |
| CN101847579B true CN101847579B (zh) | 2016-08-03 |
Family
ID=40911129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010159615.0A Active CN101847579B (zh) | 2009-03-25 | 2010-03-25 | 用于制造功率半导体器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8415239B2 (zh) |
| EP (1) | EP2234144B1 (zh) |
| CN (1) | CN101847579B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2234144B1 (en) * | 2009-03-25 | 2018-08-22 | ABB Schweiz AG | Method for manufacturing a power semiconductor device |
| DE102012020785B4 (de) * | 2012-10-23 | 2014-11-06 | Infineon Technologies Ag | Erhöhung der Dotierungseffizienz bei Protonenbestrahlung |
| CN105470130B (zh) * | 2014-09-03 | 2018-06-29 | 无锡华润华晶微电子有限公司 | 一种局部扩铂二极管及其制作方法 |
| CN105702746A (zh) * | 2014-11-26 | 2016-06-22 | 国家电网公司 | 一种快恢复二极管及其制作方法 |
| CN106898548A (zh) * | 2015-12-21 | 2017-06-27 | 北京大学 | 一种室温环境下激励硅中金属原子扩散的方法 |
| CN111106012B (zh) * | 2019-12-20 | 2022-05-17 | 电子科技大学 | 一种实现半导体器件局域寿命控制的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4026797A1 (de) * | 1990-08-24 | 1992-02-27 | Daimler Benz Ag | Verfahren zur erzeugung von rekombinationszentren in dem halbleiterkoerper eines halbleiterbauelements |
| CN1244725A (zh) * | 1998-08-06 | 2000-02-16 | 亚瑞亚·勃朗勃威力有限公司 | 调节半导体元件中的载体寿命的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9709642D0 (en) * | 1997-05-14 | 1997-07-02 | Plessey Semiconductors Ltd | Improvements in or relating to semiconductor devices |
| US7485920B2 (en) * | 2000-06-14 | 2009-02-03 | International Rectifier Corporation | Process to create buried heavy metal at selected depth |
| US6358825B1 (en) * | 2000-11-21 | 2002-03-19 | Fairchild Semiconductor Corporation | Process for controlling lifetime in a P-I-N diode and for forming diode with improved lifetime control |
| US7719054B2 (en) * | 2006-05-31 | 2010-05-18 | Advanced Analogic Technologies, Inc. | High-voltage lateral DMOS device |
| EP2234144B1 (en) * | 2009-03-25 | 2018-08-22 | ABB Schweiz AG | Method for manufacturing a power semiconductor device |
| EP2320451B1 (en) * | 2009-11-09 | 2013-02-13 | ABB Technology AG | Fast recovery Diode |
| ES2374901T3 (es) * | 2009-11-09 | 2012-02-23 | Abb Technology Ag | Diodo de recuperación rápida y método de fabricarlo. |
-
2010
- 2010-03-04 EP EP10155457.4A patent/EP2234144B1/en active Active
- 2010-03-25 CN CN201010159615.0A patent/CN101847579B/zh active Active
- 2010-03-25 US US12/731,977 patent/US8415239B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4026797A1 (de) * | 1990-08-24 | 1992-02-27 | Daimler Benz Ag | Verfahren zur erzeugung von rekombinationszentren in dem halbleiterkoerper eines halbleiterbauelements |
| CN1244725A (zh) * | 1998-08-06 | 2000-02-16 | 亚瑞亚·勃朗勃威力有限公司 | 调节半导体元件中的载体寿命的方法 |
Non-Patent Citations (1)
| Title |
|---|
| Radiation-Enhanced Diffusion of Palladium for a Local Lifetime Control in Power Devices;Jan Vobecky et al;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20070630;第54卷(第6期);1521-1523 * |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2234144A1 (en) | 2010-09-29 |
| US20100248462A1 (en) | 2010-09-30 |
| EP2234144B1 (en) | 2018-08-22 |
| CN101847579A (zh) | 2010-09-29 |
| US8415239B2 (en) | 2013-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102054876B (zh) | 快速恢复二极管 | |
| US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| US8178411B2 (en) | Method for producing a stop zone in a semiconductor body and semiconductor component having a stop zone | |
| CN101884106B (zh) | 半导体模块 | |
| CN101847579B (zh) | 用于制造功率半导体器件的方法 | |
| US9887190B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7582531B2 (en) | Method for producing a buried semiconductor layer | |
| US7491629B2 (en) | Method for producing an n-doped field stop zone in a semiconductor body and semiconductor component having a field stop zone | |
| US9640610B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US9887125B2 (en) | Method of manufacturing a semiconductor device comprising field stop zone | |
| US20100270585A1 (en) | Method for manufacturing a reverse-conducting insulated gate bipolar transistor | |
| US8637328B2 (en) | Integrated circuit having doped semiconductor body and method | |
| US9054035B2 (en) | Increasing the doping efficiency during proton irradiation | |
| JPH09232332A (ja) | 半導体装置 | |
| US9786763B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR102198982B1 (ko) | 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법 | |
| US8993372B2 (en) | Method for producing a semiconductor component | |
| CN100570858C (zh) | 制造半导体器件的方法 | |
| CN116031150A (zh) | 包括离子注入的制造半导体器件的方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180428 Address after: Baden, Switzerland Patentee after: ABB Switzerland Co.,Ltd. Address before: Zurich Patentee before: ABB TECHNOLOGY Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20210617 Address after: Baden, Switzerland Patentee after: ABB grid Switzerland AG Address before: Baden, Switzerland Patentee before: ABB Switzerland Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Swiss Baden Patentee after: Hitachi energy Switzerland AG Address before: Swiss Baden Patentee before: ABB grid Switzerland AG |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231231 Address after: Zurich, SUI Patentee after: Hitachi Energy Co.,Ltd. Address before: Swiss Baden Patentee before: Hitachi energy Switzerland AG |
|
| TR01 | Transfer of patent right |