CN116031150A - 包括离子注入的制造半导体器件的方法和半导体器件 - Google Patents

包括离子注入的制造半导体器件的方法和半导体器件 Download PDF

Info

Publication number
CN116031150A
CN116031150A CN202211326038.9A CN202211326038A CN116031150A CN 116031150 A CN116031150 A CN 116031150A CN 202211326038 A CN202211326038 A CN 202211326038A CN 116031150 A CN116031150 A CN 116031150A
Authority
CN
China
Prior art keywords
semiconductor body
ions
semiconductor device
protons
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211326038.9A
Other languages
English (en)
Inventor
D·施洛格
H-J·舒尔茨
M·杰利内克
F·J·桑托斯罗德里格斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116031150A publication Critical patent/CN116031150A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26593Bombardment with radiation with high-energy radiation producing ion implantation at a temperature lower than room temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652Through-implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了包括离子注入的制造半导体器件的方法和半导体器件。提出了一种在具有第一表面(104)和第二表面(106)的半导体本体(102)中制造半导体器件的方法。方法包括通过第二表面(106)将质子(I1)注入到半导体本体(102)中。方法进一步包括通过第二表面(106)将离子(I2)注入到半导体本体(102)中。离子是具有至少为9的原子序数的非掺杂元素的离子。此后,方法进一步包括通过热退火对半导体本体(102)进行处理。

Description

包括离子注入的制造半导体器件的方法和半导体器件
技术领域
本公开涉及制造半导体器件的方法,特别是涉及包括离子注入的制造半导体器件的方法。
背景技术
新一代半导体器件——例如二极管或绝缘栅场效应晶体管(IGFET),诸如金属氧化物半导体场效应晶体管(MOSFET),或者绝缘栅双极晶体管(IGBT)——的技术发展的目的在于通过缩小器件几何尺寸来改进电器件特性并且降低成本。虽然可以通过缩小器件几何尺寸来降低成本,但是当增加每单位面积的器件功能时,不得不满足各种折衷和挑战。例如,半导体本体的厚度减小对于静态和动态电损耗的减小可能是有益的。然而,厚度减小典型地以例如击穿电压和宇宙射线性能为代价。因此,半导体器件可以包括场停止区以用于在电开关期间提供足够的软度。场停止区目的在于保护一定量的电荷载流子等离子体,从而这些电荷可以在反向恢复结束期间承载负载电流。
存在针对改进半导体器件的电特性的需要。
发明内容
本公开的示例涉及在具有第一表面和第二表面的半导体本体中制造半导体器件的方法。方法包括通过第二表面将质子注入到半导体本体中。方法进一步包括通过第二表面将离子注入到半导体本体中。离子是具有至少为9或甚至至少为18的原子序数的非掺杂元素的离子。此后,方法进一步包括通过热退火对半导体本体进行处理。
本公开的示例涉及在具有第一表面和第二表面的半导体本体中制造半导体器件的方法。方法包括通过第二表面将氢引入到半导体本体中。方法进一步包括通过第二表面将离子注入到半导体本体中。离子是具有至少为9的原子序数的非掺杂元素的离子。此后,方法进一步包括通过热退火对半导体本体进行处理。
本公开的另一示例涉及一种半导体器件。半导体器件包括由氢相关施主在硅半导体本体中限定的n掺杂区。半导体器件进一步包括具有至少为9的原子序数的非掺杂元素。n掺杂区中的竖向电荷载流子浓度分布中的峰值和非掺杂元素的竖向浓度分布中的峰值之间的竖向距离小于非掺杂元素的竖向浓度分布中的峰值和硅半导体本体的最接近表面之间的竖向距离的50%。
在阅读以下详细描述并且查看随附附图时本领域技术人员将认识到附加的特征和优点。
附图说明
随附附图被包括以提供对实施例的进一步理解,并且被合并在本说明书中并且构成本说明书的一部分。附图图示半导体器件和制造半导体器件的方法的实施例,并且与描述一起用于解释实施例的原理。在以下的详细描述和权利要求中描述了进一步的实施例。
图1A至图1C、图2是用于图示制造半导体器件的处理特征的示意性横截面视图。
图3是可以通过图1A至图1C、图2的处理特征制造的半导体器件的示意性横截面视图。
图4、图5是用于图示浓度分布的实验结果的示意性线图。
具体实施方式
在以下的详细描述中参照随附附图,随附附图形成在此的一部分,并且在附图中通过图示方式示出其中可以处理半导体衬底的特定示例。要理解的是,在不脱离本公开的范围的情况下,可以利用其它示例并且可以作出结构或逻辑上的改变。例如,针对一个示例图示或描述的特征可以被使用在其它示例上或与其它示例结合使用,以产生又一进一步的示例。本公开旨在包括这样的修改和变化。使用特定语言描述了示例,特定语言不应当被解释为限制所附权利要求的范围。附图并非按比例,并且仅用于说明的目的。如果没有另外说明,则在不同的附图中对应的要素由相同的参考标号指明。
术语“具有”、“包含”、“包括”和“包括有”等是开放的,并且这些术语指示存在所声明的结构、要素或特征但是不排除存在附加的要素或特征。数量词“一”、“一个”和指代词“该”旨在包括复数以及单数,除非上下文另外清楚地指示。
术语“电连接”描述电连接的元件之间的永久的低电阻连接,例如相关元件之间的直接接触或者经由金属和/或重掺杂的半导体材料的低电阻连接。术语“电耦合”包括被适配用于信号和/或功率传输的一个或多个的(多个)中间元件可以被连接在电耦合的元件之间,例如可控制以在第一状态中临时提供低电阻连接并且在第二状态中临时提供高电阻电解耦的元件。
如果两个要素A和B是使用“或”组合的,则这要被理解为公开了所有可能的组合,即如果没有明确地或隐含地另外限定,则仅A、仅B以及A和B。针对相同组合的替代用语是“A和B中的至少一个”或“A和/或B”。在已作必要修正的情况下,这同样适用于多于两个要素的组合。
针对物理尺寸给出的范围包括边界值。例如,针对从a到b的参数y的范围读作为a≤y≤b。这同样适用于具有一个边界值(如“至多”和“至少”)的范围。
来自化学合成物或合金的层或结构的主要成分是其原子形成化学合成物或合金的这样的元素。例如,硅(Si)和碳(C)是碳化硅(SiC)层的主要成分。
术语“在…上”不应被解释为仅意味着“直接在…上”。相反,如果一个要素位于另一要素“上”(例如一层在另一层“上”或在衬底“上”),则进一步的组件(例如进一步的层)可以位于两个要素之间(例如,如果一层在衬底“上”,则进一步的层可以位于该层和所述衬底之间)。
在具有第一表面和第二表面的半导体本体中制造半导体器件的方法的示例可以包括通过第二表面将质子注入到半导体本体中。方法可以进一步包括通过第二表面将离子注入到半导体本体中。离子是具有至少为9的原子序数的非掺杂元素的离子。此后,方法可以进一步包括通过热退火对半导体本体进行处理。
半导体器件可以是例如集成电路、或分立半导体器件或半导体模块。半导体器件可以是或包括功率半导体器件,例如在第一表面和第二表面之间具有负载电流流动的竖向功率半导体器件。半导体器件可以是或可以包括功率半导体二极管、或功率半导体IGBT(绝缘栅双极晶体管)、或反向导通(RC)IGBT、或功率半导体晶体管,诸如功率半导体IGFET(绝缘栅场效应晶体管,例如金属氧化物半导体场效应晶体管)。功率半导体器件可以被配置为传导大于1A或大于10A或甚至大于30A的电流,并且可以被进一步配置为阻断负载端子之间(例如IGBT的发射极和集电极之间)或二极管的阴极和阳极之间或MOSFET的漏极和源极之间的在几百到几千伏特范围内的电压,例如400V、650V、1.2kV、1.7kV、3.3kV、4.5kV、5.5kV、6kV、6.5kV。例如,阻断电压可以对应于在功率半导体器件的数据表中规定的电压等级。
半导体本体可以包括如下或由如下构成:来自IV族元素半导体的半导体材料、IV-IV族合成物半导体材料、III-V族合成物半导体材料或II-VI族合成物半导体材料。来自IV族元素半导体的半导体材料的示例除了其它之外还包括硅(Si)和锗(Ge)。IV-IV族合成物半导体材料的示例除了其它之外还包括碳化硅(SiC)和硅锗(SiGe)。III-V族合成物半导体材料的示例除了其它之外还包括砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、磷化铟(InP)、氮化铟镓(InGaN)和砷化铟镓(InGaAs)。II-VI族合成物半导体材料的示例除了其它之外还包括碲化镉(CdTe)、碲镉汞(CdHgTe)和碲镉镁(CdMgTe)。例如,半导体本体可以是磁直拉法(MCZ)或浮置区(FZ)或外延沉积的硅半导体本体。
例如,质子可以是通过一个或多个质子注入处理注入的,一个或多个质子注入处理彼此之间可以不同在于质子注入剂量、质子注入能量或质子注入倾斜角度中的至少之一。例如,通过增加质子注入能量,可以增加质子的范围峰值端部或质子的穿透深度。例如,穿透深度可以是从在其处与注入元素的范围峰值端部的峰值浓度相比注入元素的浓度小两个数量级或小三个数量级或小四个数量级的表面起的竖向距离。多个质子注入可以允许通过重叠不同的质子注入处理的分布来对掺杂分布(例如氢相关施主的分布)构形。
具有至少为9或甚至至少为18的原子序数的非掺杂元素的离子也可以被通过一个或多个离子注入处理注入,一个或多个离子注入处理可以不同在于离子注入剂量、离子注入能量或离子注入倾斜角度中的至少之一。例如,通过增加离子注入能量,可以增加离子的范围峰值端部或离子的穿透深度。
例如,非掺杂元素可以是不被配置为被激活作为用于更改半导体本体中的多数或少数载流子的数量的掺杂剂的元素。不同于非掺杂元素,掺杂元素可以是被配置为被激活作为用于更改半导体本体中的多数或少数载流子的数量的掺杂剂的元素。例如,掺杂元素可以是浅能级施主或受主,或者可以是深能级施主或受主。
通过将质子注入与具有至少为9或甚至至少为18的原子序数的非掺杂元素的离子注入组合,可以生成附加的空位以用于实现增加质子照射的掺杂效率所要求的目标空位浓度。具有至少9个原子的原子数的非掺杂元素的离子的大小实质上超过质子或氦离子的大小。以此方式,具有至少为9的原子序数的非掺杂元素的这些(多个)离子注入的能量和剂量可以允许在设置所得到的质子引发的施主分布方面的高灵活性,而同时极大地减少实现这些分布所要求的总的剂量和n掺杂区的所得到的目标整体剂量,例如n型场停止剂量。更进一步地,方法还可以允许超过另外观察到的氢相关施主的最大浓度。
例如,要注入的并且通过具有足够的大小而适合于空位生成的具有至少为9或甚至至少为18的原子序数的离子除了其它之外还为氩,Ar,其即使在相对低的注入剂量下也允许非常高的空位浓度,并且此外是功率半导体制造中的常见注入原子。当然,也可以使用与氢相比显著更大的其它非掺杂元素的离子,这些元素诸如为硅、氪、氙、氖、锗、氟。
例如,用于离子注入的注入能量可以是至少20keV、至少30keV或至少50keV。根据一些实施例,注入能量me为至少100keV。这些示例对于作为离子的非掺杂物质的氩而言尤其有用。用于离子注入的注入角度可以例如小于8°,或者甚至小于1.5°。
例如,用于质子注入的注入能量可以是至少200keV,或至少300keV。这些示例可以以有益的方式与用于离子(例如氩)的注入能量的上面提到的示例组合。质子注入可以是例如垂直于半导体的表面(90°的注入角度)或倾斜地(例如60°或更小的注入角度)执行的。
对于许多质子引发的掺杂分布而言,可能要求仅一个质子注入和具有相对低的注入剂量的具有至少为9的原子序数的离子的一个或两个进一步的注入,以设置具有电活性施主对于总的注入剂量(例如质子加上氩)的高比率的合期望的分布形状。对于要求多个掺杂峰值的场停止区或区带而言,可以使用甚至更多的氩(作为具有至少为9或甚至至少为18的原子序数的离子的示例)/质子注入。
在此描述的方法不仅可以导致增加的掺杂效率,而且还使得能够有在所注入的晶片的竖向方向上具有相对小的在掺杂水平上的下降的掺杂分布。这可以特别是由于如下的情形:由于利用具有至少为9的原子序数的离子的照射而在范围端部中很大程度地生成的空位可能在深度和通过其执行注入的一侧的方向这两者上扩散,并且然后可以进而在受与扩散的氢原子组合的该空位扩散影响的区中形成作为施主而有效的复合物。上述的另一益处是,停留在背侧上的更小的粒子可以被通过利用具有至少为9的原子序数的离子的照射而消除,并且因此通过避免由这些粒子引起的掩蔽效应而不再干扰包括氢相关施主的所生成的n掺杂区的均匀性。
例如,热退火可以是在从350℃至430℃,或从360℃至410℃,或从370℃至400℃的温度范围内在从30分钟至4小时的时段内执行的。例如,可以通过炉处理或通过快速热处理RTP来执行半导体本体的热退火。此外或者作为替换,例如取决于要被退火的区的深度,可以通过熔化或非熔化的激光热退火LTA来执行退火。
例如,半导体本体可以是硅半导体本体,并且离子即具有至少为9的原子序数的非掺杂元素的离子可以包括硅、氩、氪、氙、氖、锗、氟的离子。
例如,具有至少为9的原子序数的非掺杂元素的离子可以是以小于1013cm-2的剂量注入的。例如,剂量可以在从1011cm-2至1013cm-2的范围内,或者在从5×1011cm-2至5×1012cm-2的范围内。剂量限制可以允许避免形成将不被上面描述的热退火清除并且因此可能不合期望地降低少数载流子寿命的高阶缺陷复合物。相反,在上面提到的注入剂量下,仅可以形成空位和空位复合物,其在热退火处理之后特别是在利用氢缀饰(decoration)之后可能不具有严重的复合效应。
例如,方法可以进一步包括在通过第二表面将质子注入到半导体本体中之前,通过在第一表面处处理半导体本体来形成半导体器件元件。半导体器件元件的结构特征取决于所形成的特定半导体器件。例如,半导体器件元件可以包括掺杂区,例如(多个)源极区、(多个)本体区、(多个)电流扩展区、(多个)屏蔽区、(多个)阳极区、(多个)沟槽栅极电极结构、(多个)平面栅极电极结构。半导体器件元件还可以包括在第一表面上的布线区域。布线区域可以包括一个或多于一个的,例如两个、三个、四个或甚至更多个的布线层级。每个布线层级可以是由单个的一个导电层形成的或者是由导电层(例如(多个)金属层)的堆叠形成的。例如,布线层级可以被平版印刷图案化。在堆叠的布线层级之间,可以布置有层间电介质。(多个)接触插塞或(多个)接触线可以被形成在层间电介质中的开口中,以将不同布线层级的部件(例如金属线或接触区域)彼此电连接。
例如,质子的穿透深度可以被设置为小于具有至少为9的原子序数的非掺杂元素的离子的穿透深度。例如,质子的穿透深度可以设置为比离子的穿透深度小至少5%或至少10%。这可以允许在深度上加宽由氢相关施主限定的区的掺杂分布,例如场停止分布,并且另一方面,其可以防止氢扩散到半导体器件的漂移区中。如果不能排除氢与漂移区中的其它元素的相互作用,则这可能是特别有利的。例如,可以减少或抑制不合期望的泄漏电流有效的Pt-H复合物形成。
例如,质子的穿透深度可以被设置为大于具有至少为9的原子序数的非掺杂元素的离子的穿透深度。例如,质子的穿透深度可以被设置为比具有至少为9的原子序数的非掺杂元素的离子的穿透深度大至少5%或至少10%。将质子的穿透深度设置为大于具有至少为9的原子序数的非掺杂元素的离子的穿透深度可以允许防止氢在热处理期间扩散到半导体本体(例如硅衬底)之外。
例如,具有至少为9的原子序数的非掺杂元素的离子的穿透深度和质子的穿透深度之间的比率可以在从0.1至3或者在从0.5至2的范围内。
例如,质子的穿透深度可以被设置为实质上等于具有至少为9的原子序数的非掺杂元素的离子的穿透深度。实质上相等可以允许两个穿透深度偏离至多+/-10%、或至多+/-5%、或至多+/-3%、或甚至更小。这可以允许进一步增加质子照射的掺杂效率。
例如,通过第二表面将具有至少为9的原子序数的非掺杂元素的离子注入到半导体本体中可以包括基于至少两种不同的离子注入能量来注入离子。这可以允许增加在设置相对于质子穿透深度的离子穿透深度方面的灵活性,并且因此允许组合上面描述的益处。
例如,通过第二表面将离子注入到半导体本体中可以包括基于至少两个不同的离子注入倾斜角度来注入离子。
例如,通过第二表面将质子注入到半导体本体中可以包括基于至少两个不同的质子注入倾斜角度来注入质子。
例如,可以沿着与半导体本体的主晶轴——沿着该主晶轴出现沟道化——偏离至多1.5°或至多1.0°的束轴注入具有至少为9的原子序数的非掺杂元素的离子的至少一部分。例如,在主束方向和沿着其出现离子的沟道化的主晶向之间的最大倾斜角度以及至多±0.5度的注入束入射角度可变性对于半导体本体的表面的至少80%而言可以是有用的。半导体本体可以具有适合于沟道化离子的晶格。典型地,在单晶材料的一些晶向上,开放空间笔直地延伸到晶体中。开放空间形成沟道,离子通过沟道行进,与在沟道外部相比具有更小的与晶格原子的相互作用。沟道支配离子的运动,其中进入这样的沟道的离子示出减速模式,其不同于针对在沟道外部进入半导体本体的离子的减速模式。沟道方向与主晶向一致。通过至少部分地沿着沟道化方向注入离子,可以实现由离子与半导体本体的晶格的相互作用引起的空位浓度分布的扩宽。
例如,可以在通过第二表面将具有至少为9的原子序数的非掺杂元素的离子注入到半导体本体中之前,通过第二表面将质子注入到半导体本体中。这可以允许至少部分地通过沟道化的质子注入来注入质子,这可以允许在对氢相关施主分布的分布构形方面的更大灵活性。例如,半导体本体可以具有金刚石立方晶格(比如硅(Si))。在金刚石立方晶格的情况下,半导体本体的表面可以与(100)晶面一致,可以对于{100}晶面倾斜至多±2度,或者可以是适合于沟道化的任何其它15面。因此,作为沿着其出现沟道化的若干个主晶向之一的<100>晶向或任何其它合适的方向垂直于处理表面行进。
例如,可以在通过第二表面将具有至少为9的原子序数的非掺杂元素的离子注入到半导体本体中之后,通过第二表面将质子注入到半导体本体中。这可以允许通过利用具有至少为9的原子序数的非掺杂元素的离子的照射来消除停留在半导体本体的第二表面上的粒子。因此,粒子可以不再干扰由氢相关施主限定的区的掺杂分布的均匀性,因此也允许减小该区(例如场停止区)的最小穿透深度,这对于例如实现IGBT的有益的短路电阻而言是合期望的。质子可能不适合于移除粒子,因为传递到粒子的能量可能不足以移除不想要的粒子。此外,可以避免质子注入的局部沟道化。
例如,可以通过注入掩模(例如抗蚀剂掩模)或硬掩模(诸如例如低温氧化物LTO)中的开口将离子注入到半导体本体中。这可以允许实现掺杂剂量的横向变化,例如氢相关施主的横向变化。这可以例如允许基于如下的对于构思的进一步的益处:借助于例如场停止——场停止具有场停止剂量的横向变化——实现由于部分晶体管增益因数的横向变化的载流子充满的横向变化或者还有场分布的横向变化。例如,这可以被用于实现诸如高动态鲁棒性、HDR(边缘区中的更高的场停止剂量)或局部增强的背侧发射极LEBE(由于增加的在单元场中局部地利用自由电荷载流子的充满)的功能。
关于上面的示例描述的功能和结构细节将同样适用于在具有第一表面和第二表面的半导体本体中制造半导体器件的方法的另一示例。方法可以包括通过第二表面将氢引入到半导体本体中。方法可以进一步包括通过第二表面将离子注入到半导体本体中。离子是具有至少为9的原子序数的非掺杂元素的离子。此后,方法可以进一步包括通过热退火对半导体本体进行处理。作为对上面描述的示例的替换或者除了上面描述的示例之外,可以通过除了离子注入之外的处理将氢引入到半导体本体中。例如,可以通过一个或多个氢等离子体处置(HPT处理)或者通过第二表面的氢氟酸HF处置或者通过允许在第二表面处或在第二表面上积聚氢的任何其它处理来在第二表面处或在第二表面上积聚氢。热处理可以允许在其中具有至少为9的原子序数的非掺杂元素的注入离子生成空位的区中扩散和激活氢相关施主。
关于上面的示例描述的功能和结构细节将同样适用于在具有第一表面和第二表面的半导体本体中的半导体器件的另一示例。半导体器件可以包括由硅半导体本体中的氢相关施主限定的n掺杂区。半导体器件可以进一步包括具有至少为9的原子序数的非掺杂元素。n掺杂区中的竖向电荷载流子浓度分布中的峰值和非掺杂元素的竖向浓度分布中的峰值之间的竖向距离可以小于非掺杂元素的竖向浓度分布中的峰值和硅半导体本体的最接近表面之间的竖向距离的50%。例如,最接近表面可以是半导体器件的后表面或背表面。半导体器件的前表面或顶表面定位为与后表面相对。包括一个或多个布线层级(例如金属层)的布线区域可以被形成在半导体本体的前表面上。
半导体器件可以进一步包括漂移区。例如,漂移区中的杂质浓度可以至少在其竖向延伸的部分中随着到第一主表面的距离的增加而逐渐地或逐步地增加或减小。根据其它示例,漂移区中的杂质浓度可以是近似均匀的。对于基于硅的IGBT而言,漂移区中的平均杂质浓度可以在5×1012cm-3和1×1015cm-3之间,例如在从1×1013cm-3到2×1014cm-3的范围内。在基于SiC的半导体器件的情况下,漂移区中的平均杂质浓度可以在5×1014cm-3和1×1017cm-3之间,例如在从1×1015cm-3到2×1016cm-3的范围内。漂移区的竖向延伸可以取决于半导体器件的电压阻断要求,例如规定的电压等级。当在电压阻断模式中操作竖向功率半导体器件时,空间电荷区可以取决于施加到竖向功率半导体器件的阻断电压而部分地或完全地在竖向上延伸通过漂移区。当在规定的最大阻断电压下或接近于规定的最大阻断电压操作竖向功率半导体器件时,空间电荷区可以到达或穿透到场停止区中。例如,漂移区可以被布置在由氢相关施主限定的n掺杂区和前表面之间。
例如,具有至少为9的原子序数的非掺杂元素的剂量可以小于1013cm-2。这可以允许避免生成可能不被上面描述的热处理清除并且因此可能不合期望地降低少数载流子寿命的高阶缺陷复合物。
例如,在由氢相关施主限定的n掺杂区中的最大电荷载流子浓度可以在3×1015cm-3和2×1017cm-3之间、或在2×1016cm-3和1×1017cm-3之间、或在3×1016cm-3和8×1016cm-3之间的范围内。对于诸如例如质子或氦离子的离子而言由于通过注入具有至少为9的原子序数的非掺杂元素而引起的空位生成对于更轻者而言可以更大,因此可以实现在由氢相关施主限定的n掺杂区中的更大的最大电荷载流子浓度。
例如,n掺杂区中的电荷载流子浓度分布可以具有沿着横向方向的多个局部最小值。
例如,n掺杂区可以是场停止区。场停止区可以被配置为防止空间电荷区进一步到达在半导体本体的第二表面(例如后表面)处的阴极或集电极。以这种方式,可以使用合期望的低掺杂水平并且以合期望的厚度形成漂移区或基极区,同时实现针对由此形成的半导体器件的软开关。由于场停止区目的在于在半导体器件的最大规定电压阻断能力下或在其附近在电压阻断模式中防止空间电荷区到达在半导体本体的第二主表面处的阴极或集电极,因此与漂移区中相比场停止层中的平均净杂质浓度可以例如高至少一个数量级。此外,与阴极接触层或集电极接触层中的杂质浓度相比场停止层中的平均净杂质浓度可以例如低至少一个数量级。例如,场停止区可以包括一个、两个、三个或甚至更多个氢相关施主的浓度峰值。这可以是通过例如具有不同质子注入能量的对应数量的质子注入实现的。
与上面或下面描述的示例有关地提到了更多细节和方面。处理半导体本体可以包括与有关于所提出的构思或者在上面或下面描述的一个或多个示例提到的一个或多个方面对应的一个或多个可选的附加特征。
连同先前描述的示例和各图中的一个或多个一起提到和描述的方面和特征也可以与一个或多个其它示例组合,以便替换其它示例的类似特征或者以便将特征附加地引入其它示例。
将领会的是,虽然在上面和下面将方法描述为一系列的步骤或事件,但是所描述的这样的步骤或事件的顺序不应是在限制的意义上解释的。相反,一些步骤可以以不同的顺序出现和/或与除了上面和下面描述的那些之外的其它步骤或事件同时出现。
关于上面的示例描述的功能和结构细节应当同样适用于在各图中图示并且在下面进一步描述的示例。
参照图1A至图1C的示意性横截面视图,图示了用于在具有第一表面104和第二表面106的半导体本体102中制造半导体器件的示例性处理特征。
参照图1A,质子被通过第二表面106注入(参见标记为I1的箭头)到半导体本体102中直到穿透深度p1。
参照图1B,具有至少为9的原子序数的非掺杂元素的离子被通过第二表面106注入(参见标记为I2的箭头)到半导体本体102中直到穿透深度p2。如图1B中图示那样,穿透深度p2可以大于穿透深度p1。然而,穿透深度p2也可以小于或实质上等于穿透深度p1。如图1A、图1B中图示那样,质子可以是在注入具有至少为9的原子序数的离子之前注入的。然而,质子也可以是在注入具有至少为9的原子序数的离子之后注入的。
参照图1C,通过热处理设备110(例如炉)中的热退火来处理半导体本体。这可以允许例如激活氢相关施主。
参照图2的示意性横截面视图,执行半导体本体102的前侧处理。鉴于多种多样的可以被形成的半导体器件,通过所得到的前侧结构112来简化半导体本体102的前侧处理。前侧结构112的结构特征取决于所形成的特定半导体器件。例如,第一前侧结构部分1121可以包括半导体器件元件,诸如掺杂区,例如(多个)源极区、(多个)本体区、(多个)电流扩展区、(多个)屏蔽区、(多个)阳极区、(多个)沟槽栅极电极结构。前侧结构112还可以包括第二前侧结构部分1122。第二前侧结构部分1122可以是或者可以包括在半导体本体102上的布线区域。布线区域可以包括一个或多于一个(例如两个、三个、四个或甚至更多个)的布线层级。每个布线层级可以是由单个的一个导电层形成的或者是由导电层(例如(多个)金属层)的堆叠形成的。例如,布线层级可以被平版印刷图案化。在堆叠的布线层级之间,可以布置有层间电介质。(多个)接触插塞或(多个)接触线可以被形成在层间电介质中的开口中,以将不同布线层级的部件(例如金属线或接触区域)彼此电连接。
在图3的示意性横截面视图中图示了可以通过图1A至图2中图示的方法制造的半导体器件100的示例。半导体器件包括在第一表面104处的前侧结构112。半导体器件100进一步包括n掺杂区108,例如场停止区,其由硅半导体本体1021中的氢相关施主限定。半导体器件100进一步包括被布置在n掺杂区108和前侧结构112之间的n-掺杂漂移区。半导体器件100进一步包括具有至少为9的原子序数的非掺杂元素(由叉号x示意性地图示)。n掺杂区108中的竖向电荷载流子浓度分布中的峰值P1和非掺杂元素的竖向浓度分布中的峰值P2之间的竖向距离vd小于非掺杂元素的竖向浓度分布中的峰值P2和硅半导体本体1021的第二表面106之间的竖向距离d2的50%。
例如,半导体器件100可以是竖向功率半导体二极管,或者是竖向功率绝缘栅场效应晶体管(功率IGFET),诸如金属氧化物半导体场效应晶体管(MOSFET)或竖向功率绝缘栅双极晶体管(功率IGBT)。
图4的示意性线图图示由氢相关施主限定的n掺杂区的载流子浓度cc (通过扩展电阻分布SRP或通过二次离子质谱SIMS确定)相对于到半导体本体的最接近表面的深度d的实验结果。在图4的示意性线图中,质子穿透深度p1大于非掺杂离子(例如氩离子)的穿透深度p2。浓度分布c1、c2指代基于不同剂量的氩注入的氢相关施主所限定的n掺杂区,其中质子注入的剂量和能量相同。参考浓度分布cr1、cr2基于没有任何氩注入的质子注入,其中所有浓度分布c1、c2、cr1、cr2的质子注入剂量相同,c1、c2、cr1的质子注入能量相同,并且cr2的质子注入能量和质子注入倾斜角度超过c1、c2、cr1中的一个。实验结果表明由氩注入引起的质子照射的掺杂效率上的增加。
在图5的线图中图示基于实验数据的另一示例。在图5的示意性线图中,质子穿透深度p1小于非掺杂离子(例如氩离子)的穿透深度p2。浓度分布c3指代基于氩注入的氢相关施主所限定的n掺杂区,其中质子注入的剂量和能量与用于参考浓度分布cr1的相同,并且剂量进一步与用于参考浓度分布cr2的相同。再次地,实验结果表明由氩注入引起的质子照射的掺杂效率上的增加。此外,与图4中的分布c1、c2相比,浓度分布c3可以更深地延伸到半导体本体中,并且进入到漂移区中的氢扩散可以被减少或抑制。
连同先前描述的示例和各图中的一个或多个一起提到和描述的方面和特征也可以与一个或多个其它示例组合以便替换其它示例的类似特征或者以便将特征附加地引入其它示例。
虽然在此已经图示和描述了具体实施例,但是本领域普通技术人员将领会,在不脱离本发明的范围的情况下,各种替换的和/或等同的实现可以代替所示出和描述的具体实施例。本申请旨在覆盖在此讨论的具体实施例的任何适配或变化。因此,意图的是本发明仅受由权利要求及其等同物限制。

Claims (22)

1.一种在具有第一表面(104)和第二表面(106)的半导体本体(102)中制造半导体器件的方法,包括:
通过第二表面(106)将质子(I1)注入到半导体本体(102)中;
通过第二表面(106)将离子(I2)注入到半导体本体(102)中,其中离子是具有至少为9的原子序数的非掺杂元素的离子;并且此后
通过热退火来处理半导体本体(102)。
2.根据权利要求1所述的方法,其中热退火是在从350℃到430℃的温度范围内在从30分钟到4小时的时段内执行的。
3.根据前述权利要求中的任何一项所述的方法,其中半导体本体(102)是硅半导体本体,并且离子包括硅、氩、氪、氙、氖、氟、锗的离子。
4.根据前述权利要求中的任何一项所述的方法,其中以小于1013cm-2的剂量注入离子。
5.根据前述权利要求中的任何一项所述的方法,进一步包括,在通过第二表面(106)将质子(I1)注入到半导体本体(102)中之前,通过在第一表面(104)处对半导体本体(102)进行处理来形成半导体器件元件。
6.根据前述权利要求中的任何一项所述的方法,其中质子的穿透深度(p1)被设置为小于离子的穿透深度(p2)。
7.根据权利要求1至5中的任何一项所述的方法,其中质子的穿透深度(p1)被设置为大于离子的穿透深度(p2)。
8.根据前述权利要求中的任何一项所述的方法,其中离子的穿透深度(p2)和质子的穿透深度(p1)之间的比率在从0.1到3的范围内。
9.根据前述权利要求中的任何一项所述的方法,其中质子的穿透深度(p1)被设置为实质上等于离子的穿透深度(p2)。
10.根据前述权利要求中的任何一项所述的方法,其中通过第二表面(106)将离子(I2)注入到半导体本体(102)中包括基于至少两种不同的离子注入能量来注入离子(I2)。
11.根据前述权利要求中的任何一项所述的方法,其中通过第二表面(106)将离子(I2)注入到半导体本体(102)中包括基于至少两个不同的离子注入倾斜角度来注入离子(I2)。
12.根据前述权利要求中的任何一项所述的方法,其中通过第二表面(106)将质子(I1)注入到半导体本体(102)中包括基于至少两个不同的质子注入倾斜角度注入质子(I1)。
13.根据前述权利要求中的任何一项所述的方法,其中沿着与半导体本体(102)的主晶轴偏离至多1.5°的束轴注入离子的至少一部分,其中沿着半导体本体(102)的主晶轴出现沟道化。
14.根据前述权利要求中的任何一项所述的方法,其中在通过第二表面(106)将离子注入到半导体本体(102)中之前,通过第二表面(106)将质子注入到半导体本体(102)中。
15.根据权利要求1至11中的任何一项所述的方法,其中在通过第二表面将离子注入到半导体本体中之后,通过第二表面将质子注入到半导体本体中。
16.根据权利要求1至10中的任何一项所述的方法,其中通过注入掩模中的开口将离子注入到半导体本体(102)中。
17.一种在具有第一表面(104)和第二表面(106)的半导体本体(102)中制造半导体器件的方法,包括:
通过第二表面(106)将氢引入到半导体本体(102)中;
通过第二表面(106)将离子(I2)注入到半导体本体(102)中,其中离子是具有至少为9的原子序数的非掺杂元素的离子;并且此后
通过热退火对半导体本体(102)进行处理。
18.一种半导体器件(100),包括:
n掺杂区(108),其是由硅半导体本体(1021)中的氢相关施主限定的;
具有至少为9的原子序数的非掺杂元素,其中在n掺杂区(108)中的竖向电荷载流子浓度分布中的峰值(P1)和非掺杂元素的竖向浓度分布中的峰值(P2)之间的竖向距离(vd)小于在非掺杂元素的竖向浓度分布中的峰值(P2)和硅半导体本体(1021)的最接近表面(106)之间的竖向距离(d2)的50%。
19.根据前项权利要求所述的半导体器件(100),其中具有至少为9的原子序数的非掺杂元素的剂量小于1013cm-2
20.根据前述两项权利要求中的任何一项所述的半导体器件(100),其中由氢相关施主限定的n掺杂区(108)中的最大电荷载流子浓度在3×1015cm-3和2×1017cm-3之间的范围内。
21.根据前述三项权利要求中的任何一项所述的半导体器件(100),其中n掺杂区(108)中的电荷载流子浓度分布具有沿着横向方向的多个局部最小值。
22.根据前述四项权利要求中的任何一项所述的半导体器件(100),其中n掺杂区(108)是场停止区。
CN202211326038.9A 2021-10-27 2022-10-27 包括离子注入的制造半导体器件的方法和半导体器件 Pending CN116031150A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021127927.5A DE102021127927A1 (de) 2021-10-27 2021-10-27 Verfahren zum herstellen einer halbleitervorrichtung einschliesslich einer ionenimplantation und halbleitervorrichtung
DE102021127927.5 2021-10-27

Publications (1)

Publication Number Publication Date
CN116031150A true CN116031150A (zh) 2023-04-28

Family

ID=85796195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211326038.9A Pending CN116031150A (zh) 2021-10-27 2022-10-27 包括离子注入的制造半导体器件的方法和半导体器件

Country Status (3)

Country Link
US (1) US20230125859A1 (zh)
CN (1) CN116031150A (zh)
DE (1) DE102021127927A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005043913B4 (de) 2004-09-22 2011-06-30 Infineon Technologies AG, 81669 Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102020110072A1 (de) 2020-04-09 2021-10-14 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren

Also Published As

Publication number Publication date
US20230125859A1 (en) 2023-04-27
DE102021127927A1 (de) 2023-04-27

Similar Documents

Publication Publication Date Title
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10204979B2 (en) Semiconductor device and method of manufacturing the same
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
CN103943672B (zh) 处理含氧半导体晶片的方法及半导体元件
JP5594336B2 (ja) 半導体装置およびその製造方法
US8003502B2 (en) Semiconductor device and fabrication method
CN106062960B (zh) 半导体装置及半导体装置的制造方法
JP3684962B2 (ja) 半導体装置の製造方法
US8912623B2 (en) Fast recovery diode
CN102810566B (zh) 具有高阻断电压能力的功率半导体器件
US20180166530A1 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US8653556B2 (en) Vertical semiconductor device
US9397206B2 (en) Semiconductor device and method for manufacturing the same
EP2234144B1 (en) Method for manufacturing a power semiconductor device
JP2003224281A (ja) 半導体装置およびその製造方法
JP5022642B2 (ja) フィールドストップを有する半導体部品
JP4843923B2 (ja) 高耐圧半導体装置およびその製造方法
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
CN113517330A (zh) 垂直功率半导体器件及制造方法
CN111211054A (zh) 用于制造半导体器件的方法
WO2022265061A1 (ja) 半導体装置および半導体装置の製造方法
US20230092013A1 (en) Method of Forming a Semiconductor Device Including an Absorption Layer
US11742215B2 (en) Methods for forming a semiconductor device
JP2023168694A (ja) パワー半導体装置およびパワー半導体装置の製造方法
CN114695513A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication