CN101840893A - 直立式芯片的封装结构 - Google Patents

直立式芯片的封装结构 Download PDF

Info

Publication number
CN101840893A
CN101840893A CN200910129703A CN200910129703A CN101840893A CN 101840893 A CN101840893 A CN 101840893A CN 200910129703 A CN200910129703 A CN 200910129703A CN 200910129703 A CN200910129703 A CN 200910129703A CN 101840893 A CN101840893 A CN 101840893A
Authority
CN
China
Prior art keywords
chip
right type
type chip
support plate
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910129703A
Other languages
English (en)
Inventor
刘升聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200910129703A priority Critical patent/CN101840893A/zh
Publication of CN101840893A publication Critical patent/CN101840893A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种直立式芯片的封装结构，其包含至少一直立式芯片及一载板。所述至少一直立式芯片的一侧边上设有多个接点，所述载板的上表面对应设有多个焊垫，所述载板承载所述至少一直立式芯片，且所述多个接点电性连接所述多个焊垫。因此，所述直立式芯片的基板封装结构能简化所述载板的电路，并且能有效的排列更多的芯片于所述基板上。

Description

直立式芯片的封装结构
【技术领域】
本发明涉及一种直立式芯片的封装结构，特别是关于一种在载板上设有直立式芯片的半导体封装结构。
【背景技术】
现有芯片具有一有源表面及一背面，芯片与一基板封装的结合方式多为水平横置的方式，其芯片堆迭的方式亦为水平横置堆迭的方式。
请参照图1A所示，其揭示一种现有的堆迭芯片的封装结构的示意图，所述基板封装构包含一基板11、一第一芯片12、一第二芯片12a，所述基板11上承载所述第一芯片12及所述第二芯片12a。所述第一芯片12的有源表面朝上，及其背面朝下且贴附于所述基板11上；所述第二芯片12a的有源表面朝上，及其背面朝下且贴附于所述第一芯片12的有源表面上。所述第一芯片12及所述第二芯片12a分别通过多个连接线121及121a与所述基板11电性连接，所述基板11下表面设有多个锡球111，用以与一外部装置(未绘示)电性连接。因为所述第一芯片12朝上的有源表面必须保留一空间形成焊垫(未标示)与所述连接线121电性连接，因此所述第二芯片12a的宽度必需小于所述第一芯片12的宽度，也就是说愈往上的芯片的体积相对愈小，此种方式无法向上堆迭太多的芯片，而堆迭的效果也愈往上层愈无效率。同时，堆迭愈多的芯片，愈往上的芯片的连接线也会愈长，其愈容易增加打线设计上的复杂度及线材成本。
请参照图1B所示，其揭示另一种现有的堆迭芯片的封装结构的示意图，所述基板封装构包含一基板11、一第一芯片13、一第二芯片13a，所述基板11上承载所述第一芯片13及所述第二芯片13a。所述第一芯片13的有源表面朝下，及其背面朝上且以倒装芯片的方式设于所述基板11上；所述第二芯片13a的有源表面朝下，及其背面朝上且以倒装芯片的方式设于所述第一芯片13的背面上。所述第一芯片13通过多个凸块131与所述基板11电性连接，所述基板11的下表面设有多个锡球111，用以与一外部装置(未绘示)电性连接。所述第二芯片13a通过多个凸块131a与所述第一芯片13的背面电性连接，同时所述第一芯片13内设置多个对应的导通孔132，以将所述第二芯片13a转接至所述基板11。然而，所述导通孔132的设置相对使所述第一芯片13的成本增加，并且使所述第一芯片13的有源表面利用率降低。
请参照图1C所示，其揭示又一种现有的堆迭芯片的封装结构的示意图，所述基板封装构包含一基板11、一第一芯片14及一第二芯片14a，所述基板11上承载所述第一芯片14及所述第二芯片14a。所述第一芯片14的有源表面朝上，及其背面朝下且贴付于所述基板11上；所述第二芯片14a的有源表面朝下，及其背面朝上且以倒装芯片的方式设于所述第一芯片14a上。所述第一芯片14通过多个连接线141与所述基板11电性连接；所述第二芯片14a通过多个凸块141a与所述第一芯片14的有源表面电性连接，所述基板11下表面设有多个锡球111，用以与一外部装置(未绘示)电性连接。因为所述第一芯片14朝上的有源表面必须保留一空间形成焊垫(未标示)与所述连接线141电性连接，因此所述第二芯片14a的宽度必需小于所述第一芯片14的宽度，也就是说愈往上的芯片的体积相对愈小，此种方式无法向上堆迭太多的芯片，而堆迭的效果也愈往上层愈无效率。又因为所述第二芯片14a必需通过所述第一芯片14转接至所述基板11，因此需要占用所述第一芯片14一部分的焊垫(未标示)及连接线141，也相对使所述第一芯片14的有源表面设计复杂度及成本增加，并且使芯片体积利用率也降低。
请参照图1D所示，其揭示再一种现有的堆迭芯片的封装结构的示意图，所述基板封装构包含一基板11、一第一芯片15及一第二芯片15a，所述基板11上承载所述第一芯片15及所述第二芯片15a。所述第一芯片15的有源表面朝下，及其背面朝上且以倒装芯片的方式设于所述基板11上；所述第二芯片15a的有源表面朝上，及其背面朝下且贴付所述第一芯片15的背面上。所述第一芯片15通过多个凸块151与所述基板11电性连接；所述第二芯片15a通过多个连接线151a与所述基板11电性连接，所述基板11下表面设有多个锡球111，用以与一外部装置(未绘示)电性连接。因为所述第二芯片15a的连接线151a变长，使得封装胶体时容易断裂。同时，堆迭愈多的芯片，愈往上的芯片的连接线也会愈长，其愈容易增加打线设计上的复杂度及线材成本。
综上所述，现有结构无法有效堆迭太多芯片，而芯片堆迭愈多其芯片的利用率愈低，且所述基板相对应的电路也会愈复杂，并且封装结构的成本也会增加。再者，为了水平横置堆迭更多芯片，往往也需要将芯片研磨得更薄，其研磨程序相对增加制造成本及降低芯片良品率(yield)。另外，芯片之间相互堆迭也造成各芯片的散热效率变得较差。
因此，有必要提供一种直立式芯片的封装结构，以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的是提供一种直立式芯片的封装结构，其是在一封装载板上设置至少一直立式芯片，以简化所述载板的电路，并且能提高芯片的散热效率，以及省去对芯片进行研磨程序。
本发明的次要目的是提供一种直立式芯片的封装结构，其是将多个直立式芯片以有规则的排列方式设置于一载板上，以简化所述载板的电路，并且能有效的排列更多的芯片于所述载板上。
本发明的另一目的是提供一种直立式芯片的封装结构，其是将多个芯片底端设于一载板的一凹槽内，因此能提高所述芯片直立设于所述载板上的稳固性。
本发明的又一目的是提供一种直立式芯片的封装结构，其是使直立式芯片倾斜一角度的设于一载板上，因此能降低整体封装结构的高度。
为达上述目的，本发明提供一种直立式芯片的封装结构，其包含至少一直立式芯片及一载板。所述至少一直立式芯片的一侧边上设有多个接点，所述载板的上表面对应设有多个焊垫，所述载板承载所述至少一直立式芯片，且所述多个接点电性连接所述多个焊垫。因此，所述直立式芯片的基板封装结构能简化所述载板的电路，并且能有效的排列更多的芯片于所述基板上。
在本发明的一实施例中，所述至少一直立式芯片为二个或以上的直立式芯片，各二相邻所述直立式芯片之间具有一间隙。
在本发明的一实施例中，所述至少一直立式芯片为二个或以上的直立式芯片，各二相邻所述直立式芯片之间设有一间隔层。
在本发明的一实施例中，所述多个间隔层是环氧树脂层。
在本发明的一实施例中，所述载板设有一凹槽，所述凹槽用以插置所述直立式芯片，且所述焊垫位于所述凹槽内。
在本发明的一实施例中，所述封装结构另包含一胶体，以支撑固定所述直立式芯片于所述载板的上表面。
在本发明的一实施例中，所述多个直立式芯片相对于所述载板具有一倾斜角度。
在本发明的一实施例中，所述载板为一封装用基板或一芯片。
在本发明的一实施例中，所述直立式芯片的接点通过导电胶或焊料电性连接所述载板的焊垫。
在本发明的一实施例中，所述载板的一下表面更设有多个金属球。
【附图说明】
图1A至1D：现有堆迭芯片的封装结构的示意图。
图2A至2C：本发明由晶圆制成单一个直立式芯片的示意图。
图3A及3B：本发明由堆迭晶圆制成堆迭直立式芯片的示意图。
图4A：本发明的第一实施例的直立式芯片的封装结构的立体分解图。
图4B：本发明的第一实施例的直立式芯片的封装结构的封装示意图。
图5：本发明的第二实施例的直立式芯片的封装结构的封装示意图。
图6A：本发明的第三实施例的直立式芯片的封装结构的立体分解图。
图6B：本发明的第三实施例的直立式芯片的封装结构的封装示意图。
图7：本发明的第四实施例的直立式芯片的封装结构的封装示意图。
图8：本发明的第五实施例的直立式芯片的封装结构的封装示意图。
图9：本发明的第六实施例的直立式芯片的封装结构的封装示意图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
请参照图2A、2B及2C所示，其揭示本发明由晶圆制成单一个直立式芯片的示意图，其适用于制造具有单一个直立式芯片3的封装结构。首先提供一晶圆A，其具有多个芯片单元A1；接着，于所述晶圆A上制作多个导通孔A2，所述多个导通孔A2是位于每二排相邻所述芯片单元A1之间，并且跳行设置；最后，将所述晶圆A切割为多个直立式芯片3。如图2C所示，所述直立式芯片3具有一有源表面(未标示)及一背面(未标示)，所述直立式芯片3的一侧边的表面上具有多个接点31，所述接点31即为半个所述导通孔A2。其中所述导通孔A2的制造方法可优选自一种直通硅晶穿孔的方法(through-silicon via)但并不限于此。
请参照图3A及3B所示，本发明由堆迭晶圆制成堆迭直立式芯片的示意图，其适用于制造具有二个或以上直立式芯片3的封装结构。首先，如先前图2A及2B所示，提供一晶圆A，其具有多个芯片单元A1；接着，于所述晶圆A上制作多个导通孔A2，所述多个导通孔A2是位于每二排相邻所述芯片单元A1之间，并且跳行设置；接着，如图3A及3B所示，利用多个间隔层4迭置所述多个相同晶圆A；最后，再切割所述多个晶圆A形成一直立式芯片3的堆迭结构。如图3B所示，各二相邻所述直立式芯片3之间设有所述间隔层4。所述间隔层4的材料优选自环氧树脂，因此所述间隔层4优选是一环氧树脂层，但并不限于此。
请参照图4A及4B所示，其揭示本发明第一实施例的直立式芯片的封装结构的立体分解图及封装示意图，所述直立式芯片的封装结构包含一载板5及一直立式芯片3，所述直立式芯片3是采用如图2A至2C所制造的直立式芯片3结构。所述直立式芯片3的一侧边上设有多个接点31，所述载板5的一上表面对应设有多个焊垫51，所述多个焊垫51排列在一直线上。所述载板5承载所述直立式芯片3，且所述多个接点31电性连接所述多个焊垫51。再者，所述载板5的一下表面设有多个凸块52，用以与一外部装置(未绘示)电性连接。
在本发明第一实施例中，所述载板5是一封装用基板，例如单层或多层的印刷电路板、陶瓷电路板或挠性电路板等，但并不限于此。上述封装用基板适用于常见的具有基板(substrate)的封装构造，例如球形栅格阵列封装构造(BGA)、针脚栅格阵列封装构造(PGA)、接点栅格阵列封装构造(LGA)或基板上芯片封装构造(BOC)等；本发明的所述直立式芯片3的所述多个接点31可以是通过一导电胶或焊料(solder)电性连接所述多个焊垫51。
另外，本发明第一实施例的直立式芯片的封装结构另包含一胶体6，以支撑固定所述直立式芯片3于所述载板5的上表面，所述胶体6不具有电性传导的性质，其优选自一般的底部填充胶(underfill)，例如环氧树脂，但并不限于此。
如图4B所示，所述直立式芯片3是垂直设于所述载板5上，仅具有所述接点31的侧边与所述载板5相接触，因此所述直立式芯片3的有源表面及背面(未标示)是直接与空气接触。因此，本发明不但能节省所述载板5承载所述直立式芯片3的面积，并且可简化所述载板5的电路设计，同时能相对增加所述直立式芯片3的散热效率。
请参照图5所示，其揭示本发明第二实施例的直立式芯片的封装结构的封装示意图，其中所述封装结构包含一载板5及多个直立式芯片3，所述每一直立式芯片3的一侧边上设有多个接点31，所述载板5对应设有多个焊垫51，所述多个直立式芯片3间隔排列设于所述载板5上，且所述多个接点31电性连接所述多个焊垫51，所述多个焊垫51呈矩阵状排列。所述载板5的下表面设有多个金属球52，例如锡球，其用以与一外部装置(未绘示)电性连接。
如图5所示，所述多个直立式芯片3是垂直设于所述载板5上，仅具有所述接点31的侧边与所述载板5相接触，因此所述直立式芯片3的有源表面(未标示)及背面(未标示)是直接与空气接触。各二相邻所述直立式芯片3之间具有一间隙(未标示)。因为所述多个直立式芯片3形成有规则的排列方式，因此能有效利用所述载板5的有限空间设置多个直立式芯片3，并且可简化所述载板5的电路设计，同时能相对增加所述直立式芯片3的散热效率。另外，本发明第二实施例的直立式芯片的封装结构同样包含一胶体6，以支撑固定所述多个直立式芯片3于所述载板5上。此外，由于不需水平横置堆迭芯片，因此本发明不需对所述直立式芯片3进行研磨，故可相对降低制造成本及提高芯片良品率。
请参照图6A及图6B所示，其揭示本发明的第三实施例的直立式芯片的封装结构的立体分解图及封装示意图，本发明的第三实施例相似于本发明的第二实施例，不同之处在于：所述多个直立式芯片3是采用如图2A至2C所制造的直立式芯片3结构，或者是由如图3A及3B所制造的直立式芯片3的堆迭结构，其中各二相邻所述直立式芯片3之间具有间隔层4。因为所述多个直立式芯片3是形成有规则的排列方式，因此能利用所述载板5的有限空间有效设置多个直立式芯片3于所述载板5，所述多个直立式芯片3的功能可以是相同或者不相同，并且可简化所述载板5的电路设计。另外，最外侧的所述直立式芯片3的有源表面(未标示)或背面(未标示)是直接与空气接触，因此能相对增加堆迭结构的散热效率。此外，由于不需水平横置堆迭芯片，因此本发明不需对所述直立式芯片3进行研磨，故可相对降低制造成本及提高芯片良品率。
请参照图7所示，其揭示本发明的第四实施例的直立式芯片的封装结构的封装示意图，本发明的第四实施例相似于本发明的第三实施例，不同之处在于：所述多个直立式芯片3是设于一芯片之上。所述封装结构包含一第一载板7、一第二载板5及多个直立式芯片3，所述每一直立式芯片3的一侧边上设有多个接点31，所述第一载板7对应设有多个焊垫71，各二相邻所述直立式芯片3之间具有间隔层4，所述多个直立式芯片3排列设于所述第一载板7上。本实施例中的所述第一载板7是一芯片。所述多个接点31电性连接所述多个焊垫71，所述多个焊垫71呈矩阵状排列并形成在所述第一载板7的一有源表面上。所述第一载板7又设于所述第二载板5上，所述第一载板7通过多个连接线72与所述第二载板5的多个焊垫51电性连接，所述第二载板5的下表面设有多个金属球52，例如锡球，其用以与一外部装置(未绘示)电性连接。
如图7所示，本发明第四实施例的直立式芯片的封装结构另包含一胶体6，以支撑固定所述多个直立式芯片3于所述第一载板7上。另外，所述封装结构也包含一封装部8，用以包覆所述多个直立式芯片3底端、所述第一载板7及所述连接线72于所述第二载板5上。因为所述多个直立式芯片3是承载于一芯片上，因此能提供所述多个直立式芯片3封装于一载板的组合设计多样性。
请参照图8所示，其揭示本发明的第五实施例的直立式芯片的封装结构的封装示意图，本发明的第五实施例相似于本发明的第三实施例，不同之处在于：所述多个直立式芯片3底端是设于所述载板5之一凹槽53内。所述封装结构包含一载板5及多个直立式芯片3，所述每一直立式芯片3的一侧边上设有多个接点31，所述载板5的上表面对应所述多个直立式芯片3设有一凹槽53，所述凹槽53内设有对应的多个焊垫51，各二相邻所述直立式芯片3之间选择具有间隔层4或保持一间隙，所述多个直立式芯片3排列设于所述载板52的凹槽53内，所述多个接点31电性连接所述多个焊垫51，所述多个焊垫51呈矩阵状排列。所述载板5的下表面设有多个凸块52，用以与一外部装置(未绘示)电性连接。
如图8所示，所述多个芯片3底端及所述载板52的凹槽53的开口外唇缘上设有一胶体6，所述胶体6支撑固定所述多个直立式芯片3。因为所述多个芯片3底端是设于述载板52的凹槽53内，因此能提高所述多个直立式芯片3封装于一载板的稳固性。
请参照图9所示，其揭示本发明的第六实施例的直立式芯片的封装结构的封装示意图，本发明的第六实施例相似于本发明的第三实施例，不同之处在于：所述多个直立式芯片3是倾斜的设于所述载板5上。所述封装结构包含一载板5及多个直立式芯片3，所述每一直立式芯片3的一侧边上设有多个接点31，所述载板5的上表面设对应所述多个直立式芯片3，所述多个直立式芯片3，是以倾斜的方式相邻排列，每一所述直立式芯片3之间设有一间隔层4’，所述间隔层4’是依照所述多个直立式芯片3的倾斜角度设计适当粘合而形成的，所述多个芯片3底端及所述载板5上设有一胶体6’，所述胶体6’支撑固定所述倾斜的多个直立式芯片3。相对于所述载板5的上表面，所述直立式芯片3的倾斜角度优选介于45度至90度之间。
如图9所示，所述载板5设有对应于所述多个接点31的多个焊垫51，所述多个接点31与所述多个焊垫51之间设有多个焊料9，所述多个焊料9电性连接所述多个接点31及所述多个焊垫51。因为所述多个芯片3是倾斜的设于所述载板52上，因此能降低所述多个直立式芯片3封装于一载板的厚度。
如上所述，相较于图1A至图1D中现有的芯片堆迭的基板封装结构，其无法向上堆迭太多的芯片，而堆迭的效果也愈往上层其芯片体积利用率也降低、芯片成本愈增加及连接线设计过于复杂且容易断裂等缺陷，图2A至9中本发明在所述载板5上设有所述直立式芯片3，其能节省所述载板5、7承载所述直立式芯片3的面积，亦能有效堆迭设置多个直立式芯片3，并且可简化所述载板5、7的电路设计。另外，本发明也可以提供所述直立式芯片封装于一载板的组合多样性、稳固性及降低所述直立式芯片的厚度，并且能提高芯片的散热效率，以及省去对芯片进行研磨程序。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种直立式芯片的封装结构，其特征在于：所述封装结构包含：至少一直立式芯片，具有一侧边，所述侧边上设有多个接点；以及一载板，具有一上表面，所述上表面承载所述至少一直立式芯片，且所述上表面设有多个焊垫，以电性连接所述直立式芯片的侧边的多个接点。
2.如权利要求1所述的直立式芯片的封装结构，其特征在于：所述至少一直立式芯片为二个或以上的直立式芯片，各二相邻所述直立式芯片之间具有一间隙。
3.如权利要求1所述的直立式芯片的封装结构，其特征在于：所述至少一直立式芯片为二个或以上的直立式芯片，各二相邻所述直立式芯片之间设有一间隔层。
4.如权利要求3所述的直立式芯片的封装结构，其特征在于：所述多个间隔层是环氧树脂层。
5.如权利要求1、2或3所述的直立式芯片的封装结构，其特征在于：所述载板设有一凹槽，所述凹槽用以插置所述直立式芯片，且所述焊垫位于所述凹槽内。
6.如权利要求1、2或3所述的直立式芯片的封装结构，其特征在于：所述封装结构另包含一胶体，以支撑固定所述直立式芯片于所述载板的上表面。
7.如权利要求1或3所述的直立式芯片的封装结构，其特征在于：所述多个直立式芯片相对于所述载板具有一倾斜角度。
8.如权利要求1所述的直立式芯片的封装结构，其特征在于：所述载板为一封装用基板或一芯片。
9.如权利要求1所述的直立式芯片的封装结构，其特征在于：所述直立式芯片的接点通过导电胶或焊料电性连接所述载板的焊垫。
10.如权利要求1所述的直立式芯片的封装结构，其特征在于：所述载板的一下表面更设有多个金属球。
CN200910129703A 2009-03-19 2009-03-19 直立式芯片的封装结构 Pending CN101840893A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910129703A CN101840893A (zh) 2009-03-19 2009-03-19 直立式芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910129703A CN101840893A (zh) 2009-03-19 2009-03-19 直立式芯片的封装结构

Publications (1)

Publication Number Publication Date
CN101840893A true CN101840893A (zh) 2010-09-22

Family

ID=42744178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910129703A Pending CN101840893A (zh) 2009-03-19 2009-03-19 直立式芯片的封装结构

Country Status (1)

Country Link
CN (1) CN101840893A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332462A (zh) * 2014-09-16 2015-02-04 山东华芯半导体有限公司 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
US11482500B2 (en) * 2018-02-27 2022-10-25 Amkor Technology Singapore Holding Pte. Ltd. Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332462A (zh) * 2014-09-16 2015-02-04 山东华芯半导体有限公司 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN104332462B (zh) * 2014-09-16 2017-06-20 山东华芯半导体有限公司 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
US11482500B2 (en) * 2018-02-27 2022-10-25 Amkor Technology Singapore Holding Pte. Ltd. Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
CN111968942A (zh) * 2020-08-24 2020-11-20 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺
CN111968942B (zh) * 2020-08-24 2023-08-04 浙江集迈科微电子有限公司 一种转接板侧壁互联射频模组的互联工艺

Similar Documents

Publication Publication Date Title
US9978721B2 (en) Apparatus for stacked semiconductor packages and methods of fabricating the same
CN103620773B (zh) 两个或多个晶元的多晶元背面堆叠
JP5383024B2 (ja) 多層半導体パッケージ
KR100996318B1 (ko) 볼 그리드 어레이 패키지 상에 적층된 다이와 뒤집힌 랜드그리드 어레이 패키지를 포함하는 반도체 멀티패키지 모듈
US7368811B2 (en) Multi-chip package and method for manufacturing the same
JP5522561B2 (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US7605476B2 (en) Stacked die semiconductor package
JP5066302B2 (ja) 半導体装置
JP2009506571A (ja) インターポーザー基板に接続するための中間コンタクトを有するマイクロ電子デバイスおよびそれに関連する中間コンタクトを備えたマイクロ電子デバイスをパッケージする方法
KR102438456B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20160019739A (ko) 필라를 포함하는 반도체 소자 및 패키지 기판, 및 그것을 포함하는 반도체 패키지 및 패키지 적층 구조체
JP2005175423A (ja) 半導体パッケージ
KR20060125574A (ko) 오버행 다이용 에폭시 범프
US6294838B1 (en) Multi-chip stacked package
US20060063306A1 (en) Semiconductor package having a heat slug and manufacturing method thereof
CN110692132B (zh) 具有环形中介件的半导体装置组合件
CN101840893A (zh) 直立式芯片的封装结构
US20130176685A1 (en) Multi-layer ceramic circuit board, method of manufacturing the same, and electric device module using the same
CN115241171A (zh) 具有双层封装结构的Micro-LED微显示芯片
CN101465341B (zh) 堆叠式芯片封装结构
KR100950759B1 (ko) 스택 패키지
KR20120126366A (ko) 반도체 장치
JP2006108150A (ja) 半導体装置及び半導体装置の実装方法
KR20060058376A (ko) 적층 패키지 및 그 제조 방법
KR20080061604A (ko) 멀티칩 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100922