CN101834176B - 一种半桥驱动电路芯片 - Google Patents

一种半桥驱动电路芯片 Download PDF

Info

Publication number
CN101834176B
CN101834176B CN201010154591.XA CN201010154591A CN101834176B CN 101834176 B CN101834176 B CN 101834176B CN 201010154591 A CN201010154591 A CN 201010154591A CN 101834176 B CN101834176 B CN 101834176B
Authority
CN
China
Prior art keywords
power device
drive
leading foot
control circuit
dao
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010154591.XA
Other languages
English (en)
Other versions
CN101834176A (zh
Inventor
滕谋艳
潘建立
吴小晔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Core Integrated Circuit Ningbo Co Ltd
Original Assignee
DAILY SILVER IMP MICROELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DAILY SILVER IMP MICROELECTRONICS Co Ltd filed Critical DAILY SILVER IMP MICROELECTRONICS Co Ltd
Priority to CN201010154591.XA priority Critical patent/CN101834176B/zh
Publication of CN101834176A publication Critical patent/CN101834176A/zh
Application granted granted Critical
Publication of CN101834176B publication Critical patent/CN101834176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Inverter Devices (AREA)

Abstract

本发明公开了一种半桥驱动电路芯片，通过在引线框架的封装面上设置三个相互隔离且绝缘的基岛，每个基岛具有至少一个连接脚，驱动控制电路模块、第一功率器件和第二功率器件分别设置于三个基岛上，而驱动控制电路模块、第一功率器件和第二功率器件相互之间的连接通过金属导线实现，通过上述方式将驱动控制电路模块、第一功率器件和第二功率器件通过一个封装体封装在一起构成芯片，与现有的将驱动控制电路模块和两个功率器件分别独立封装形成三个芯片的方式相比，本芯片更为紧凑，且由于只使用了一个封装体，大大降低了生产成本，同时由于一个芯片内器件之间的相互连线的距离远小于现有的三个独立芯片之间的连线距离，大大减少了寄生参数。

Description

一种半桥驱动电路芯片
技术领域
本发明涉及一种半导体芯片的封装结构，尤其是涉及一种半桥驱动电路芯片。
背景技术
半桥驱动电路是开关电源里的一种常见应用电路，特别是在电子镇流器这一类产品的应用上。图1给出了典型的半桥驱动电路的原理图，其包括第一功率器件50和第二功率器件52，第一功率器件50用于高压侧驱动管，第二功率器件52用于低压侧驱动管，第一功率器件50的电流输入端501与高压端相连接，第一功率器件50的电流输出端502与第二功率器件52的电流输入端521相连接，第二功率器件52的电流输出端522与电源地或低压端相连接，第一功率器件50的电流输出端502与第二功率器件52的电流输入端521的公共连接端为半桥驱动电路的输出端51，第一功率器件50的信号控制端503和第二功率器件52的信号控制端523分别与用于为半桥驱动电路提供驱动信号的驱动控制电路的两个驱动信号输出端口相连接，驱动控制电路的两个驱动信号输出端口提供驱动信号驱动第一功率器件50和第二功率器件52工作。上述半桥驱动电路中所采用的第一功率器件50和第二功率器件52可以是功率MOSFET(Metal Oxide SemiconductorField Effect Transistor，金属氧化物半导体场效应晶体管)，也可以是其它类型的功率器件，如IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)、晶闸管等。图2a和图2b给出了典型的功率MOSFET的结构图，该功率MOSFET的其中一个表面上设置有一个控制端栅极G和一个源极S，该功率MOSFET的另一个表面上设置有一个漏极D，该功率MOSFET的栅极G为信号控制端，源极S为电流输出端，漏极D为电流输入端。
在现有应用中，通常是将驱动控制电路单独封装成一个芯片，将半桥驱动电路中所使用的两个功率器件也分别单独封装成两个芯片，这样在应用时，一般需要使用三个封装体，不仅成本较高，而且占用空间很大，同时在应用时由于封装有驱动控制电路的芯片与封装有功率器件的芯片之间的距离较远及两个封装有功率器件的芯片之间的距离也较远，因此将导致驱动控制电路与功率器件相互之间的连线及两个功率器件之间的连线较长，较长的连线将引入很多的寄生参数。
发明内容
本发明所要解决的技术问题是提供一种仅需使用一个封装体就能够将驱动控制电路和两个功率器件封装在一起，可有效减少寄生参数，且能够较好地满足各个器件散热要求的半桥驱动电路芯片。
本发明解决上述技术问题所采用的技术方案为：一种半桥驱动电路芯片，包括引线框架，所述的引线框架具有一个封装面，所述的封装面上设置有多个引出脚，其特征在于所述的封装面上还设置有三个相互隔离且绝缘的基岛，三个所述的基岛与各个所述的引出脚互不相连，三个所述的基岛各自均具有至少一个连接脚，各个所述的连接脚相互独立，任一个所述的连接脚与至少一个所述的引出脚相连接，三个所述的基岛上分别设置有驱动控制电路模块、第一功率器件和第二功率器件，所述的驱动控制电路模块的第一驱动信号输出端口通过金属导线与第一功率器件的信号控制端相连接，所述的驱动控制电路模块的第二驱动信号输出端口通过金属导线与第二功率器件的信号控制端相连接，所述的第一功率器件的电流输入端与所述的第一功率器件所在的所述的基岛的连接脚相连接，所述的第一功率器件的电流输出端通过金属导线与所述的第二功率器件的电流输入端相连接，所述的第二功率器件的电流输入端与所述的第二功率器件所在的所述的基岛的连接脚相连接，所述的第二功率器件的电流输出端通过金属导线与一个所述的引出脚相连接，所述的驱动控制电路模块的其余端口分别通过金属导线与空闲的所述的引出脚相连接。
所述的第一功率器件和所述的第二功率器件均为金属氧化物半导体场效应晶体管，所述的金属氧化物半导体场效应晶体管的上表面上设置有栅极和源极，所述的金属氧化物半导体场效应晶体管的下表面上设置有漏极，所述的金属氧化物半导体场效应晶体管的栅极为信号控制端，所述的金属氧化物半导体场效应晶体管的漏极为电流输入端，所述的金属氧化物半导体场效应晶体管的源极为电流输出端，所述的金属氧化物半导体场效应晶体管的下表面通过导电胶或其它导电物质或非导电胶粘接在所述的基岛上。
所述的第一功率器件和所述的第二功率器件均可为绝缘栅双极型晶体管。
所述的第一功率器件和所述的第二功率器件均可为晶闸管。
所述的驱动控制电路模块通过导电胶或其它导电物质或非导电胶固定于所述的基岛上。
与现有技术相比，本发明的优点在于通过在引线框架的封装面上设置三个相互隔离且绝缘的基岛，每个基岛具有至少一个连接脚，通过连接脚将基岛与引出脚连接起来，驱动控制电路模块、第一功率器件和第二功率器件分别设置于三个基岛上，而驱动控制电路模块与第一功率器件和第二功率器件之间的连接、第一功率器件与第二功率器件之间的连接、驱动控制电路模块和两个功率器件与引出脚之间的连接通过金属导线实现，通过上述方式将驱动控制电路模块、第一功率器件和第二功率器件通过一个封装体封装在一起构成芯片，与现有的将驱动控制电路模块和两个功率器件分别独立封装形成三个芯片的方式相比，本发明的芯片更为紧凑、占用空间更小，且由于只使用了一个封装体，大大降低了生产成本，同时由于一个芯片内部器件之间的相互连线的距离远小于现有的三个独立的芯片之间连线的距离，大大减少了寄生参数。
附图说明
图1为典型的半桥驱动电路的原理图；
图2a为典型的功率MOSFET的俯视图；
图2b为图2a的2B-2B方向的侧视图；
图3为本发明具体实施例一的基本结构示意图；
图4为本发明具体实施例二的基本结构示意图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：
如图3所示，本发明提出的一种半桥驱动电路芯片，其包括DIP-8(直插八脚集成)的引线框架9，引线框架9具有一个封装面91，封装面91上设置有八个相互隔离且绝缘的引出脚，分别为第1引出脚、第2引出脚、第3引出脚、第4引出脚、第5引出脚、第6引出脚、第7引出脚和第8引出脚，封装面91上还设置有三个相互隔离且绝缘的基岛21、22、23，三个基岛21、22、23与八个引出脚互不相连，三个基岛21、22、23各自均具有一个连接脚，基岛21具有连接脚211，基岛22具有连接脚221，基岛23具有连接脚231，三个连接脚211、221、231相互独立，连接脚211与第6引出脚相连接，连接脚221与第3引出脚相连接，连接脚231与第2引出脚相连接，三个基岛21、22、23上分别对应设置有驱动控制电路模块31、第一功率器件32和第二功率器件33，驱动控制电路模块31的第一驱动信号输出端口311通过金属导线与第一功率器件32的信号控制端相连接，为第一功率器件32提供高压侧驱动信号，驱动控制电路模块31的第二驱动信号输出端口312通过金属导线与第二功率器件33的信号控制端相连接，为第二功率器件33提供低压侧驱动信号，第一功率器件32的电流输入端与第一功率器件32所在的基岛22的连接脚221相连接，从而连接到第3引出脚上，第3引出脚外接总线电压，第一功率器件32的电流输出端通过金属导线与第二功率器件33的电流输入端相连接，第二功率器件33的电流输入端与第二功率器件33所在的基岛23的连接脚231相连接，从而连接到第2引出脚上，其中可将连接脚231作为第一功率器件32的电流输出端和第二功率器件33的电流输入端的公共连接端，作为由第一功率器件32和第二功率器件33构成的半桥驱动电路的输出端，第二功率器件33的电流输出端通过金属导线与第1引出脚相连接，第1引出脚外接电源地或其他公共电位，驱动控制电路模块31的其余端口依据各个端口的功能分别通过金属导线与空闲的第4引出脚、第5引出脚、第6引出脚、第7引出脚和第8引出脚相连接，实现将一个驱动控制电路模块31、第一功率器件32和第二功率器件33封装为一体，构成一个芯片。
在此具体实施例中，第一功率器件和第二功率器件均采用金属氧化物半导体场效应晶体管，其结构示意图如图2a和图2b所示，其耐压为400V～700V，金属氧化物半导体场效应晶体管的上表面上设置有栅极G和源极S，金属氧化物半导体场效应晶体管的下表面上设置有漏极D，金属氧化物半导体场效应晶体管的栅极G为信号控制端，金属氧化物半导体场效应晶体管的漏极D为电流输入端，金属氧化物半导体场效应晶体管的源极S为电流输出端，金属氧化物半导体场效应晶体管的下表面通过导电胶或非导电胶或其他用于导电或导热或固定的物质粘接在基岛上。三个基岛21、22、23及各自具有的连接脚211、221、231一般均为金属，当采用导电胶或其它导电物质将金属氧化物半导体场效应晶体管的下表面固定于基岛上时，第一功率器件32的电流输入端即漏极D直接与连接脚221电连接，第二功率器件33的电流输入端即漏极D直接与连接脚231电连接，无需使用任何金属导线；第一功率器件32的电流输出端即源极S与第二功率器件33的电流输入端即漏极D通过金属导线相连接构成半桥形式，但由于第二功率器件33的电流输入端即漏极D与基岛23是导通的，因此实际设计时只需将第一功率器件32的电流输出端即源极S通过金属导线连接到基鸟23上即可。
在此具体实施例中，驱动控制电路模块31也通过导电胶或其它导电物质或非导电胶或其他用于固定的物质固定于基岛21上；驱动控制电路模块31可采用现有的任意成熟的用于提供驱动信号的控制电路，如常见的栅驱动控制电路有UBA2014，UBA2014是NXP(恩智浦)公司推出的用来驱动荧光灯的电子镇流器的控制集成电路，像一般的控制集成电路一样，其能够驱动两个功率器件。
在此，第一功率器件和第二功率器件除采用金属氧化物半导体场效应晶体管(MOSFET)外，也可采用绝缘栅双极型晶体管(IGBT)、晶闸管等功率器件。对于绝缘栅双极型晶体管(IGBT)，将其集电极作为电流输入端口，将其发射极作为电流输出端口，将其栅极作为信号控制端口；对于晶闸管，将其阳极作为电流输入端口，将其阴极作为电流输出端口，将其门极作为信号控制端口。
实施例二：
如图4所示，本实施例中采用了SOIC-14(Small Outline Integrated Circuit Package，小外形集成电路封装)的引线框架9，该引线框架9的封装面91上设置有十四个相互隔离且绝缘的引出脚，分别为第1引出脚、第2引出脚、第3引出脚、第4引出脚、第5引出脚、第6引出脚、第7引出脚、第8引出脚、第9引出脚、第10引出脚、第11引出脚、第12引出脚、第13引出脚及第14引出脚，封装面11上还设置有三个相互隔离且绝缘的基岛21、22、23，三个基岛21、22、23与十四个引出脚互不相连，基岛21具有两个连接脚215、216，基岛22具有两个连接脚225、226，基岛23具有两个连接脚235、236，六个连接脚215、216、225、226、235、236相互独立，连接脚215与第6引出脚相连接，连接脚216与第11引出脚相连接，第6引出脚和第11引出脚通过基岛21相互电连接，连接脚225与第7引出脚相连接，连接脚226与第8引出脚相连接，第7引出脚和第8引出脚通过基岛22相互电连接，连接脚235分别与第3引出脚和第5引出脚相连接，连接脚236与第14引出脚相连接，第3引出脚、第5引出脚和第14引出脚通过基岛23相互电连接，三个基岛21、22、23上分别对应设置有驱动控制电路模块31、第一功率器件32和第二功率器件33，驱动控制电路模块31的第一驱动信号输出端口311通过金属导线连接到第4引出脚上，第一功率器件32的信号控制端通过金属导线连接到第4引出脚上，从而实现驱动控制电路模块31的第一驱动信号输出端口311通过金属导线与第一功率器件32的信号控制端的连接，驱动控制电路模块31的第一驱动信号输出端口311为第一功率器件32提供高压侧驱动信号，驱动控制电路模块31的第二驱动信号输出端口312通过金属导线连接到第2引出脚上，第二功率器件33的信号控制端通过金属导线连接到第2引出脚上，从而实现驱动控制电路模块31的第二驱动信号输出端口312通过金属导线与第二功率器件33的信号控制端的连接，实现驱动控制电路模块31的第二驱动信号输出端口312为第二功率器件33提供低压侧驱动信号，第一功率器件32的电流输入端与第一功率器件32所在的基岛22的两个连接脚225、226相连接，从而连接到第7引出脚和第8引出脚上，第7引出脚和第8引出脚外接总线电压，第一功率器件32的电流输出端通过金属导线与第二功率器件33的电流输入端相连接，第二功率器件33的电流输入端与第二功率器件33所在的基岛23的两个连接脚235、236相连接，从而连接到第3引出脚、第5引出脚和第14引出脚上，其中可将连接脚235或连接脚236作为第一功率器件32的电流输出端和第二功率器件33的电流输入端的公共连接端，作为由第一功率器件32和第二功率器件33构成的半桥驱动电路的输出端，第二功率器件33的电流输出端通过金属导线与第1引出脚相连接，第1引出脚外接电源地或其他公共电位，驱动控制电路模块31的其余端口依据各个端口的功能分别通过金属导线与空闲的第9引出脚、第10引出脚、第12引出脚和第13引出脚相连接，实现将一个驱动控制电路模块31、第一功率器件32和第二功率器件33封装为一体。
在此具体实施例中，第6引出脚和第11引出脚通过基岛21相互电连接，目的是为了使设置于基岛21上的驱动控制电路模块31工作时，能够很好地起到散热作用和支撑作用；第7引出脚和第8引出脚通过基岛22相互电连接，目的是为了使设置于基岛22上的第一功率器件32工作时，能够很好地起到散热作用和支撑作用；第3引出脚、第5引出脚和第14引出脚通过基岛23相互电连接，目的是为了使设置于基岛23上的第二功率器件33工作时，能够很好地起到散热作用和支撑作用。
在此，各个基岛的封装面上设置的连接脚的个数及各个连接脚的形状可以根据实际情况而定，连接脚主要起到支撑基岛、为设置于基岛上的器件工作时散热及连接基岛与引出脚三方面作用。
在此各个连接脚具体与哪个引出脚，及跟几个引出脚相连接，也是根据实际情况自定义的。
本发明的半桥驱动电路芯片，不局限于采用实施例一给出的DIP-8封装或实施例二给出的SOIC-14封装，可采用现有的任意成熟的引线框架实现。在具体设计本发明的半桥驱动电路芯片时，在引线框架允许的情况下，应将用于放置第一功率器件和第二功率器件的两个基岛的面积尽可能的设计的大些，这样更有利于第一功率器件和第二功率器件工作时散热。

Claims (5)

1.一种半桥驱动电路芯片，包括引线框架，所述的引线框架具有一个封装面，所述的封装面上设置有多个引出脚，其特征在于所述的封装面上还设置有三个相互隔离且绝缘的基岛，三个所述的基岛与各个所述的引出脚互不相连，三个所述的基岛各自均具有至少一个连接脚，各个所述的连接脚相互独立，任一个所述的连接脚与至少一个所述的引出脚相连接，三个所述的基岛上分别设置有驱动控制电路模块、第一功率器件和第二功率器件，所述的驱动控制电路模块的第一驱动信号输出端口通过金属导线与第一功率器件的信号控制端相连接，所述的驱动控制电路模块的第二驱动信号输出端口通过金属导线与第二功率器件的信号控制端相连接，所述的第一功率器件的电流输入端与所述的第一功率器件所在的所述的基岛的连接脚相连接，所述的第一功率器件的电流输出端通过金属导线与所述的第二功率器件的电流输入端相连接，所述的第二功率器件的电流输入端与所述的第二功率器件所在的所述的基岛的连接脚相连接，所述的第二功率器件的电流输出端通过金属导线与一个所述的引出脚相连接，所述的驱动控制电路模块的其余端口分别通过金属导线与空闲的所述的引出脚相连接。
2.根据权利要求1所述的一种半桥驱动电路芯片，其特征在于所述的第一功率器件和所述的第二功率器件均为金属氧化物半导体场效应晶体管，所述的金属氧化物半导体场效应晶体管的上表面上设置有栅极和源极，所述的金属氧化物半导体场效应晶体管的下表面上设置有漏极，所述的金属氧化物半导体场效应晶体管的栅极为信号控制端，所述的金属氧化物半导体场效应晶体管的漏极为电流输入端，所述的金属氧化物半导体场效应晶体管的源极为电流输出端，所述的金属氧化物半导体场效应晶体管的下表面通过导电胶或其它导电物质或非导电胶粘接在所述的基岛上。
3.根据权利要求1所述的一种半桥驱动电路芯片，其特征在于所述的第一功率器件和所述的第二功率器件均为绝缘栅双极型晶体管。
4.根据权利要求1所述的一种半桥驱动电路芯片，其特征在于所述的第一功率器件和所述的第二功率器件均为晶闸管。
5.根据权利要求1至4中任一项所述的一种半桥驱动电路芯片，其特征在于所述的驱动控制电路模块通过导电胶或其它导电物质或非导电胶固定于所述的基岛上。
CN201010154591.XA 2010-04-26 2010-04-26 一种半桥驱动电路芯片 Active CN101834176B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010154591.XA CN101834176B (zh) 2010-04-26 2010-04-26 一种半桥驱动电路芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010154591.XA CN101834176B (zh) 2010-04-26 2010-04-26 一种半桥驱动电路芯片

Publications (2)

Publication Number Publication Date
CN101834176A CN101834176A (zh) 2010-09-15
CN101834176B true CN101834176B (zh) 2012-10-24

Family

ID=42718198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010154591.XA Active CN101834176B (zh) 2010-04-26 2010-04-26 一种半桥驱动电路芯片

Country Status (1)

Country Link
CN (1) CN101834176B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855120A (zh) * 2012-12-06 2014-06-11 美格纳半导体有限公司 多芯片封装及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364680A (zh) * 2011-10-28 2012-02-29 无锡红光微电子有限公司 Dip封装引线框架
CN102543770A (zh) * 2012-01-18 2012-07-04 浙江阳光照明电器集团股份有限公司 一种紧凑型荧光灯专用半桥驱动集成电路的封装方法
CN102931104A (zh) * 2012-11-12 2013-02-13 杭州士兰集成电路有限公司 一种紧凑型智能功率驱动模块及其封装方法
JP6490027B2 (ja) * 2016-06-10 2019-03-27 三菱電機株式会社 半導体装置
CN108987354B (zh) * 2017-05-31 2020-07-24 乐金电子研发中心(上海)有限公司 一种宽禁带功率半导体模块封装结构
CN109509723B (zh) * 2017-09-15 2024-07-23 无锡华润华晶微电子有限公司 一种封装结构和接线盒
WO2019203139A1 (ja) * 2018-04-19 2019-10-24 ローム株式会社 半導体装置
CN114783993A (zh) * 2022-05-18 2022-07-22 东科半导体(安徽)股份有限公司 合封氮化镓功率器件的半桥拓扑集成方法和芯片
CN117637661B (zh) * 2024-01-26 2024-04-05 中科华艺(天津)科技有限公司 一种具备开关特性的rf射频芯片封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1356764A (zh) * 2001-12-28 2002-07-03 西安交通大学 基于分立元件的电力电子集成模块的制备
CN2650448Y (zh) * 2003-08-08 2004-10-20 洪学静 荧光灯调光电子镇流器
CN101114642A (zh) * 2006-04-27 2008-01-30 英飞凌科技奥地利股份公司 用作h-桥电路的功率半导体模块及其制造方法
JP2008166290A (ja) * 2008-02-04 2008-07-17 Internatl Rectifier Corp 単純化されたパッケージにおける混成安定器制御回路
CN101593655A (zh) * 2009-07-17 2009-12-02 威海新佳电子有限公司 一种pdp功率集成模块及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201655805U (zh) * 2010-04-26 2010-11-24 日银Imp微电子有限公司 一种半桥驱动电路芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1356764A (zh) * 2001-12-28 2002-07-03 西安交通大学 基于分立元件的电力电子集成模块的制备
CN2650448Y (zh) * 2003-08-08 2004-10-20 洪学静 荧光灯调光电子镇流器
CN101114642A (zh) * 2006-04-27 2008-01-30 英飞凌科技奥地利股份公司 用作h-桥电路的功率半导体模块及其制造方法
JP2008166290A (ja) * 2008-02-04 2008-07-17 Internatl Rectifier Corp 単純化されたパッケージにおける混成安定器制御回路
CN101593655A (zh) * 2009-07-17 2009-12-02 威海新佳电子有限公司 一种pdp功率集成模块及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855120A (zh) * 2012-12-06 2014-06-11 美格纳半导体有限公司 多芯片封装及其制造方法

Also Published As

Publication number Publication date
CN101834176A (zh) 2010-09-15

Similar Documents

Publication Publication Date Title
CN101834176B (zh) 一种半桥驱动电路芯片
CN101894834B (zh) 一种桥式驱动电路芯片
CN106711137B (zh) 半导体装置及采用该半导体装置的交流发电机
CN106206483B (zh) 电源模块
CN102194865B (zh) 大功率igbt平板压接式封装结构
CN102760724B (zh) 一种联合封装的功率半导体器件
CN102768999B (zh) 大功率整晶圆igbt封装结构
CN103972184B (zh) 芯片布置和芯片封装
CN109817612B (zh) 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN202120917U (zh) 大功率igbt平板压接式封装结构
CN104465549B (zh) 一种功率半导体模块
CN211700263U (zh) 多基岛引线框架以及电机驱动芯片的封装结构
CN201655805U (zh) 一种半桥驱动电路芯片
CN101630676A (zh) 新型直接敷铜基板布局的绝缘栅双极性晶体管模块
CN201508835U (zh) 新型直接敷铜基板布局的绝缘栅双极性晶体管模块
CN201717263U (zh) 一种桥式驱动电路芯片
CN103441124B (zh) 电压调节器的叠层封装方法及相应的叠层封装装置
CN105374811A (zh) 一种功率模块
CN205050829U (zh) 可用于表面贴装的高功率封装结构
CN202167995U (zh) 一种用于三相桥式驱动的智能功率模块
CN103367305A (zh) 一种用于igbt器件的电连接结构
CN205211749U (zh) 一种功率模块
CN209087837U (zh) 一种igbt模块
CN202749363U (zh) 大功率整晶圆igbt封装结构
CN107482108A (zh) 一种新型smd灯珠

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161213

Address after: 315809 Beilun City, Ningbo Province, Wan Chai street, Wan Jing Road, No. G, block, floor three, 12-3, 213

Patentee after: Core integrated circuit (Ningbo) Co., Ltd.

Address before: Ningbo city science and Technology Park in Zhejiang province 315040 lease Poplar Road No. 7 Lane 578

Patentee before: Daily Silver IMP Microelectronics Co., Ltd.