CN101826460B - 半导体元器件的干蚀刻方法 - Google Patents

半导体元器件的干蚀刻方法 Download PDF

Info

Publication number
CN101826460B
CN101826460B CN2009100468877A CN200910046887A CN101826460B CN 101826460 B CN101826460 B CN 101826460B CN 2009100468877 A CN2009100468877 A CN 2009100468877A CN 200910046887 A CN200910046887 A CN 200910046887A CN 101826460 B CN101826460 B CN 101826460B
Authority
CN
China
Prior art keywords
layer
top layer
etching
carried out
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100468877A
Other languages
English (en)
Other versions
CN101826460A (zh
Inventor
王新鹏
黄怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100468877A priority Critical patent/CN101826460B/zh
Publication of CN101826460A publication Critical patent/CN101826460A/zh
Application granted granted Critical
Publication of CN101826460B publication Critical patent/CN101826460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明中公开了一种半导体元器件的干蚀刻方法，该方法包括：在硅基底材料上依次形成SiO2层、低介电常数绝缘材料层、顶层、含Si的底部抗反射层和光阻层；对含Si的底部抗反射层和光阻层进行蚀刻后，对顶层和低介电常数绝缘材料层进行蚀刻，并去除蚀刻过程中产生的残留物；对由于进行所述蚀刻后而暴露出的顶层进行氟气处理，使得在对顶层进行蚀刻的同时不对顶层之下的低介电常数材料进行蚀刻；去除对顶层进行蚀刻时所产生的残留物。通过使用上述的半导体元器件的干蚀刻方法，解决了顶部收缩和弓形轮廓的问题，使得所形成的顶层具有较好的轮廓，可大大提高半导体元器件的电学性能。

Description

半导体元器件的干蚀刻方法
技术领域
本发明涉及半导体元器件的制造技术，尤其是指一种半导体元器件的干蚀刻方法。
背景技术
近年来，随着半导体元器件制造技术的飞速发展，干蚀刻(Dry Etch)技术已经被广泛地应用在半导体元器件的制造工艺之中。例如，在半导体元件制造技术中的有效区域(AA，Active Area)的光刻工艺中，一般先在硅基底材料上依次形成SiO2(undoped silicon glass)层、黑钻石(BD，Black Diamond)低介电常数(Low-K)绝缘材料层、顶层(Cap layer)、含Si的底部抗反射(Si-BARC，Bottom Anti-Reflective Coating)层和光阻(PR，Photo Resist)层，然后先对所述PR层和Si-BARC层进行蚀刻，再对顶层和黑钻石低介电常数绝缘材料层进行蚀刻。通常情况下，所述对顶层和黑钻石低介电常数绝缘材料层的蚀刻过程被称之为主蚀刻(ME，Main Etch)过程。在主蚀刻过程后，再通过各种清洗方法去除(Strip)上述主蚀刻过程中所产生的残留物。
但是，在使用上述干蚀刻工艺进行蚀刻时，例如，在45nm制造技术的第一金属连接层(M1)干蚀刻工艺中，由于顶层氧化物与各个薄膜层或低介电常数(Low-K)材料之间的蚀刻速率不同，从而使得在上述干蚀刻工艺中存在顶层收缩(Cap layer Shrinkage)或弓形轮廓(Bowing Profile)的问题。图1为现有技术中的顶层轮廓的效果示意图。如图1所示，上述的弓形轮廓将导致有效区域较小，而且难于通过物理气相沉积(PVD)进行隔离物沉积(BarrierDepositon)和难于进行电化学电镀(Electrical Chemical Plating)，因此将对半导体元器件的电学性能带来不利的影响。
发明内容
有鉴于此，本发明的主要目的在于提供一种半导体元器件的干蚀刻方法，从而解决顶部收缩和弓形轮廓的问题，使得所形成的顶层具有较好的轮廓。
为达到上述目的，本发明中的技术方案是这样实现的：
一种半导体元器件的干蚀刻方法，该方法包括：
在硅基底材料上依次形成SiO2层、低介电常数绝缘材料层、顶层、含Si的底部抗反射层和光阻层；
对含Si的底部抗反射层和光阻层进行蚀刻后，对顶层和低介电常数绝缘材料层进行蚀刻，并去除蚀刻过程中产生的残留物；
对由于对顶层和低介电常数绝缘材料层进行蚀刻后而暴露出的顶层进行氟气处理，使得在对顶层进行蚀刻的同时不对顶层之下的低介电常数材料进行蚀刻；
去除对顶层进行蚀刻时所产生的残留物。
在对顶层进行氟气处理时，所使用的源功率为800～1500瓦，所使用的偏转功率为零。
在对顶层进行氟气处理时，所使用的源功率为1000瓦。
在对顶层进行氟气处理时，使用一氧化碳或氮气作为稀释气体。
当使用一氧化碳作为稀释气体时，所述一氧化碳的流量为300～400标准毫升/分钟。
在对顶层进行氟气处理时，使用CF4或CHF3作为蚀刻气体。
当使用CF4作为蚀刻气体时，所述CF4的流量为50～80标准毫升/分钟。
当使用CF4作为蚀刻气体时，所述CF4的流量为60标准毫升/分钟。
当使用一氧化碳作为稀释气体，并使用CF4作为蚀刻气体时，CF4与一氧化碳的流量的比值小于0.2
综上可知，本发明中提供了一种半导体元器件的干蚀刻方法。在所述半导体元器件的干蚀刻方法中，由于在所述主蚀刻过程之后，进行了上述的氟气处理，从而解决了顶部收缩和弓形轮廓的问题，使得所形成的顶层具有较好的轮廓，可大大提高半导体元器件的电学性能。
附图说明
图1为现有技术中的顶层轮廓的效果示意图。
图2为本发明中半导体元器件的干蚀刻方法的流程示意图。
图3为使用本发明的氟气处理方法后的顶层轮廓的效果示意图。
具体实施方式
为使本发明的目的、技术方案和优点表达得更加清楚明白，下面结合附图及具体实施例对本发明再作进一步详细的说明。
图2为本发明中半导体元器件的干蚀刻方法的流程示意图。如图2所示，本发明中所提供的半导体元器件的干蚀刻方法包括如下所述的步骤：
步骤201，在硅基底材料上依次形成SiO2层、低介电常数(Low-K)绝缘材料层、顶层、Si-BARC层和PR层。
在本步骤中，所述低介电常数绝缘材料层是由具有较低的介电常数K的介质材料形成的介质层。在常用的半导体制造工艺中，Low-K材料的K值可以约等于3；通常情况下，Low-K材料的K值一般都小于或等于2.8。在本发明的技术方案中，所述的低介电常数绝缘材料层可以是黑钻石低介电常数绝缘材料层。
步骤202，对PR层和Si-BARC和进行蚀刻后，进行主蚀刻过程。
在本步骤中，首先对所述PR层和Si-BARC层进行蚀刻，然后再对顶层和黑钻石低介电常数绝缘材料层进行蚀刻。通常情况下，所述对顶层和低介电常数绝缘材料层的蚀刻过程被称之为主蚀刻(ME，Main Etch)过程。在主蚀刻过程后，再通过各种清洗方法去除(Strip)上述蚀刻过程中所产生的残留物。在本步骤中，所述对PR层和Si-BARC和进行蚀刻，以及进行主蚀刻过程，均可使用本领域中常用的蚀刻技术或方法进行蚀刻，具体的蚀刻技术或方法在此不再赘述。
步骤203，对顶层进行氟气处理(Fluorine gas treatment)。
在本步骤中，将对由于进行上述蚀刻后而暴露出的顶层进行氟气处理，使得在对顶层进行蚀刻的同时不对顶层之下的低介电常数材料进行蚀刻。所述氟气处理方法是一种等离子体蚀刻方法，所述氟气处理方法可以具有以下所述的特点：
1)所使用的源功率(Source Power)较高，但所使用的偏转功率(BiasPower)为零，即不使用偏转功率。其中，高的源功率可以使得用于蚀刻的离子浓度比较大，可以提高对顶层的蚀刻速率；同时，由于偏转功率为0，则等离子体的离子轰击效果较弱，从而使得可有效得对顶层进行蚀刻，而不会对顶层之下的低介电常数材料进行蚀刻。
在本发明的技术方案中，所使用的源功率可以为800～1500瓦(W)，较佳的，所使用的源功率为1000W.
2)使用一氧化碳(CO)或氮气(N2)作为稀释气体(Dilute gas)。
在现有技术中，一般使用氩气(Ar)或氦气(He)作为稀释气体，但在本发明的技术方案中，将不使用Ar或He，而使用CO或N2作为稀释气体，从而可有效提高顶层对顶层下的低介电常数材料的选择比(即蚀刻速率的比值)，使得在蚀刻过程中对顶层的蚀刻速率大于对顶层之下的低介电常数材料的蚀刻速率。较佳的，在本发明的技术方案中，所使用的稀释气体为CO，所述CO的流量为300～400标准毫升/分钟(sccm)；较佳的，所述CO的流量为300sccm。
3)使用CF4或CHF3作为蚀刻气体，由于上述蚀刻气体中氟的含量比较高，因此可有效提高氧化物对低介电常数材料的选择比，即提高顶层对顶层下的低介电常数材料的选择比。在本发明的技术方案中，所使用的蚀刻气体为CF4，所述CF4的流量为50～80sccm；较佳的，所述CF4的流量为60sccm。此外，当使用CO作为稀释气体，并使用CF4作为蚀刻气体时，CF4与CO的流量的比值小于0.2。
在本发明的技术方案中，所述的氟气处理方法可以只具有特点1)，也可以只具有特点1)和2)或只具有特点1)和3)。
步骤204，去除上述对顶层进行蚀刻过程中的残留物。
在本发明的技术方案中，可通过本领域中常用的清洗方法或其他的处理方法去除上述对顶层进行蚀刻过程中的残留物，在此不再赘述。
图3为使用本发明的氟气处理方法后的顶层轮廓的效果示意图。如图3所示，在使用上述氟气处理方法后，顶层收缩(Cap layer shrinkage)和弓形轮廓(Bowing profile)的问题得到了很大的改善，所形成的顶层具有较好的轮廓。
综上可知，在本发明所提供的上述半导体元器件的干蚀刻方法中，由于在所述主蚀刻过程之后，进行了上述的氟气处理，从而解决了顶部收缩和弓形轮廓的问题，使得所形成的顶层具有较好的轮廓，可大大提高半导体元器件的电学性能。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种半导体元器件的干蚀刻方法，其特征在于，该方法包括：
在硅基底材料上依次形成SiO2层、低介电常数绝缘材料层、顶层、含Si的底部抗反射层和光阻层；
对光阻层和含Si的底部抗反射层进行蚀刻后，对顶层和低介电常数绝缘材料层进行蚀刻，并去除蚀刻过程中产生的残留物；
对由于对顶层和低介电常数绝缘材料层进行蚀刻后而暴露出的顶层进行氟气处理，使得在对顶层进行蚀刻的同时不对顶层之下的低介电常数材料进行蚀刻；
去除对顶层进行蚀刻时所产生的残留物。
2.根据权利要求1所述的方法，其特征在于：
在对顶层进行氟气处理时，所使用的源功率为800～1500瓦，所使用的偏转功率为零。
3.根据权利要求2所述的方法，其特征在于：
在对顶层进行氟气处理时，所使用的源功率为1000瓦。
4.根据权利要求1所述的方法，其特征在于：
在对顶层进行氟气处理时，使用一氧化碳或氮气作为稀释气体。
5.根据权利要求4所述的方法，其特征在于：
当使用一氧化碳作为稀释气体时，所述一氧化碳的流量为300～400标准毫升/分钟。
6.根据权利要求1或4所述的方法，其特征在于：
在对顶层进行氟气处理时，使用CF4或CHF3作为蚀刻气体。
7.根据权利要求6所述的方法，其特征在于：
当使用CF4作为蚀刻气体时，所述CF4的流量为50～80标准毫升/分钟。
8.根据权利要求6所述的方法，其特征在于：
当使用CF4作为蚀刻气体时，所述CF4的流量为60标准毫升/分钟。
9.根据权利要求6所述的方法，其特征在于：
当使用一氧化碳作为稀释气体，并使用CF4作为蚀刻气体时，CF4与一氧化碳的流量的比值小于0.2。
CN2009100468877A 2009-03-02 2009-03-02 半导体元器件的干蚀刻方法 Active CN101826460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100468877A CN101826460B (zh) 2009-03-02 2009-03-02 半导体元器件的干蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100468877A CN101826460B (zh) 2009-03-02 2009-03-02 半导体元器件的干蚀刻方法

Publications (2)

Publication Number Publication Date
CN101826460A CN101826460A (zh) 2010-09-08
CN101826460B true CN101826460B (zh) 2012-03-21

Family

ID=42690299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100468877A Active CN101826460B (zh) 2009-03-02 2009-03-02 半导体元器件的干蚀刻方法

Country Status (1)

Country Link
CN (1) CN101826460B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590873B (zh) * 2015-12-23 2018-07-03 苏州工业园区纳米产业技术研究院有限公司 一种干法刻蚀凸块形貌可控的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534429A (en) * 2004-04-14 2005-10-16 Taiwan Semiconductor Mfg Dual damascene structure formed of low-k dielectric materials
JP2006032568A (ja) * 2004-07-14 2006-02-02 Nec Electronics Corp ドライエッチング方法および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200534429A (en) * 2004-04-14 2005-10-16 Taiwan Semiconductor Mfg Dual damascene structure formed of low-k dielectric materials
JP2006032568A (ja) * 2004-07-14 2006-02-02 Nec Electronics Corp ドライエッチング方法および半導体装置の製造方法

Also Published As

Publication number Publication date
CN101826460A (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
US6630406B2 (en) Plasma ashing process
US20200168791A1 (en) Method of making magnetoresistive random access memory device
WO2006020344A1 (en) Method for stripping photoresist from etched wafer
TWI774790B (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
KR102399361B1 (ko) 20 nm 이하 mram 디바이스들을 제조하기 위한 다수의 하드 마스크 패터닝
CN110600376B (zh) 聚合物的去除方法
KR20090008240A (ko) Ｍｒａｍ 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법
CN100468690C (zh) 高深宽比自对准接触刻蚀中减低接触电阻的方法
CN101826460B (zh) 半导体元器件的干蚀刻方法
JP5642427B2 (ja) プラズマ処理方法
KR20200102617A (ko) 산화 갈륨의 표면 처리 방법
US20070045227A1 (en) Method of stripping photoresist
TW201539576A (zh) 在蝕刻製程期間薄硬遮罩的原位維護之系統及方法
KR101711647B1 (ko) 도전성 라인 사이의 유전 물질 제거 방법
KR100862315B1 (ko) 마스크 리워크 방법
JP2005057276A (ja) Ｈｉｇｈ−ｋ物質を選択的に除去する方法
CN109037040B (zh) 提高双大马士革刻蚀次沟槽工艺窗口的方法
CN102097360B (zh) 刻蚀连接孔的方法
CN1932652A (zh) 光致抗蚀剂剥离方法
KR100461743B1 (ko) 이리듐-탄탈-산소 전극의 플라즈마 에칭 및 에칭후세정하는 방법
KR20080072255A (ko) 반도체 소자의 절연막 식각 방법
JPH0722391A (ja) ドライエッチング方法
KR0142838B1 (ko) 플라즈마 식각 장치의 쳄버 크리닝 방법
JP6372436B2 (ja) 半導体装置の作製方法
TW451345B (en) Cleaning method of the residual material after removing photoresist

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant