CN101809723B - 蚀刻蚀刻层的方法和装置 - Google Patents

蚀刻蚀刻层的方法和装置 Download PDF

Info

Publication number
CN101809723B
CN101809723B CN2008801100457A CN200880110045A CN101809723B CN 101809723 B CN101809723 B CN 101809723B CN 2008801100457 A CN2008801100457 A CN 2008801100457A CN 200880110045 A CN200880110045 A CN 200880110045A CN 101809723 B CN101809723 B CN 101809723B
Authority
CN
China
Prior art keywords
arc
layer
gas
cos
open
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801100457A
Other languages
English (en)
Other versions
CN101809723A (zh
Inventor
池贞浩
乔纳森·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN101809723A publication Critical patent/CN101809723A/zh
Application granted granted Critical
Publication of CN101809723B publication Critical patent/CN101809723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

为了完成前述并根据本发明的目的,提供一种用于蚀刻蚀刻层的方法,该蚀刻层位于图案化掩模下的防反射涂覆(ARC)层下。打开该ARC层并将特征穿过该图案化掩模蚀刻入该蚀刻层。该打开该ARC层包括(1)提供包含含卤素气体、COS和含氧气体的ARC打开气体,(2)从该ARC打开气体形成等离子体以打开该ARC层;以及停止提供该ARC打开气体以停止该等离子体。该图案化掩模是具有线-间隔图案的光阻(PR)掩模。该ARC打开气体中的COS减少该蚀刻层的该图案化特征的线宽粗糙度(LWR)。

Description

蚀刻蚀刻层的方法和装置
交叉引用 
根据35U.S.C.§119(e),本申请声明申请号为60/975,751,名称为“LINE WIDTH ROUGHNESS CONTROL WITH ARC LAYER OPEN”,提交日为2007年9月27日,以Chi等人为发明人的美国临时申请的优先权,为所有目的将其内容通过参考并入此处。 
背景技术
本发明涉及在半导体器件生产过程中透过掩模蚀刻蚀刻层,更准确地说,本发明涉及半导体器件生产过程中透过掩模使用防反射涂覆层的开口控制细小特征的线宽粗糙度(LWR)。 
在半导体晶片处理过程中,该半导体器件的特征是使用熟知的图案化和蚀刻工艺限定在晶片中的。在这些工艺(光刻)中,光阻(PR)材料被沉积在该晶片上,然后暴露于由中间掩模(reticle)过滤过的光中。该中间掩模一般来说是玻璃板,该玻璃板被图案化了示例性的特征几何形状,该几何形状可以阻挡光线通过该中间掩模传播。 
穿过该中间掩模以后,光与光阻材料的表面接触。光改变该光阻材料的化学成分,使得显影剂(developer)可以除去该光阻材料的一部分。在正光阻材料的情况下,暴露的区域被除去,而在负光阻材料的情况下,未暴露区域被除去。其后,该晶片被蚀刻以从不再由光阻材料保护的区域除去下层材料,并由此在该晶片中限定想要的特征。 
通常,在光刻步骤中,在光阻掩模下提供一个或多个防反射涂覆(ARC),例如底部防反射涂覆(BARC)和/或电介质防反射涂覆(DARC)层。这些层减少或消除了光阻曝光过程中的反射(其可能产生驻波)。这种驻波可能导致缺陷,比如光阻侧壁的正弦形“扇贝(scalloping)”,或光阻层既不的“脚”的形成。因此,在光阻层和要透过光阻掩模蚀刻的其它器件材料(例如SiO2)上通常设置BARC/DARC层。BARC/DARC层可以是以有机物或无机物为基础的,而且通常是由与下层电介质材料不同的材料组成的。例如,无机BARC层可以是由氮化钛(TiN)以及氮氧化硅(SiON)组成的。 
超大规模集成电路(ULSI)中的临界尺寸(CD)均匀性是高性能器件的决定性参数。例如,栅电极中的CD均匀性影响该器件的阈值电压分布和总良率。随着ULSI的设计规则减少,通过光刻图案化的线性特征的线的边缘粗糙度(线宽粗糙度:LWR)变得更差。LWR是测量从上往下看时线性特征边缘平滑度的尺度。理想的特征具有如图1中所示的那样“像尺子一样笔直”的边缘。然而,由于种种原因,线性特征有时候反而会呈现如图1B所示的锯齿状。锯齿状线(即,具有高LWR)通常是不良的,因为沿该线性特征测量到的CD在各个位置会不同,导致产生的器件的运行不可靠。 
具有193nm波长的氟化氩(ArF)准分子激光器(ArF光刻技术)已经被用于亚0.04μm器件的生产。这种浸没193nm光刻技术使得能够进行110nm节点以下的处理。在大多数高集成度电路中这样小的特征要求更高的分辨率和CD均匀性。相应地,在193nm光刻技术中,LWR问题变得更糟。 
发明内容
为了完成前述并根据本发明的目的,提供一种用于蚀刻蚀刻层的方法,该蚀刻层位于图案化掩模下的防反射涂覆(ARC)层下。打开该ARC层并将特征穿过该图案化掩模蚀刻入该蚀刻层。该打开该ARC层包括(1)提供包含含卤素气体、COS和含氧气体的ARC打开气体,(2)从该ARC打开气体形成等离子体以打开该ARC层;以及停止提供该ARC打开气体以停止该等离子体。该图案化掩模是具有线-间隔图案的光阻(PR)掩模。该ARC打开气体中的COS减少该蚀刻层的该图案化特征的线宽粗糙度(LWR)。 
在本发明的另一种表现方式中,提供一种用于减少蚀刻层的蚀刻的线宽粗糙度(LWR)的方法,该蚀刻层位于图案化掩模下的防反射涂覆(ARC)层下。该图案化掩模可具有线-间隔图案。打开该ARC层并将该特征穿过该图案化掩模蚀刻入该蚀刻层。在该ARC层打开中,提供包含含卤素气体、COS和含氧气体的ARC打开气体。从该ARC打开气体形成等离子体以打开该ARC层,并停止提供该ARC打开气体以停止该等离子体。该ARC层包括底部防反射涂覆(BARC)层或电介质防反射涂覆(DARC)层中的至少一个。 
在本发明的又一种表现方式中,提供一种用于蚀刻蚀刻层的装置,该蚀刻层位于图案化掩模下的防反射涂覆(ARC)层下。该装置包括等离子体处理室。该等离子体处理室包括形成等离子体处理室外壳的室壁、用于在该等离子体处理室外壳内支撑衬底的衬底支座、用于调节该等离子体处理室外壳内的气压的气压调节器、用于向该等离子体处理室外壳提供电力以维持等离子体的至少一个电极、电气连接到该至少一个电极的至少一个RF电源、用于向该等离子体处理室外壳内提供气体的进气口和于从该等离子体处理室外壳中排出气体的出气口。该等离子体处理室进一步包括气体源和控制器。该气体源与该进气口流体连通,并包括包括含卤素气体源、 COS气体源和含氧气体源的ARC打开气体源和蚀刻气体源。该控制器可控地连接于该气体源和该至少一个RF电源并包括至少一个处理器和计算机可读介质。该计算机可读介质包括用于打开该ARC层的计算机可读代码、用于将特征穿过打开的ARC和该图案化掩模蚀刻入该蚀刻层的计算机可读代码。该用于打开该ARC层的计算机可读代码包括用于使包含分别来自该含卤素气体源、该COS气体源和该含氧气体源的含卤素气体、COS和含氧气体的ARC打开气体流入该等离子体室的计算机可读代码、用于从该ARC打开气体形成等离子体的计算机可读代码和用于停止该ARC打开气体的气流的计算机可读代码。该用于将特征穿过打开的ARC和该图案化掩模蚀刻入该蚀刻层的计算机可读代码包括用于提供来自该蚀刻气体源的蚀刻气体的计算机可读代码、用于从该蚀刻气体形成等离子体的计算机可读代码和用于停止该蚀刻气体的计算机可读代码。该计算机可读介质进一步包括用于除去该图案化掩模的计算机可读代码。 
下面在发明的详细说明中,结合以下各图,对本发明的这些和其它特征进行更加详细的描述。 
附图说明
本发明是以附图中各图中的实施例的方式进行描绘的,而不是通过限制的方式,其中类似的参考标号指示类似的元件,其中: 
图1A-B是用于说明线宽粗糙度的示意图。 
图2A是在本发明的一个实施方式中使用的工艺的高水平流程图。 
图2B是按照本发明的一个实施方式用于ARC层打开的详细流程图。 
图3是依照本发明的一个实施方式处理的,在衬底上形成的层的堆栈(包括置于图案化掩模下的ARC层下的蚀刻层)的横截面示意图。 
图4A-4C示意性地描绘了图案化光阻掩模、ARC层和蚀刻层的堆栈,其中该蚀刻层具有ARC层打开步骤和蚀刻步骤之后的CD缺陷。 
图5是依照本发明的一个实施方式,可以用来打开ARC层并可选地用于蚀刻蚀刻层的等离子体处理室的示意图。 
图6A-B描绘了一个计算机***,其适于实现本发明的实施方式中使用的控制器。 
图7A示意性地描绘了依照本发明的一个实施方式,在电介质蚀刻步骤之后的层的堆栈的横截面视图的示例。 
图7B示意性地描绘了在剩余的ACL被除去之后,该堆栈的俯视图的示例,其对应于图7A。 
图7C示意性地描绘了依照本发明的一个实施方式的线宽测量的一个示例。 
图8A显示了ARC打开化学物质不含COS的蚀刻工艺后的堆栈的轮廓的示例。 
图8B-8D显示了,依照本发明的一个实施方式,分别向ARC打开化学物质添加5sccm、10sccm和15sccm的COS的轮廓的示例。 
图9A-9D显示了除去ACL之后的图8A-8D的相应的俯视图。 
图10是对应于图9A-9D的特征测量到的LWR的箱须图(box-and-whisker plot)。 
具体实施方式
现在参考附图中描绘的一些优选实施方式,对本发明进行详细描述。在下面的描述中,阐明了许多具体细节以提供对本发明的彻底理解。然而,显然,对于本领域的技术人员来说,本发明没有这些具体细节中的一些或全部仍然可以实施。在其它情况下,没有对已知的工艺步骤和/或结构进行详细描述,以免不必要地模糊本发明。 
为了便于理解,图2A是在本发明的一个实施方式中使用的一个工艺的高水平流程图。提供一个衬底,该衬底具有被置于图案化掩模下的防反射涂覆(ARC)层下的蚀刻层(步骤102)。为了便于理解本发明,图3是在衬底202上形成的层的堆栈200的横截面示意图,该衬底202包括被置于图案化掩模216下的ARC层210下的蚀刻层204。图案化掩模212可以是光阻(PR)掩模。在此实施例中,掩模216是PR掩模,其具有线-间隔(1ine-space)图案以在该蚀刻层中形成多个线和间隔。PR掩模216可以是通过具有约40nm CD的浸没193nm光刻图案化的。 
如图3所示,蚀刻层204可包括电介质层206和无定形碳层(ACL)208。电介质层206可以是由基于硅的氧化物(比如SiO2)、氮化硅(SiN)或正硅酸乙酯(TEOS)的电介质材料制成的。无定形碳类似于聚合物,但是有更少的氢和更多的碳,因为它是通过CVD在大于200C的高温下沉积的,因此它比聚合物更耐蚀刻。ARC层210可包括在PR掩模216下形成的底部防反射涂覆(BARC)层212,以及在BARC层212下的电介质防反射涂覆(DARC)层214。这些层减少或消除了光阻曝光过程中的反射。BARC/DARC层可以 是以有机物或无机物为基础的,而且同时是由于下层电介质材料不同的材料组成的。例如,当BARC层212是以碳为基础的有机层,而上蚀刻层(在此实施例中是ACL 208)也是以碳为基础的材料,无机BARC层,比如氮氧化硅(SiON)会阻止蚀刻层在ARC层打开工艺过程中被不想要地蚀刻。在一个具体的实施例中,堆栈200可具有厚度为约100nm的PR掩模216、厚度为约20nm的BARC层212、厚度为约40nm的DARC层214,厚度为约220nm的ACL层208,以及厚度为约210nm的电介质(比如TEOS或PE-TEOS)层206。这种结构适合于半导体器件中的栅电极。在此实施例中,电介质层206中的目标特征可具有5∶1或更大,优选为10∶1或更大的高长宽比。 
再参考图2A,使用PR掩模216作为蚀刻掩模打开ARC层210(步骤104)。通常,蚀刻工艺的第一步是打开任何ARC层(或BARC/DARC层)。这通常是一个关键步骤,因为ARC层充当下面各层的掩模。也就是说,在该ARC层中存在的某些类型的缺陷可以转化为下面的各蚀刻层(比如电介质层)中的特征中的类似缺陷。例如,这种缺陷可能是临界尺寸(CD)的缺陷。光阻掩模通常限定期望的特征尺寸。如果,在蚀刻之后,ARC层比光阻开口(像在“脚”缺陷的情况下)更窄的话,那么下面的蚀刻层的最终CD可能也比期望的更窄,如图4A-4C所示。图4A示意性地描绘了图案化PR掩模302、ARC层304和蚀刻层306的堆栈300,其中图案化掩模302具有期望的CD。图4B示意性地描绘了在ARC打开工艺之后的堆栈300,其中该CD由于“脚”效应而变窄了。图4C示意性地描绘了在主(电介质)蚀刻工艺之后的堆栈300,其中变窄的CD被转换为蚀刻层306中的蚀刻特征的更窄的CD。 
在具有线-间隔图案的PR掩模的情况下,如果打开的ARC层具有粗糙边缘,也就是说,ARC层的线性开口具有不一致或不均匀的打开宽度,这种粗糙的ARC层还会导致该电介质层中蚀刻的特征具 有线宽粗糙度。与控制蚀刻特征的竖直轮廓的均匀性或一致性不同,本发明控制从上往下看该特征时,该蚀刻特征在水平方向上的均匀性和一致性。 
图5是可用于发明性蚀刻的等离子体处理室400的示意图。等离子体处理室400包含约束环402、上电极404、下电极408、气体源410和连接于排气口的排气泵420。在等离子体处理室400中,衬底202(具有层的堆栈)被放到下电极408上。下电极408包含合适的衬底卡持机构(例如,静电、机械夹具等)以固定衬底202。反应器顶部428包直接面对下电极408配置的上电极404。上电极404、下电极408和约束环402限定受限的等离子体体积。气体由气体源410供应到该受限的等离子体体积并透过约束环402和出气口由排气泵420从该受限的等离子体体积排出。除了帮助排出气体外,排气泵420还帮助调节气压。在此实施方式中,气体源410包含ARC打开气体源430,该ARC打开气体源430包括COS源412、含氧气体源416和含卤素气体源418。气体源410可进一步包含其它气体源,比如用于在处理室400中对蚀刻层执行后续蚀刻工艺的蚀刻气体源414。 
如图5所示,RF电源448电性连接于下电极408。室壁452围绕约束环402、上电极404和下电极408。RF电源448可包含2MHz电源、60MHz电源和27MHz电源。连接RF电力到该电极的不同组合是可能的。在朗姆研究公司的电介质蚀刻***(比如由加利福尼亚弗雷蒙的朗姆研究公司制造的 
Figure GPA00001081244200081
系列,其可以用于本发明的一个优选实施方式)中,该27MHz、2MHz和60MHz电源构成了连接到下电极的RF电源448,而该上电极接地。控制器435可控地连接于RF电源448、排气泵420和气体源410。 
图6A和6B描绘了计算机***800,其适于实现用于本发明的实施方式的控制器435。图5A显示了计算机***的一种可能的物理形式。当然,该计算机***可具有多种物理形式,范围从集成电路、 印刷电路板和小型手持装置直到大型超级计算机。计算机***800包括监视器802、显示器804、外壳806、磁盘驱动808、键盘810和鼠标812。磁盘814是计算机可读介质,用于向计算机***800传送数据或从计算机***800传输数据。 
图6B是计算机***800的方框图的一个实施例。各种子***连接于***总线820。一个或多个处理器822(也称为中央处理单元,或CPU)耦合于存储器件,包括存储器824。存储器824包括随机存取存储器(RAM)和只读存贮器(ROM)。正如本领域中熟知的那样,ROM能够向该CPU单向传送数据和指令,而RAM通常可以用于以双向方式传送数据和指令。这两种类型的存储器可以包括下面所述的任何合适的计算机可读介质。固定磁盘826也双向耦合于CPU 822;它提供额外的数据存储容量而且还包括任何下述的任何的计算机可读介质。固定磁盘826可被用来存储程序、数据等等而且通常是比主存储器更慢的第二级存储介质(比如硬盘)。应当理解,固定磁盘826中保存的信息,在适当的情况下,可以作为虚拟存储器(virtual memory)以标准方式合并在存储器824中。可移除磁盘814可以采取下述的任何计算机可读介质的形式 
CPU 822也耦合于各种输入/输出设备,比如显示器804、键盘810、鼠标812和扬声器830。通常,输入输出设备可能是下述任何一种:视频显示器、轨迹球、鼠标、键盘、麦克风、触摸屏、传感器读卡器、磁带或纸带阅读器、书写板、触摸笔、语音或笔迹识别器、生物特征阅读器,或其它的电脑。可选地,CPU 822使用网络接口840耦合于另一台计算机或电信网络。使用这种网络接口,可以想象,在执行上述方法步骤的过程中,该CPU可以从网络接收信息,或者可以输出信息到网络。而且,本发明的方法实施方式可以在CPU 822上单独执行或者通过网络(比如因特网)与共享部分处理的远程CPU一起执行。 
另外,本发明的实施方式进一步涉及具有计算机可读介质的计算机存储器产品,该计算机可读介质具有用以执行各种由计算机完成的操作的计算机代码。该介质和计算机代码可以是为本发明的目的专门设计和制造的,也可以是对具有计算机软件领域的技术的人员来说熟知并可以获得的。计算机可读介质的实施例包括但不限于:磁介质比如硬盘、软盘和磁带;光介质比如CD-ROM和全息器件;磁光(magneto-optical)介质,比如光软盘(floptical disks);和被专门配置为存储和执行程序代码的硬件装置,比如专用集成电路(ASIC)、可编程逻辑器件(PLD)和ROM和RAM器件。计算机代码的实施例包括比如由编译器产生的机器码和包含由计算机使用解释器执行的更高级别代码的文件。计算机可读介质还可以是由嵌入载波中的计算机数据信号传输并表示由处理器执行的指令序列的计算机代码。 
图2B之后是用于ARC层打开(步骤104)的详细流程图,其可以如上所述使用等离子体处理室400执行。具有堆栈200的衬底202被提供到等离子体处理室400中。在打开该ARC层前,也可以在同一个处理室400中执行掩模216的图案化。在ARC层打开工艺(步骤104)中,提供包含含卤素气体、COS和含氧气体的ARC打开气体,如图2B所示。在本发明的一个实施方式中,该含卤素气体可包含CF4或CHF3的至少一种。更一般地说,该含卤素气体可包含碳氢化合物、碳氟化合物和/或碳氟氢化合物成分,例如,CH2F2、CH3F等。在一个具体实施例中,该等离子体室中的气压被设定为70毫托,并提供包括175sccm CF4、26sccm CHF3、5-15sccm COS和9sccm O2的ARC打开气体。更一般地说,优选地,COS占蚀刻剂气体的总流量的约1%到70%。优选地,COS占蚀刻剂气体的总流量的约2-50%。更优选地,COS占蚀刻剂气体总流量的约3-10%。 
然后,从该ARC打开气体形成等离子体(步骤124)以便打开该ARC层(步骤126)。在此实施例中,该RF电源提供60MHz的400瓦的电力,持续44-49秒。在打开ARC层后,停止ARC打开气流以便停止该等离子体(步骤128)。 
按照本发明的一个实施方式,如图2A所示,可以使用与打开该ARC层所用的同一个等离子体处理室400来将特征蚀刻入该蚀刻层202(步骤106)。例如,可以使用打开的ARC层210作为掩模蚀刻ACL208。例如,这种ACL蚀刻可以使用在15毫托的室内气压下包括70sccm N2和200sccm O2的化学物质。该RF电源提供60MHz的700瓦的电力,持续68秒。然后,可以使用图案化的ACL 208作为蚀刻掩模来蚀刻电介质层206以形成特征。例如,电介质蚀刻可以使用在70毫托的室内气压下包括1200sccm Ar、135sccm CF4、和6sccm O2的化学物质。该射频电源提供60MHz的250瓦的电力以及2MHz、250瓦的电力,持续132秒。在此实施例中,图案化的ACL 208可以被认为是用于电介质蚀刻的硬掩模。因此,通过灰化工艺或类似工艺可以除去任何剩下的掩模(步骤108)。 
图7A示意性地描绘了电介质蚀刻后(步骤106)层的堆栈700的横截面视图的实施例。如图7A所示,具有线-间隔图案的特征被蚀刻入电介质层206。ACL208的一部分留在蚀刻后的电介质层206顶上。图7B示意性地描绘了在剩余的ACL被除去(步骤108)之后的堆栈700的对应的俯视图的实施例。图8A-8D是使用ARC蚀刻的堆栈的扫描电子显微(SEM)图像的实施例,其中该ARC打开化学物质包含各种量(气流速率)的COS。图8A显示了其中不向该ARC打开化学物质中添加COS的轮廓作为参考。图8B-8D显示了分别向该ARC打开化学物质添加5sccm、10sccm和15sccm COS的轮廓。图9A-9D是在剩余的ACL被除去(步骤108)之后与图8A-8D对应的SEM图像俯视图。对于该蚀刻特征的竖直轮廓,根据具体的ARC打 开化学物质没有重大的变化。然而,当在除去ACL208之后沿蚀刻线特征测量线(电介质层206的宽度)的线宽(LW)时,当该ACR打开化学物质包含COS时LWR改进了(即,减少了)。如图7C所示,可以沿着该线在特定数量的点上测量线宽,并可以得到比如第一四分位数、中位数和第三四分位数等统计参数以评价LWR。 
图10是对应于图9A-9D的特征测量到的LWR的箱须图(也被称为箱图)。此处,分割每个箱的线在中间值上,而箱代表四分位距(IQR)(该第三四分位数-该第一四分位数)。“须”描绘了最小和最大值。如图10所示,通过在ARC打开化学物质中添加COS,LWR减少了。 
在本发明的其它实施方式中,该蚀刻层可以是非掺杂或掺杂的二氧化硅基材料(例如TEOS、BPSG、FSG等)、有机硅酸盐玻璃(OSG)、多孔OSG、氮化硅基材料、氮氧化硅基材料、碳化硅基材料、低k电介质或任何的金属栅材料。在本发明的其它实施方式中,该蚀刻层可以是非掺杂或掺杂的二氧化硅基材料(例如TEOS、PETEOS、BPSG、FSG等)、氮化硅基材料(SixNy)、碳化硅基材料、或低k电介质,其可以是有机基或氧化硅基的,比如SiLK或有机硅酸盐玻璃(OSG),或任何金属栅材料。 
尽管参考一些优选实施方式描述了此发明,然而有变更、置换、修改和各种等同替换,均落入此发明的范围。应当注意,有许多实现本发明的方法和装置的替代方式。因而,所附权利要求的范围意在被解读为包括所有这些落入本发明的真实精神和范围的变更、置换和各种等同替换。 

Claims (30)

1.一种用于蚀刻蚀刻层的方法,该蚀刻层位于图案化掩模下的防反射涂覆(ARC)层下,该方法包含:
打开该ARC层,包含:
提供包含含卤素气体、COS和含氧气体的ARC打开气体;
从该ARC打开气体形成等离子体以打开该ARC层;以及
停止提供该ARC打开气体以停止该等离子体;以及将特征穿过该图案化掩模蚀刻入该蚀刻层。
2.根据权利要求1所述的方法,其中该图案化掩模是具有线-间隔图案的光阻(PR)掩模,且其中该ARC打开气体中的COS减少该蚀刻层的图案化特征的线宽粗糙度(LWR)。
3.根据权利要求1或2所述的方法,其中该ARC层包括下述层中的至少一个:
底部防反射涂覆(BARC)层;或
电介质防反射涂覆(DARC)层。
4.根据权利要求1或2所述的方法,其中该含卤素气体包括下述至少一种:
CF4;或
CHF3
5.根据权利要求1或2所述的方法,其中COS占该ARC打开气体的总流量的1%到70%。
6.根据权利要求5所述的方法,其中COS占该ARC打开气体的总流量的2%到50%。
7.根据权利要求6所述的方法,其中COS占该ARC打开气体的总流量的3%到10%。
8.根据权利要求3所述的方法,其其中该含卤素气体包括下述至少一个:
CF4;或
CHF3
9.根据权利要求3所述的方法,其中COS占该ARC打开气体的总流量的1%到70%。
10.根据权利要求9所述的方法,其中COS占该ARC打开气体的总流量的2%到50%。
11.根据权利要求10所述的方法,其中COS占该ARC打开气体的总流量的3%到10%。
12.一种用于减少蚀刻层的蚀刻的线宽粗糙度(LWR)的方法,该蚀刻层位于具有线-间隔图案的图案化掩模下的防反射涂覆(ARC)层下,该方法包含:
打开该ARC层,包含:
提供包含含卤素气体、COS和含氧气体的ARC打开气体;
从该ARC打开气体形成等离子体以打开该ARC层;以及
停止提供该ARC打开气体以停止该等离子体;以及将特征穿过该图案化掩模蚀刻入该蚀刻层。
13.根据权利要求12所述的方法,其中该ARC层包括下述至少一个:
底部防反射涂覆(BARC)层;或
电介质防反射涂覆(DARC)层。
14.根据权利要求12或13所述的方法,其中该含卤素气体包括下述至少一个:
CF4;或
CHF3
15.根据权利要求12或13所述的方法,其中COS占该ARC打开气体的总流量的1%到70%。
16.根据权利要求15所述的方法,其中COS占该ARC打开气体的总流量的2%到50%。
17.根据权利要求16所述的方法,其中COS占该ARC打开气体的总流量的3%到10%。
18.根据权利要求14所述的方法,其中COS占该ARC打开气体的总流量的1%到70%。
19.根据权利要求18所述的方法,其中COS占该ARC打开气体的总流量的2%到50%。
20.根据权利要求19所述的方法,其中COS占该ARC打开气体的总流量的3%到10%。
21.一种用于蚀刻蚀刻层的装置,该蚀刻层位于图案化掩模下的防反射涂覆(ARC)层下,该装置包含:
等离子体处理室,包含:
形成等离子体处理室外壳的室壁;
用于在该等离子体处理室外壳内支撑衬底的衬底支座;
用于调节该等离子体处理室外壳内的气压的气压调节器;
用于向该等离子体处理室外壳提供电力以维持等离子体的至少一个电极;
电气连接到该至少一个电极的至少一个RF电源;
用于向该等离子体处理室外壳内提供气体的进气口;以及
用于从该等离子体处理室外壳中排出气体的出气口;
与该进气口流体连通的气体源,包含:
包括含卤素气体源、COS气体源和含氧气体源的ARC打开气体源;以及
蚀刻气体源;
可控地连接于该气体源和该至少一个RF电源的控制器,
包含:
至少一个处理器;以及
计算机可读介质,包含:
用于打开该ARC层的计算机可读代码,包含:
用于使包含分别来自该含卤素气体源、该COS气体源和该含氧气体源的含卤素气体、COS和含氧气体的ARC打开气体流入该等离子体处理室的计算机可读代码;
用于从该ARC打开气体形成等离子体的计算机可读代码;以及
用于停止该ARC打开气体的气流的计算机可读代码;
用于穿过打开的ARC和该图案化掩模将特征蚀刻入该蚀刻层的计算机可读代码,包含
用于提供来自该蚀刻气体源的蚀刻气体的计算机可读代码;
用于从该蚀刻气体形成等离子体的计算机可读代码;以及
用于停止该蚀刻气体的计算机可读代码;以及
用于除去该图案化掩模的计算机可读代码。
22.一种用于蚀刻蚀刻层的装置,该蚀刻层位于图案化掩模下的防反射涂覆(ARC)层下,该装置包含:
用于打开该ARC层的工具,包含:
用于提供包含含卤素气体、COS和含氧气体的ARC打开气体的工具;
用于从该ARC打开气体形成等离子体以打开该ARC层的工具;以及
用于停止提供该ARC打开气体以停止该等离子体的工具;以及
用于将特征穿过该图案化掩模蚀刻入该蚀刻层的工具。
23.根据权利要求22所述的装置,其中该ARC层包括下述至少一个:
底部防反射涂覆(BARC)层;或
电介质防反射涂覆(DARC)层。
24.根据权利要求22或23所述的装置,其中该含卤素气体包括下述至少一个:
CF4;或
CHF3
25.根据权利要求22或23所述的装置,其中COS占该ARC打开气体的总流量的1%到70%。
26.根据权利要求25所述的装置,其中COS占该ARC打开气体的总流量的2%到50%。
27.根据权利要求26所述的装置,其中COS占该ARC打开气体的总流量的3%到10%。
28.根据权利要求24所述的装置,其中COS占该ARC打开气体的总流量的1%到70%。
29.根据权利要求28所述的装置,其中COS占该ARC打开气体的总流量的2%到50%。
30.根据权利要求29所述的装置,其中COS占该ARC打开气体的总流量的3%到10%。
CN2008801100457A 2007-09-27 2008-09-15 蚀刻蚀刻层的方法和装置 Active CN101809723B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US97575107P 2007-09-27 2007-09-27
US60/975,751 2007-09-27
PCT/US2008/076435 WO2009042438A1 (en) 2007-09-27 2008-09-15 Line width roughness control with arc layer open

Publications (2)

Publication Number Publication Date
CN101809723A CN101809723A (zh) 2010-08-18
CN101809723B true CN101809723B (zh) 2012-04-04

Family

ID=40508869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801100457A Active CN101809723B (zh) 2007-09-27 2008-09-15 蚀刻蚀刻层的方法和装置

Country Status (5)

Country Link
US (1) US8158524B2 (zh)
KR (1) KR101562408B1 (zh)
CN (1) CN101809723B (zh)
TW (1) TWI458009B (zh)
WO (1) WO2009042438A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809721B (zh) * 2007-09-27 2013-03-06 朗姆研究公司 电介质蚀刻中的形貌控制
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
JP5486883B2 (ja) * 2009-09-08 2014-05-07 東京エレクトロン株式会社 被処理体の処理方法
JP5606060B2 (ja) * 2009-12-24 2014-10-15 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
US8449293B2 (en) 2010-04-30 2013-05-28 Tokyo Electron Limited Substrate treatment to reduce pattern roughness
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
US8906810B2 (en) 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
CN104370268B (zh) * 2013-08-16 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
US9018103B2 (en) 2013-09-26 2015-04-28 Lam Research Corporation High aspect ratio etch with combination mask
KR102372892B1 (ko) 2017-08-10 2022-03-10 삼성전자주식회사 집적회로 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277494A (ja) * 1999-03-26 2000-10-06 Sony Corp 有機系反射防止膜のエッチング方法および半導体装置の製造方法
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
JP2004087896A (ja) * 2002-08-28 2004-03-18 Matsushita Electric Ind Co Ltd パターン形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
EP0363150B1 (en) 1988-10-07 1994-06-01 Matsushita Electric Industrial Co., Ltd. A lens molding method
JP3220992B2 (ja) 1991-01-22 2001-10-22 ソニー株式会社 ドライエッチング方法
FR2673763A1 (fr) 1991-03-06 1992-09-11 Centre Nat Rech Scient Procede de gravure anisotrope des polymeres par plasma.
JPH04354331A (ja) 1991-05-31 1992-12-08 Sony Corp ドライエッチング方法
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
WO1997024750A1 (en) 1995-12-29 1997-07-10 Trikon Technologies, Inc. Method for etching silicon dioxide using unsaturated fluorocarbons
US5804088A (en) * 1996-07-12 1998-09-08 Texas Instruments Incorporated Intermediate layer lithography
WO1998032162A1 (fr) 1997-01-21 1998-07-23 Matsushita Electric Industrial Co., Ltd. Procede de formation de configuration
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP2000306884A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp プラズマ処理装置およびプラズマ処理方法
TW463307B (en) * 2000-06-29 2001-11-11 Mosel Vitelic Inc Manufacturing method of dual damascene structure
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
JP3883470B2 (ja) * 2002-05-14 2007-02-21 沖電気工業株式会社 半導体装置の製造方法
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7645707B2 (en) 2005-03-30 2010-01-12 Lam Research Corporation Etch profile control

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277494A (ja) * 1999-03-26 2000-10-06 Sony Corp 有機系反射防止膜のエッチング方法および半導体装置の製造方法
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
JP2004087896A (ja) * 2002-08-28 2004-03-18 Matsushita Electric Ind Co Ltd パターン形成方法

Also Published As

Publication number Publication date
US8158524B2 (en) 2012-04-17
KR20100077176A (ko) 2010-07-07
WO2009042438A1 (en) 2009-04-02
CN101809723A (zh) 2010-08-18
US20090087996A1 (en) 2009-04-02
TWI458009B (zh) 2014-10-21
KR101562408B1 (ko) 2015-10-21
TW200943408A (en) 2009-10-16

Similar Documents

Publication Publication Date Title
CN101809723B (zh) 蚀刻蚀刻层的方法和装置
US8329585B2 (en) Method for reducing line width roughness with plasma pre-etch treatment on photoresist
CN101726993B (zh) 双层、三层掩模cd控制
US7645707B2 (en) Etch profile control
CN101971301B (zh) 利用稀有气体等离子的线宽粗糙度改进
CN101971291B (zh) 双掩模自对准双图案化技术(SaDPT)工艺
US20050277289A1 (en) Line edge roughness reduction for trench etch
CN101292197A (zh) 具有减小的线条边缘粗糙度的蚀刻特征
CN105390390A (zh) 无限选择性的光刻胶掩膜蚀刻
CN101903977A (zh) 光刻胶两次图案化
CN102318037B (zh) 利用arc层打开的cd偏置负载控制
CN101925984A (zh) 减小光阻剥离过程中对低k材料的损害
US7341953B2 (en) Mask profile control for controlling feature profile
US7208420B1 (en) Method for selectively etching an aluminum containing layer
US20060011578A1 (en) Low-k dielectric etch
US7544521B1 (en) Negative bias critical dimension trim

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant