CN101807909B - 应用于驱动电路的缓冲器以及应用于负载装置的驱动方法 - Google Patents
应用于驱动电路的缓冲器以及应用于负载装置的驱动方法 Download PDFInfo
- Publication number
- CN101807909B CN101807909B CN2009100043716A CN200910004371A CN101807909B CN 101807909 B CN101807909 B CN 101807909B CN 2009100043716 A CN2009100043716 A CN 2009100043716A CN 200910004371 A CN200910004371 A CN 200910004371A CN 101807909 B CN101807909 B CN 101807909B
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- oxide
- field effect
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 230000001276 controlling effect Effects 0.000 claims abstract description 20
- 230000001105 regulatory effect Effects 0.000 claims abstract description 13
- 230000005669 field effect Effects 0.000 claims description 67
- 239000004065 semiconductor Substances 0.000 claims description 67
- 230000004913 activation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
一种应用于驱动电路的缓冲器以及应用于负载装置的驱动方法。其中,一种应用于驱动电路的缓冲器,包含第一晶体管、第二晶体管以及转换速率控制电路。该第一晶体管用以提供电流至输出端。该第二晶体管则用以从该输出端汲取电流。该转换速率控制电路用以根据该输入信号来控制该第一晶体管以及该第二晶体管的至少其中之一的转换速率。该调控电路用以防止该第一晶体管以及该第二晶体管同时导通。
Description
技术领域
本发明涉及一种驱动电路缓冲器及其方法,尤指一种包含一个用来提供适当驱动能力的转换速率控制电路的驱动电路缓冲器及其方法。
背景技术
一般而言,驱动电路包含缓冲器作为其最后一级,用来提供适当驱动能力来驱动耦合于该缓冲器的负载。然而,负载值会随着不同的结构、材料以及输入信号而改变,并且该缓冲器的输出信号会随着不同的负载而改变,因此,假若该缓冲器的输出信号必须要符合下列标准,如行动产业处理器介面(MIPI)的标准(举例来说,其转换速率(slew rate)不能超过一预定值),则该缓冲器的输出信号便不能毫无限制地随着负载变化。
发明内容
因此,本发明的目的之一在于提供一种驱动电路缓冲器,其可在不受到负载变化影响的情况下提供一个适当的输出信号。
本发明的一实施例提供一种用于驱动电路的缓冲器。该缓冲器包含第一晶体管、第二晶体管以及转换速率控制电路。该第一晶体管用以提供电流至输出端。该第二晶体管则用以从该输出端汲取电流。该转换速率控制电路用以依据该输入信号来控制多个控制信号中至少一个控制信号的转换速率,以控制该第一晶体管以及该第二晶体管的导通或截止操作。该调控电路用以防止该第一晶体管以及该第二晶体管同时导通。
本发明的另一实施例提供一种用于负载装置的驱动方法。该驱动方法包含:(a)提供第一晶体管,用以提供电流至输出端;(b)提供第二晶体管,用以从该输出端汲取电流;(c)根据该输入信号来控制该第一晶体管以及该第二晶体管至少其中之一的转换速率以产生输出信号输入至该负载装置;
以及(d)防止该第一晶体管以及该第二晶体管同时导通。
根据以上所述,该输出信号的转换速率可被良好地控制,因此可提供一个具有合适转换速率的输出信号。
附图说明
图1为本发明的一实施例中驱动电路的缓冲器的电路示意图;
图2为图1中所示的驱动电路中的缓冲器的详细结构实施例的电路示意图;
图3为图2所示的实施例中信号关系的示意图;
图4为图1中所示的驱动电路中缓冲器的另一详细结构实施例的电路示意图。
具体实施方式
在说明书及后续的权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解,硬件制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求书并不以名称的差异来作为区分元件的方式,而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求书当中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。另外,“耦接”一词在此包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表该第一装置可直接电气连接于该第二装置,或通过其他装置或连接手段间接地电气连接至该第二装置。
图1为本发明的一实施例中的驱动电路的缓冲器100的电路示意图。如图1所示,缓冲器100包含第一晶体管101、第二晶体管103、转换速率控制电路105以及调控电路107。第一晶体管101用以提供电流I1至输出端109,而第二晶体管103则用以从输出端109汲取电流I2。在此例中,负载装置(未显示于图中)耦接于输出端109,如此一来,输出端109提供负载电流至该负载装置。转换速率控制电路105根据输入信号In来控制多个控制信号CS1以及CS2其中至少一个控制信号的转换速率,以控制第一晶体管101以及第二晶体管103的导通或截止操作。请注意,输入信号In可从调控电路107或其他来源得到,其取决于调控电路107的结构。
在此实施例中,假若晶体管101及103同时导通,一个大电流将会从预定电位Vcc流至接地电位,如此一来,第一晶体管101以及第二晶体管103可能会因此受损,因此,调控电路107便用以防止第一晶体管101以及第二晶体管103同时导通。在此实施例中,第一晶体管101为P型金氧半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET),其源极耦合至预定电位,以及第二晶体管103为N型金氧半导体场效晶体管,其漏极耦合至第一晶体管101的漏极,其源极耦合至接地电位。
图2为图1中所示的驱动电路中缓冲器的详细结构实施例的电路示意图。请注意,图2所示的结构仅作为范例说明之用,并非用来局限本发明的范畴。在此实施例中,转换速率控制电路105为一延迟电路,其包含多个电阻201、203以及多个电容205、207,使得从调控电路107来的输入信号In可被延迟以据此控制多个控制信号InP以及InN(亦即图1中所示的控制信号CS1以及CS2)其中至少一个控制信号的转换速率。除此之外,本实施例中的调控电路107包含多个反相器209、211、P型金氧半导体场效晶体管213以及N型金氧半导体场效晶体管215。反相器209用以将原始信号OS反相来产生反相原始信号IOS,而反相器211则用以将反相原始信号IOS反相以产生输入信号In。P型金氧半导体场效晶体管213的漏极耦接于P型金氧半导体场效晶体管101的栅极,此外,P型金氧半导体场效晶体管213的源极耦接于特定电位,其栅极则接收反相原始信号IOS。N型金氧半导体场效晶体管215的漏极耦接于N型金氧半导体场效晶体管103的栅极,此外,N型金氧半导体场效晶体管215的源极耦接于接地电位,其栅极则接收反相原始信号IOS。
图3为图2所示的实施例中信号关系的示意图。请同时参照图2及图3以便能更加清楚地了解本发明的技术特征。如图3所示,原始信号OS被反相器209反相来产生反相原始信号IOS,所以反相原始信号IOS具有一个反相于原始信号OS的相位,而反相原始信号IOS接着被再次反相来产生输入信号In,因此,输入信号In便具有与原始信号OS相同的相位。接下来,转换速率控制电路105延迟输入信号In来分别产生控制信号InP及InN至晶体管101及103。如图3所示,控制信号InP及InN分别具有多个延迟区段X1、X2及Y1、Y2。晶体管101及103由控制信号InP及InN所控制,因此,输出信号OUT便根据晶体管101及103的操作而产生。
如图3所示,区段Z1、Z2的转换速率分别对应区段X1、Y1的转换速率;同样地,区段Z3、Z4的转换速率亦分别对应区段X2、Y2的转换速率。因此,通过控制控制信号InP及InN的转换速率,便可控制好输出信号OUT的转换速率。然而请注意,转换速率控制电路105并不受限于以延迟电路(例如RC电路)来加以实现,其他可达成相同功能的电路亦属本发明的范畴。对于控制信号InP及InN而言,时段K1~K4的实线及虚线分别显示存在P型金氧半导体场效晶体管213与N型金氧半导体场效晶体管215及没有P型金氧半导体场效晶体管213与N型金氧半导体场效晶体管215的电压曲线,如图3所示,很明显可看出实线的上升及下降速率都快于虚线,因此,P型金氧半导体场效晶体管与N型金氧半导体场效晶体管确实可帮助晶体管101、103更加快速地导通/截止。
另外特别的是,P型金氧半导体场效晶体管213与N型金氧半导体场效晶体管215皆由反相原始信号IOS所控制,而反相原始信号IOS并没被转换速率控制电路105所延迟,因此,P型金氧半导体场效晶体管213与N型金氧半导体场效晶体管215可较晶体管101、103更早被导通/截止。所以端点X及Y的电压可被快速地提升至Vcc或降至接地电位,晶体管101、103可快速地关闭,因此便可防止晶体管101、103被同时导通。
图4为图1中所示的驱动电路中的缓冲器的另一个详细结构实施例的电路图。与图2所示的实施例来做比较,转换速率控制电路401包含N型金氧半导体场效晶体管403及P型金氧半导体场效晶体管405,用来取代电阻以及电容。本领域技术人员可轻易了解到,依据金氧半导体场效晶体管所对应的尺寸,金氧半导体场效晶体管可同样达到原本RC延迟电路的功能,故该RC延迟电路便可以被加以替换。在一实施例中,N型金氧半导体场效晶体管403及P型金氧半导体场效晶体管为具有长沟道长度的金氧半导体场效晶体管以取代该RC延迟电路。
也就是说,N型金氧半导体场效晶体管403及P型金氧半导体场效晶体管405可通过调整其尺寸大小来控制端点X及Y的转换速率。举例来说,N型金氧半导体场效晶体管403可用于控制端点X的信号上升速度,如此可产生输出信号OUT的上升边缘。另外,P型金氧半导体场效晶体管405可用于控制端点Y的信号下降速度,如此可产生输出信号OUT的下降边缘。此外,图4所示的缓冲器400还包含致能电路407,用以致能(enable)或去能(disable)转换速率控制电路401以及控制电路(其包含有P型金氧半导体场效晶体管409、N型金氧半导体场效晶体管411以及反相器413、415)。在此例中,致能电路407包含致能信号产生器417、反相器419、多个开关装置421、423、或非(NOR)门425以及与非(NAND)门427。
致能信号产生器417产生致能信号EN,反相器419产生反相致能信号IEN,开关装置421、423则根据致能信号EN来操作。或非门425接收反相原始信号IOS以及反相致能信号IEN,并具有输出端耦接于P型金氧半导体场效晶体管409的栅极。与非门427接收反相原始信号IOS以及致能信号EN,并具有输出端耦接于N型金氧半导体场效晶体管411的栅极。转换速率控制电路401以及包含P型金氧半导体场效晶体管409、N型金氧半导体场效晶体管411以及反相器413、415的调控电路可通过此结构而利用致能信号EN使其致能或去能。
除此之外,为了提供高负载足够的驱动能力,图1及图2所示的晶体管101、103或图4所示的晶体管402、404的金氧半导体场效晶体管类型可进行适当的选用,以使得这些晶体管能够提供大电流。在一实施例中,图1及图2所示的晶体管101、103或者图4所示的晶体管402、404为长沟道宽度的金氧半导体场效晶体管。如本领域技术人员所知,金氧半导体场效晶体管的电流与其沟道宽长比(W/L)成正比(如一电流方程式所示:Id=1/2u Cox(W/L)(Vgs-Vt)/2),因此,金氧半导体场效晶体管的沟道宽长比越大,就能提供较大的电流以及转换速率。
综上所述,输出信号的转换速率可被良好地控制,因此便可提供一个具有合适转换速率的输出信号。除此之外,即使当输出信号用于一高负载时,因为使用了长沟道宽度或长沟道长度的金氧半导体场效晶体管,输出信号并不容易被影响。
以上所述仅为本发明的优选实施例,凡依本发明权利要求所做出的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (2)
1.一种应用于驱动电路的缓冲器,包含:
第一晶体管,用以提供电流至输出端;
第二晶体管,耦接于该第一晶体管,用以从该输出端汲取电流;
转换速率控制电路,耦接于该第一晶体管、该第二晶体管以及输入信号,用以依据该输入信号来控制多个控制信号中至少一个控制信号的转换速率,以控制该第一晶体管以及该第二晶体管的导通或截止操作;
调控电路,耦接于该第一晶体管以及该第二晶体管,用以防止该第一晶体管以及该第二晶体管同时导通;以及
致能电路,用以致能或去能该转换速率控制电路以及该调控电路,
其中该第一晶体管为第一P型金氧半导体场效晶体管,其源极耦接至预定电位;该第二晶体管为第一N型金氧半导体场效晶体管,其漏极耦接至该第一P型金氧半导体场效晶体管的漏极,其源极耦接至接地电位,
其中该调控电路包含:
第一反相器,用以将原始信号反相来产生反相原始信号;
第二反相器,用以将该反相原始信号反相来产生该输入信号;
第二P型金氧半导体场效晶体管,其漏极耦接于该第一P型金氧半导体场效晶体管的栅极,其源极耦接于特定电位,其栅极用以接收该反相原始信号;以及
第二N型金氧半导体场效晶体管,其漏极耦接于该第一N型金氧半导体场效晶体管的栅极,其源极耦接于接地电位,其栅极用以接收该反相原始信号,
其中该致能电路包含:
致能信号产生器,用以产生致能信号;
第三反相器,耦接于该致能信号产生器,用以产生反相致能信号;
至少一个开关装置,耦接于该转换速率控制电路以及该致能信号产生器,用以根据该致能信号来操作;
或非门,用以接收该反相原始信号以及该反相致能信号,该或非门具有输出端耦接于该第二P型金氧半导体场效晶体管的栅极;以及
与非门,用以接收该反相原始信号以及该致能信号,该与非门具有输出端耦接于该第二N型金氧半导体场效晶体管的栅极,
并且其中该转换速率控制电路包含:
第三N型金氧半导体场效晶体管,其漏极耦接于该第一P型金氧半导体场效晶体管的栅极,其源极耦接于接地电位;以及
第三P型金氧半导体场效晶体管,其漏极耦接于该第一N型金氧半导体场效晶体管的栅极,其源极耦接于一预定电位。
2.一种应用于负载装置的驱动方法,包含:
(a)提供第一晶体管,用以提供电流至输出端;
(b)提供第二晶体管,用以从该输出端汲取电流;
(c)根据输入信号来控制该第一晶体管以及该第二晶体管中至少其中之一的转换速率,以产生输出信号输入至该负载装置;以及
(d)防止该第一晶体管以及该第二晶体管同时导通,
其中该第一晶体管为第一P型金氧半导体场效晶体管,其源极耦接至预定电位;该第二晶体管为第一N型金氧半导体场效晶体管,其漏极耦接至该第一P型金氧半导体场效晶体管的漏极,其源极耦接至接地电位,
其中步骤(d)使用调控电路,其包含:
第一反相器,用以将原始信号反相来产生反相原始信号;
第二反相器,用以将该反相原始信号反相来产生该输入信号;
第二P型金氧半导体场效晶体管,其漏极耦接于该第一P型金氧半导体场效晶体管的栅极,其源极耦接于特定电位,其栅极用以接收该反相原始信号;以及
第二N型金氧半导体场效晶体管,其漏极耦接于该第一N型金氧半导体场效晶体管的栅极,其源极耦接于接地电位,其栅极用以接收该反相原始信号,
并且其中步骤(c)使用转换速率控制电路,其包含:
第三N型金氧半导体场效晶体管,其漏极耦接于该第一P型金氧半导体场效晶体管的栅极,其源极耦接于接地电位;以及
第三P型金氧半导体场效晶体管,其漏极耦接于该第一N型金氧半导体场效晶体管的栅极,其源极耦接于预定电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100043716A CN101807909B (zh) | 2009-02-12 | 2009-02-12 | 应用于驱动电路的缓冲器以及应用于负载装置的驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100043716A CN101807909B (zh) | 2009-02-12 | 2009-02-12 | 应用于驱动电路的缓冲器以及应用于负载装置的驱动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101807909A CN101807909A (zh) | 2010-08-18 |
CN101807909B true CN101807909B (zh) | 2012-07-25 |
Family
ID=42609540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100043716A Expired - Fee Related CN101807909B (zh) | 2009-02-12 | 2009-02-12 | 应用于驱动电路的缓冲器以及应用于负载装置的驱动方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101807909B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117081577A (zh) * | 2023-10-13 | 2023-11-17 | 禹创半导体(深圳)有限公司 | 应用于3d打印技术的电源ddi架构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5633600A (en) * | 1994-09-29 | 1997-05-27 | Nec Corporation | Output buffer circuit having a minimized output voltage propagation |
US6169421B1 (en) * | 1999-05-03 | 2001-01-02 | Applied Micro Circuits Corporation | Complementary metal-oxide semiconductor buffer |
CN1496002A (zh) * | 2002-07-15 | 2004-05-12 | 株式会社瑞萨科技 | 设有互补金属氧化物半导体驱动电路的半导体装置 |
CN101101736A (zh) * | 2006-07-06 | 2008-01-09 | 奇景光电股份有限公司 | 显示装置的驱动电路的输出电路与驱动方法 |
-
2009
- 2009-02-12 CN CN2009100043716A patent/CN101807909B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5633600A (en) * | 1994-09-29 | 1997-05-27 | Nec Corporation | Output buffer circuit having a minimized output voltage propagation |
US6169421B1 (en) * | 1999-05-03 | 2001-01-02 | Applied Micro Circuits Corporation | Complementary metal-oxide semiconductor buffer |
CN1496002A (zh) * | 2002-07-15 | 2004-05-12 | 株式会社瑞萨科技 | 设有互补金属氧化物半导体驱动电路的半导体装置 |
CN101101736A (zh) * | 2006-07-06 | 2008-01-09 | 奇景光电股份有限公司 | 显示装置的驱动电路的输出电路与驱动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101807909A (zh) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105446923B (zh) | 具有上拉升压器和下拉升压器的差分驱动器 | |
KR101900722B1 (ko) | 파워 모스 트랜지스터의 게이트 구동회로 | |
US8207789B2 (en) | Differential amplifier circuit | |
US20100171538A1 (en) | Buffer for driving circuit and method thereof | |
JP3537569B2 (ja) | 差動増幅装置 | |
EP2241009B1 (en) | Low-swing cmos input circuit | |
US20110068758A1 (en) | Regulated circuits and operational amplifier circuits | |
CN104638887A (zh) | 一种可实现输出高电平转换的输出驱动电路 | |
US20090195267A1 (en) | High-Voltage tolerant output driver | |
CN105187039A (zh) | 一种cmos栅压自举开关电路 | |
EP2933920A1 (en) | Small-sized rapidly-flip-flop schmitt flip-flop circuit used for silicon-on-insulator process | |
CN106898285B (zh) | 输出缓冲器及包括输出缓冲器的源极驱动电路 | |
KR102519602B1 (ko) | 레벨 쉬프터 및 이를 포함하는 드라이버 회로 | |
CN101807909B (zh) | 应用于驱动电路的缓冲器以及应用于负载装置的驱动方法 | |
KR102322658B1 (ko) | 레벨 시프트 회로 | |
CN1713520A (zh) | 差动放大器电路以及控制差动放大器电路的方法 | |
KR102540570B1 (ko) | 출력 버퍼 및 이를 포함하는 소스 구동 회로 | |
CN101383131B (zh) | 显示器驱动装置与相关的显示器 | |
CN106788493B (zh) | 一种低速发射器电路 | |
US11770120B2 (en) | Bootstrap circuit supporting fast charging and discharging and chip | |
CN101527556A (zh) | 输出讯号驱动电路及驱动输出讯号的方法 | |
US20120098584A1 (en) | Circuit and method for improvement of a level shifter | |
JP5598462B2 (ja) | 信号送信回路 | |
TWI394371B (zh) | 應用於驅動電路的緩衝器以及應用於負載裝置的驅動方法 | |
JP2007150991A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120725 |