CN101802750B - 用于降低片上***的功耗的设备和方法 - Google Patents

用于降低片上***的功耗的设备和方法 Download PDF

Info

Publication number
CN101802750B
CN101802750B CN2008801064338A CN200880106433A CN101802750B CN 101802750 B CN101802750 B CN 101802750B CN 2008801064338 A CN2008801064338 A CN 2008801064338A CN 200880106433 A CN200880106433 A CN 200880106433A CN 101802750 B CN101802750 B CN 101802750B
Authority
CN
China
Prior art keywords
soc
pmu
cpu
clock
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801064338A
Other languages
English (en)
Other versions
CN101802750A (zh
Inventor
金成玟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101802750A publication Critical patent/CN101802750A/zh
Application granted granted Critical
Publication of CN101802750B publication Critical patent/CN101802750B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

提供了一种用于降低片上***(SoC)中的功耗的设备和方法。SoC包括时钟单元，用于向SoC中所包含的所有元件提供时钟；中央处理单元(CPU)，用于控制SoC来执行指定的功能；主稳压器，用于将从外部电池提供的电能供应给SoC中所包含的除了PMU以外的其它元件；以及恢复处理器，用于在从活动状态转变为睡眠状态时在PMU中存储关于SoC中所包含的CPU和所有***设备的寄存器信息。PMU在从活动状态转变到睡眠状态时通过控制时钟单元来停止对CPU的时钟提供，通过控制时钟单元来停止所有时钟的提供，以及控制主稳压器在恢复处理器完成寄存器信息存储时被断电，其中PMU请求恢复处理器存储寄存器信息。

Description

用于降低片上***的功耗的设备和方法
技术领域
本发明涉及用于降低片上***(System on Chip，SoC)中的功耗的设备和方法。更具体而言，本发明涉及一种通过以如下方式执行SoC的操作降低功耗的设备和方法：在SoC被断电时存储SoC中所包含的所有元件的最后操作信息，并在SoC被通电时恢复存储的最后操作信息。 
背景技术
通常，通信***中使用的片上***(SoC)通过使用用于降低功耗的若干方法来控制功率。当SoC在无线个域网(Wireless Personal Area Network，WPAN)中使用时，SoC在较短的时段中以活动状态操作，并在大多数时段中以睡眠状态操作，以最小化功耗。 
用于降低SoC的功耗的控制方法可以以软件方式来实现。但是，中央处理单元(CPU)的操作和程序存储器的使用可能会增加功耗。因此，通常，以硬件方式来实现该控制方法更为有效。 
有三种代表性的传统方法用于以硬件方式来降低功耗。在第一种方法中，为了降低功耗，在断电时内部时钟被关闭。在该方法中，通过确定SoC的活动状态，可以针对每个元件控制提供给SoC的所有元件的时钟。此外，在该方法中，以通过关闭时钟，由动态电流消耗的功率可以降低，而由泄露电流消耗的功率不能降低。在WPAN型的SoC中，睡眠状态占芯片操作的多于80％的时间，因此泄露电流比动态电流更为重要。因此，第一种方法不能彻底解决功耗问题。 
在第二种方法中，使用了一种被称为保持寄存器(retention register)的特殊寄存器。保持寄存器可以在操作电源断开时通过使用数据保持电源来存储当前状态。保持寄存器具有能够通过使用保持电源、消耗最小的泄露电流来存储数据的元件。但是，保持寄存器的尺寸几乎比一般的寄存器大两倍。此外，由于保持寄存器不是处于完全的断电状态，因此泄露电流会引起功耗。 
在第三种方法中，通过执行实际的断电，通过初始化来恢复正好在断电之前的前一状态，其中SoC中所包含的CPU和***设备的寄存器信息丢失，然后在通电时SoC被完全重置。
在上述三种方法中，第三种方法是降低功耗的最好的方法。但是，在通电时，需要花费时间通过重置和初始化来恢复正好在断电之前的前一状态，在此期间，SoC的操作会引起功耗。 
发明内容
本发明的一个方面是解决至少上述问题和/或不足之处，并提供至少下面描述的优势。因此，本发明的一个方面是提供一种用于降低片上***(SoC)中的功耗的设备和方法。 
本发明的另一方面是提供一种通过仅操作辅助稳压器来降低功耗的设备和方法，该辅助稳压器检测SoC从睡眠状态到活动状态的转变(transition)。 
本发明的另一方面是提供一种通过如下方式来执行SoC操作以降低功耗的设备和方法：在SoC被断电时存储SoC中所包含的所有元件的最后操作信息，并在SoC被通电时恢复存储的最后操作信息。 
根据本发明的一个方面，提供了一种用于降低功耗的SoC。该SoC包括时钟单元，用于向SoC中所包含的所有元件提供时钟；中央处理单元(CPU)，用于控制SoC来执行指定的功能；主稳压器，用于将从外部电池提供的电能供应给SoC中所包含的除了电源管理单元(PMU)之外的其它元件；恢复处理器，用于在从活动状态转变到睡眠状态时在PMU中存储关于SoC中所包含的CPU和所有***设备的寄存器信息。PMU用于在从活动状态转变到睡眠状态时，通过控制时钟单元来停止对CPU的时钟提供，通过控制时钟单元来停止所有时钟的提供，以及控制主稳压器在恢复处理器完成寄存器信息存储时被断电，其中PMU请求恢复处理器存储寄存器信息。 
根据本发明的另一方面，提供了一种降低SoC中的功耗的方法。该方法包括通过在PMU中检测从活动状态到睡眠状态的转变来停止产生提供给CPU的时钟，存储SoC中所包含的CPU和***设备的寄存器信息，停止SoC中所有时钟的提供，并将主稳压器断电。 
附图说明
通过下列结合附图的详细说明，本发明的特定示例性实施例的上述和其它方面、特征和优势将变得更清楚，在附图中： 
图1示出了根据本发明的示例性实施例的片上***(SoC)的结构； 
图2是示出根据本发明的实施例的通过从电池断电状态转变到电池通电状态来初始化SoC的过程的流程图； 
图3是示出根据本发明的示例性实施例的SoC在活动状态中被断电然后转变到睡眠状态的过程的流程图；并且 
图4是示出根据本发明的示例性实施例的SoC在睡眠状态中被通电然后转变到活动状态的过程的流程图。 
具体实施方式
下面将参考附图来描述本发明的示例性实施例。在下列描述中，由于不必要的细节会使得本发明不清晰，因此所熟知的功能和构造将不再具体描述。 
本发明涉及通过以下列方式执行片上***(SoC)的操作以降低功耗的设备和方法：当SoC在睡眠状态中被断电时使用消耗较少量功率的辅助稳压器来存储SoC中所包含的所有元件的最后操作信息，并且在SoC被通电时恢复所存储的最后操作信息。以下，将参考图1描述SoC的结构。 
图1示出了根据本发明的示例性实施例的SoC的结构。参考图1，SoC 110包括时钟单元112、中央处理单元(CPU)114、***设备116、调制解调器118、电源管理单元(PMU)120、恢复处理器130和主稳压器140。 
时钟单元112在PMU 120的控制下向CPU 114、***设备116、调制解调器118、PMU 120和恢复处理器130提供时钟。 
CPU 114控制SoC 110提供SoC 110的指定功能，并具有用于存储在执行指定功能时产生的信息的寄存器。 
***设备116和调制解调器118根据SoC 110的指定功能而被包括。***设备116和调制解调器118的功能可以依赖于功能实施方式而改变。***设备116和调制解调器118还具有用于存储在执行指定功能时产生的信息的寄存器。 
主稳压器140调整外部电池102的未稳压的(unregulated)高电压，从而使该高电压适合于SoC 110的操作，由此供应恒定的电压。主稳压器140从PMU 120接收控制信号，用于确定是否供应电能。主稳压器140向SoC 110 中除了PMU 120之外的所有元件供应电能。 
PMU 120控制主稳压器140来降低供应给SoC 110的功耗。PMU 120包括存储器122、控制器124和辅助稳压器126。 
当在恢复处理器130的控制下电源断开从而转变到睡眠状态时，存储器122存储CPU 114、***设备116和调制解调器118的各个寄存器的最后状态。当电源接通从而转变到活动状态时，存储器122向恢复处理器130提供所存储的CPU 114、***设备116和调制解调器118的各个寄存器的最后状态。 
辅助稳压器126向PMU 120供应恒定电压电源。辅助稳压器126具有比主稳压器140更低的工作电流和功耗。一旦在启动之后从电池102供应电能，辅助稳压器126就在睡眠状态或活动状态中连续地工作。 
控制器124检测到睡眠状态或活动状态的转变。当转变到睡眠状态时，控制器124控制时钟单元112停止产生要提供给CPU 114的时钟，并发送存储请求消息(即store_start)来开始存储各个寄存器的最后状态。在从恢复处理器130接收到表示各个寄存器的最后状态被完全存储的存储完成消息(即store_end)时，控制器124控制时钟单元112停止产生要提供给除了CPU 114以外的其它元件的时钟，并将断电信号发送到主稳压器140。 
当检测到从睡眠状态到活动状态的转变时，控制器124将通电信号发送到主稳压器140，并控制时钟单元112产生要提供给除了CPU 114以外的其它元件的时钟。此外，控制器124将恢复请求消息(即restore_start)发送到恢复处理器130，以使用存储的信息来开始恢复各个寄存器的最后状态。在从恢复处理器130接收到用于通知各个寄存器的最后状态被完全恢复的恢复完成消息(即restore_end)时，控制器124控制时钟单元112产生要提供给CPU 114的时钟，从而使SoC 110在活动状态中正常地操作，以执行指定的功能。 
在从外部元件接收到重置信号或中断信号时，或者在根据睡眠定时器的操作检测到唤醒信号的产生时，控制器124确定检测到从睡眠状态到活动状态的转变。 
在从控制器124接收到存储请求消息(即store_start)时，恢复处理器130在存储器122中存储CPU 114、***设备116和调制解调器118的各个寄存器的最后状态。当最后状态的存储结束，恢复处理器130产生存储完成消息(即store_end)，并将产生的消息发送到控制器124。 
此外，在从控制器124接收到恢复请求消息(即restore_start)时，恢复处理器130恢复在存储器122中存储的各个寄存器的最后状态。当最后状态的恢复结束时，恢复处理器130产生恢复完成消息(即restore_end)，并将产生的消息发送到控制器124。 
现在，将参考附图来描述根据本发明的示例性实施例的降低具有上述结构的SoC中的功耗的方法。在该方法中，最后的状态在SoC断电时被存储，并在SoC通电时使用存储的信息来恢复。 
图2是示出根据本发明的实施例的通过从电池断电状态到电池通电状态的转变来初始化SoC的过程的流程图。参考图2，在步骤200中，SoC检测从电池断电状态到电池通电状态的转变。电池断电状态是不能从电池供应电能的状态。电池通电状态是开始从电池供应电能的状态。在步骤202中，辅助稳压器被通电。在步骤204中，当从辅助稳压器供应稳压后的电压时，用于管理SoC的PMU运行。在步骤206中，在PMU的控制下，主稳压器被通电。在步骤208中，当从主稳压器供应稳压后的电压时，时钟被产生并提供给SoC中所包含的所有元件。在步骤210中，通过操作处于活动状态(其中SoC被通电)的SoC来执行SoC的指定功能。 
图3是示出根据本发明的示例性实施例的SoC在活动状态中被断电然后转变到睡眠状态的过程的流程图。参考图3，在步骤300中，当在活动状态中运行时，如果SoC在步骤302中检测到转变到睡眠状态的条件的出现，则在步骤304中停止产生要提供给CPU的时钟。然后，在步骤306中，存储***设备和CPU的各个寄存器的最后状态。在步骤308中，停止产生SoC的所有时钟。在步骤310中，主稳压器被断电，并转变到睡眠状态。 
图4是示出根据本发明的示例性实施例的SoC在睡眠状态中被通电然后转变到活动状态的过程的流程图。参考图4，在步骤400中，当在睡眠状态中运行时，SoC在步骤402中检测转变到活动状态的条件的出现。在步骤402中检测从睡眠状态转变到活动状态的条件可以是从外部元件接收重置信号或中断信号，或者是根据睡眠定时器的操作产生唤醒信号。 
如果在步骤402中检测到转变到活动状态的条件，则进入步骤404，主稳压器被通电。在步骤406中，时钟被提供给SoC中所包含的除了CPU以外的所有元件。在步骤408中，使用存储的信息来恢复SoC中所包含的各个 元件的寄存器的最后状态。在步骤410中，时钟被提供给CPU。在步骤412中，在活动状态中执行SoC的指定功能。在步骤406中不向CPU提供时钟的原因是，如果CPU在最后状态被恢复前就运行，CPU会开始对程序的初始操作。即，根据本发明，时钟在所有元件被完全恢复后才提供给CPU，从而CPU从断电之前先前执行的操作的程序地址开始其操作。 
根据本发明的示例性实施例，SoC包括时钟单元，用于向SoC中所包含的所有元件提供时钟；CPU，用于控制SoC来执行指定的功能；主稳压器，用于将从外部电池提供的电能供应给SoC中所包含的除了PMU以外的其它元件；以及恢复处理器，用于在从活动状态转变到睡眠状态时在PMU中存储关于SoC中所包含的CPU和所有***设备的寄存器信息。PMU在从活动状态转变到睡眠状态时，通过控制时钟单元来停止对CPU的时钟提供，通过控制时钟单元来停止所有时钟的提供，以及控制主稳压器在恢复处理器完成寄存器信息存储时被断电，其中PMU请求恢复处理器存储寄存器信息。 
尽管参考其特定的示例性实施例示出和描述了本发明，但是本领域技术人员将理解，可以对形式和细节进行各种修改，而不偏离所附权利要求书及其等价物所定义的本发明的精神与范围。因此，本发明的范围不是由本发明的详细描述而是由所附权利要求书及其等价物所定义的，并且该范围内的所有差异都将被认为是被包含在本发明之内。 

Claims (9)

1.一种用于降低功耗的片上***SoC，包括：
时钟单元，用于向SoC中所包含的所有元件提供时钟；
中央处理单元CPU，用于控制SoC执行指定的功能；
主稳压器，用于将外部电池提供的电能供应给SoC中所包含的除了电源管理单元PMU以外的其它元件；
恢复处理器，用于在从活动状态转变为睡眠状态时在PMU中存储关于SoC中所包含的CPU和所有***设备的寄存器信息；以及
PMU，用于在从活动状态转变到睡眠状态时，通过控制时钟单元来停止对CPU的时钟提供，通过控制时钟单元来停止所有时钟的提供，以及控制主稳压器在恢复处理器完成寄存器信息存储时被断电，其中PMU请求恢复处理器存储寄存器信息，
其中，所述恢复处理器在从睡眠状态转变到活动状态时读取在PMU中存储的寄存器信息，并恢复SoC中所包含的CPU和***设备的所有寄存器，并且其中，在从睡眠状态转变到活动状态时，PMU控制主稳压器被通电，控制时钟单元向SoC中所包含的除了CPU以外的单元提供时钟，并控制时钟单元在恢复完成时向CPU提供时钟，其中，PMU请求恢复处理器恢复寄存器信息。
2.如权利要求1所述的SoC，其中，所述PMU包括辅助稳压器，用于将外部电池提供的电能供应给PMU。
3.如权利要求2所述的SoC，其中，所述辅助稳压器在活动状态或睡眠状态中向PMU供应电能。
4.如权利要求2所述的SoC，其中，所述辅助稳压器具有比主稳压器更低的工作电流和功耗。
5.一种在片上***SoC中降低功耗的方法，该方法包括：
通过在电源管理单元PMU中检测从活动状态到睡眠状态的转变，停止产生要提供给中央处理单元CPU的时钟；
存储SoC中所包含的CPU和***设备的寄存器信息；
停止提供SoC的所有时钟；以及
将主稳压器断电；
当在PMU中检测到从睡眠状态到活动状态的转变时，将主稳压器通电；
向SoC中所包含的除了CPU以外的元件提供时钟；
恢复存储的寄存器信息；以及
向CPU提供时钟。
6.如权利要求5所述的方法，其中，所述PMU包括辅助稳压器，用于向PMU供应外部电池提供的电能。
7.如权利要求6所述的方法，还包括：
当外部电池在电池断电状态中被通电时，将PMU的辅助稳压器通电；
在所述PMU的控制下将主稳压器通电；以及
向SoC中所包含的所有元件提供时钟。
8.如权利要求6所述的方法，其中，所述辅助稳压器在活动状态或睡眠状态中向PMU供应电能。
9.如权利要求6所述的方法，其中，所述辅助稳压器具有比主稳压器更低的工作电流和功耗。
CN2008801064338A 2007-09-11 2008-09-10 用于降低片上***的功耗的设备和方法 Expired - Fee Related CN101802750B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0091962 2007-09-11
KR1020070091962A KR101429674B1 (ko) 2007-09-11 2007-09-11 시스템 온 칩에서 전력 소모를 감소시키기 위한 장치 및방법
PCT/KR2008/005325 WO2009035254A2 (en) 2007-09-11 2008-09-10 Apparatus and method for reducing power consumption in system on chip

Publications (2)

Publication Number Publication Date
CN101802750A CN101802750A (zh) 2010-08-11
CN101802750B true CN101802750B (zh) 2012-05-30

Family

ID=40452682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801064338A Expired - Fee Related CN101802750B (zh) 2007-09-11 2008-09-10 用于降低片上***的功耗的设备和方法

Country Status (5)

Country Link
US (1) US8667313B2 (zh)
EP (1) EP2188693B1 (zh)
KR (1) KR101429674B1 (zh)
CN (1) CN101802750B (zh)
WO (1) WO2009035254A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102012736B (zh) * 2009-09-08 2015-06-17 三星电子株式会社 图像形成装置及其功率控制方法
US8339626B2 (en) 2009-09-08 2012-12-25 Samsung Electronics Co., Ltd. Image forming apparatus and controlling method thereof
CN101771755B (zh) * 2009-12-30 2014-08-13 重庆重邮信科通信技术有限公司 一种移动终端基带芯片省电控制装置
KR101160054B1 (ko) * 2010-05-26 2012-06-26 주식회사 켐트로닉스 소비 전력이 감소된 마이크로 콘트롤러 유닛, 그의 제어 방법 및 이를 구현하기 위한 프로그램이 기록된 기록매체
KR101327554B1 (ko) * 2010-12-23 2013-11-20 한국전자통신연구원 광망종단 장치 및 그것의 전력 절감 방법
US8675420B2 (en) 2011-05-26 2014-03-18 Micron Technology, Inc. Devices and systems including enabling circuits
US9400545B2 (en) 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US9323307B2 (en) * 2011-12-30 2016-04-26 Intel Corporation Active display processor sleep state
KR101339475B1 (ko) * 2012-10-09 2013-12-10 삼성전기주식회사 Esl 시스템 온 칩, esl 단말기 및 이의 제어 방법
KR101927096B1 (ko) * 2012-10-19 2018-12-10 삼성전자주식회사 어플리케이션 프로세서, 이를 구비하는 모바일 기기 및 어플리케이션 프로세서를 위한 클럭 신호 선택 방법
US9471132B2 (en) * 2013-09-27 2016-10-18 Intel Corporation Techniques for putting platform subsystems into a lower power state in parallel
KR102325453B1 (ko) * 2014-12-04 2021-11-11 삼성전자주식회사 반도체 장치의 동작 방법
CN105676995B (zh) 2015-12-31 2017-03-22 南京华捷艾米软件科技有限公司 一种实现三维测量芯片低功耗的方法
US10761581B2 (en) * 2017-12-08 2020-09-01 Smartech Worldwide Limited Method and module for programmable power management, and system on chip
US11880314B1 (en) 2018-07-27 2024-01-23 Dialog Semiconductor B.V. Microcontroller for driving an external device
CN110097162A (zh) * 2019-04-16 2019-08-06 苏州磐启微电子有限公司 一种射频芯片的启动方法
CN111741518A (zh) * 2020-06-22 2020-10-02 湖南国科微电子股份有限公司 一种WiFi芯片电路及WiFi装置
WO2024036452A1 (zh) * 2022-08-15 2024-02-22 华为技术有限公司 一种处理装置及相关低功耗待机控制方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041964A (en) * 1989-06-12 1991-08-20 Grid Systems Corporation Low-power, standby mode computer
US5617532A (en) * 1990-10-18 1997-04-01 Seiko Epson Corporation Information processing apparatus and data back-up/restore system for the information processing apparatus
JP2000112585A (ja) * 1998-10-02 2000-04-21 Toshiba Corp システムｌｓｉ及びパワーマネジメント方法
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US7230933B2 (en) 2002-04-17 2007-06-12 Microsoft Corporation Reducing idle power consumption in a networked battery operated device
US7818519B2 (en) 2002-12-02 2010-10-19 Silverbrook Research Pty Ltd Timeslot arbitration scheme
KR20040062288A (ko) * 2003-01-02 2004-07-07 삼성전자주식회사 휴대용 컴퓨터시스템 및 휴대용 컴퓨터시스템을ｓ３모드로부터 ｓ０모드로 웨이크－업 하는 방법
US7181631B2 (en) 2003-03-25 2007-02-20 Intel Corporation Mechanism to control an on die voltage regulator
US7181188B2 (en) 2004-03-23 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for entering a low power mode
US20060064606A1 (en) 2004-09-21 2006-03-23 International Business Machines Corporation A method and apparatus for controlling power consumption in an integrated circuit
US8593470B2 (en) 2005-02-24 2013-11-26 Ati Technologies Ulc Dynamic memory clock switching circuit and method for adjusting power consumption
US9146600B2 (en) * 2006-10-11 2015-09-29 Texas Instruments Incorporated Array and peripheral power control decoded from circuitry and registers
US7917784B2 (en) * 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
US8762692B2 (en) * 2007-09-27 2014-06-24 Intel Corporation Single instruction for specifying and saving a subset of registers, specifying a pointer to a work-monitoring function to be executed after waking, and entering a low-power mode

Also Published As

Publication number Publication date
EP2188693A4 (en) 2012-11-07
WO2009035254A2 (en) 2009-03-19
KR20090026895A (ko) 2009-03-16
US20100205468A1 (en) 2010-08-12
WO2009035254A3 (en) 2009-05-22
EP2188693B1 (en) 2018-03-21
EP2188693A2 (en) 2010-05-26
CN101802750A (zh) 2010-08-11
US8667313B2 (en) 2014-03-04
KR101429674B1 (ko) 2014-08-13

Similar Documents

Publication Publication Date Title
CN101802750B (zh) 用于降低片上***的功耗的设备和方法
US8176341B2 (en) Platform power management based on latency guidance
EP2374312B1 (en) Power management in a mobile device
KR101519082B1 (ko) 슬리프 프로세서
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
US20090292934A1 (en) Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
CN106358273B (zh) 一种低功耗通信装置
CN112131175A (zh) 一种SoC芯片、功耗控制方法及可读存储介质
US20070223300A1 (en) Portable electronic apparatus with a power saving function and method
CN102360244A (zh) 用于延长电脑待机时间的待机方法
CN113765679B (zh) 计算机网络唤醒方法及***
CN104246655B (zh) 信息处理设备、信息处理方法及程序
CN104977979A (zh) 时钟源切换方法和***
CN108445802B (zh) 机器人休眠控制方法以及电路、通信装置、机器人
CN105549723A (zh) 一种服务器节电控制方法、装置及电子设备节电控制装置
CN101950281B (zh) 一种控制协处理器的方法和装置
CN102681650B (zh) 一种电源控制节能方法及其对应的存储***
CN112947738A (zh) 一种智能终端电源***及智能终端待机、唤醒方法
CN105224060B (zh) 一种计算机运行控制方法、装置、电路及计算机
US11861781B2 (en) Graphics processing units with power management and latency reduction
KR100942922B1 (ko) 웨이크업 시퀀스 제어가능 전원 관리 장치 및 방법
CN102981591A (zh) 可降低电脑***在睡眠模式下功率消耗的方法及***
CN112944565A (zh) 室外机唤醒方法、装置以及多联机空调***
TWI284283B (en) Operating systems switching method under sleep mode and switching apparatus thereof
CN112732068A (zh) 待机低功耗芯片、芯片进入及退出待机低功耗模式的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20190910