CN101800548B - 电荷耦合流水线模数转换器的差模误差校准电路 - Google Patents

Abstract

本发明提供了一种对电荷耦合流水线模数转换器中差模误差进行校准的电路，该电路包括差模误差检测模块、误差量化模块、误差纠正模块和控制器模块。该差模误差校准电路能够自动检测全差分结构电荷耦合流水线模数转换器中由于元器件失配而引起的差模误差，并对该差模误差进行校准，将该差模误差的影响控制在模数转换器的最低分辨率要求以内，以克服工艺波动带来的元器件失配所造成的差模误差对现有电荷耦合流水线模数转换器的精度限制的问题，进一步提高现有电荷耦合流水线模数转换器的转换精度。

Description

电荷耦合流水线模数转换器的差模误差校准电路

技术领域

本发明涉及一种流水线模数转换器的非理想特性的校准实现电路，尤其涉及一种电荷耦合流水线模数转换器中差模误差的校准电路。

背景技术

随着数字信号处理技术的不断发展，电子***的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字***中进行处理和控制，因而模数转换器在未来的数字***设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，***要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。

目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过逐级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级，每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。

现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。模数转换器的速度和处理精度取决于所使用高增益和超宽带宽的运算放大器负反馈的建立速度和精度。因此该类流水线结构模数转换器设计的核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。

电荷耦合流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷耦合流水线模数转换器采用电荷耦合信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。

一个电荷耦合流水线模数转换器通常包括以下模块：(1)一个电荷耦合采样保持电路，其用于将模拟输入电压转换成对应大小成比例的电荷包，并将电荷包传输给第一级子级电路；(2)N级基于电荷耦合信号处理技术的子级流水线电路，其用于对采样得到的电荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；(3)最后一级(第N+1级)电荷耦合子级流水线电路，其将第N级传输过来的电荷包重新转换成电压信号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器，该级电路只完成模数转换，不进行余量放大；(4)延时同步寄存器，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；(5)数字校正电路模块，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器数字输出码；(6)时钟信号产生电路，其用于提供前述所有电路模块工作需要的时钟信号；(7)基准信号产生电路，其用于提供前述所有电路模块工作需要的基准信号和偏置信号。

对于采用全差分结构实现的电荷耦合流水线模数转换器来说，信号处理在两个互补的正、负信号处理通路上同步进行，最后以两个信号通道处理结果的差值作为最终处理结果。输入电压信号首先转换为全差分形式的两个电荷包，分别供正、负信号处理通路处理量化，最后得到量化输出结果。采用全差分结构进行信号处理具有非常强的抗共模干扰特性，并且可以使输入信号范围扩大为单端形式的两倍。然而要实现全差分结构信号处理电路的高性能，其进行信号处理的正、负信号处理通路必须严格对称。在现有的CMOS工艺条件下，由于工艺波动随机性以及其他各类非理性因素的存在，所实现的正、负信号处理通路不能严格对称，而是存在一定的差模误差。对于精度在10位以下的电荷耦合流水线模数转换器来说，现有CMOS工艺的工艺波动带来的元器件失配差模误差可以忽略不计。对于精度达10位以上的电荷耦合流水线模数转换器，现有工艺条件带来的元器件失配差模误差将不能忽略。因此要实现精度10位以上的全差分结构高精度电荷耦合流水线模数转换器，必须提供一种对其正、负信号处理通路中元器件失配所带来的差模误差进行校准的电路，以克服各种非理想特性所带来的元器件失配差模误差对电荷耦合流水线模数转换器精度的限制。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种对全差分结构电荷耦合流水线模数转换器中正、负信号处理通路间元器件失配所带来的差模误差进行校准的电路。

按照本发明提供的技术方案，所述电荷耦合流水线模数转换器的差模误差校准电路包括差模误差检测模块、误差量化模块、误差纠正模块和控制器模块；所述差模误差检测模块用于根据校准基准信号产生差模误差；误差量化模块用于将所述差模误差进行量化；控制器模块用于控制整个差模误差校准电路的工作，提供差模误差检测模块工作所需要的校准码，并对误差量化模块的量化结果进行处理产生误差纠正模块工作所需要的纠错码；误差纠正模块根据所述纠错码对全差分结构电荷耦合流水线模数转换器中正、负信号处理通路进行校准。

所述误差量化模块对差模误差检测模块产生的差模误差进行量化的量化精度高于被校准电荷耦合流水线模数转换器中最后一级电荷耦合子级流水线电路的量化精度。

所述误差纠正模块对被校准子级流水线电路中由电容失配所产生的电容误差量ΔC的校准方法为在对电荷进行加减的基准电压上提供一个ΔV的校正电压量，ΔV满足下式

ΔV＝ΔC×Vr/(Cr-ΔC)。

其中

ΔC：被校准子级流水线电路中正、负信号处理通道中电荷存储电容值之差

Cr：被校准子级流水线电路中电荷存储电容的理想值

Vr：被校准子级流水线电路中对电荷包进行加减的基准电压值

ΔV：添加在上述对电荷包进行加减的基准电压上的校准电压值

所述对电容误差量ΔC进行校准的方法的校准次序为：先对第一级子级流水线电路进行校准，在控制器模块判断对第一级子级流水线电路进行的校准完成之后再开始进行对第二级子级流水线电路的校准工作，后续各级子级流水线电路采用相同的方式，在前级电路校准完成之后再开始后级电路的校准工作。

所述误差纠正模块的电路实现采用分布式结构：误差纠正模块内部包括多个子误差纠正电路，且子误差纠正电路的使用数目与整个电荷耦合流水线模数转换器中所有子级流水线电路所使用基准信号选择电路的数目相同，即一个基准信号选择电路配套使用一个所述子误差纠正电路。

所述子误差纠正电路中N位纠错码通过一个N位电流型DAC和一个连接在DAC输出端和地之间的电阻实现对基准信号选择电路输出基准电压信号的控制。

本发明的优点是：能够自动检测全差分结构电荷耦合流水线模数转换器中由于元器件失配而引起的差模误差，并对该差模误差进行校准，将该差模误差的影响控制在模数转换器的最低分辨率要求以内，以克服工艺波动带来的元器件失配所造成的差模误差对现有电荷耦合流水线模数转换器的精度限制的问题，进一步提高现有电荷耦合流水线模数转换器的转换精度。

附图说明

图1为典型1.5bit/级电荷耦合子级流水线电路原理图；

图2为本发明差模误差校准电路的结构框图；

图3为本发明细化了的差模误差校准电路的结构框图；

图4为子级流水线电路中基准信号选择电路结构及不同工作模式原理图；

图5为对典型1.5bit/级子级流水线电路进行差模误差校准的原理图；

图6为本发明差模误差量化模块实现电路原理图；

图7为本发明控制器模块结构原理图；

图8为本发明误差纠正模块所使用的子误差纠正电路结构原理图。

具体实施方式

下面将结合附图对本发明优选实施方案进行详细说明。

为说明本发明对电荷耦合流水线模数转换器中差模误差校准电路工作原理，首先介绍基于电荷耦合信号处理技术的典型1.5bit/级电荷耦合子级流水线电路原理。图1所示即为典型全差分结构实现的1.5bit/级电荷耦合子级流水线电路原理图。图1中电路由全差分的信号处理通道10p和10n构成，整个电路包括2个本级电荷传输控制开关(11p和11n)、2个电荷存储节点(14p和14n)、6个连接到电荷存储节点的电荷存储电容、2个比较器，2个受比较器输出结果控制的基准电荷选择电路(13p和13n)，2个连接到本级电荷存储节点的下一级子级电路的电荷传输控制开关(12p和12n)。电路正常工作时，前级差分电荷包首先通过11p和11n传输并存储在本级电荷存储节点14p和14n，比较器对差分电荷包输入所引起的节点14p和14n之间的电压差变化量与基准信号Vrp和Vrn进行比较，得到本级2位量化输出数字码D1D0；数字输出码D1D0将输出到延时同步寄存器，同时D1D0还将会控制本级的基准信号选择电路11p和13n，使它们分别产生一对互补的基准信号分别控制本级正负端电荷加减电容底板，对由前级传输到本级的差分电荷包进行相应大小的加减处理，得到本级差分余量电荷包；最后，电路完成本级差分余量电荷包由本级向下一级传输，复位信号Vset对本级差分电荷存储节点14p和14n进行复位，完成1.5bit/级电荷耦合流水线子级电路一个完整时钟周期的工作。

图1所示电路中输入电荷包信号分别存储在电荷存储节点14p和14n上。若输入校准信号为共模信号(即差分信号为0)，且电荷存储节点14p和14n上的电荷存储电容的尺寸相同C14p＝C14n，则由电荷注入引起的电荷存储节点14p和14n上的电压变化量应该相等。然而实际电路中由于工艺精度问题，电荷存储节点14p和14n上的电荷存储电容的尺寸并不相同C14p≠C14n，而是存在一个电容误差量ΔC，该ΔC的存在便会使电荷存储节点14p和14n上的电压变化量不相等，而是存在一个电压误差量ΔV，并且该电压误差量ΔV在ΔC固定的情况下与输入电荷量成正比，电压误差量ΔV若超过比较器的判别门限便会引起误操作，比较器产生误判。另外在电荷加减操作时，在基准电压相同的情况下，电容误差量ΔC的存在便会使电荷存储节点14p和14n上的电荷变化量不相等，而存在一个ΔQ的误差，该电荷误差量ΔQ将会直接传输给下一级子级电路，并且会逐级积累引起后级电路的处理误操作。

由于采用流水线结构，现有流水线结构模数转换器中的数字校正模块可以对电路中比较器失调等因素引起的比较器误操作进行很大程度上的纠错，因此在现有工艺上由上述电容误差量ΔC引起的比较器误判误操作基本可以纠正。然而上述电容误差量ΔC引起的电荷加减误差电荷量ΔQ却不能为现有流水线结构模数转换器中的数字校正模块所纠正，因此必须采取其他措施予以校正。

本发明对上述电容误差量ΔC引起的电荷加减误差电荷量ΔQ进行校准的方法为：在对电荷进行加减的基准电压上提供一个ΔV校正电压量。假设正、负信号处理通道上的电容分别为C14和C14-ΔC，用于对电荷进行加减的基准电压为Vr＝Vrp＝Vrn，则正负通道中被加减的电荷Qp、Qn和ΔQ分别为：

Qp＝C14×Vrp＝C14×Vr

Qn＝(C14-ΔC)×Vrn＝(C14-ΔC)×Vr

ΔQ＝Qp-Qn＝C14×Vrp-(C14-ΔC)×Vrn

＝C14×Vr-(C14-ΔC)×Vr

＝ΔC×Vr

若在上述负信号处理通道中对用于电荷进行加减的基准电压Vrn进行调整将其大小调节为Vrn+ΔV，则正负通道中被加减的电荷Qp、Qn和ΔQ分别为：

Qp＝C14×Vrp＝C14×Vr

Qn＝(C14-ΔC)×(Vrn+ΔV)＝(C14-ΔC)×(Vr+ΔV)

＝C14×Vr+C14×ΔV-ΔC×Vr-ΔC×ΔV

＝C14×Vr+(C14-ΔC)×ΔV-ΔC×Vr

ΔQ＝Qp-Qn＝C14×Vr-C14×Vr-(C14-ΔC)×ΔV+ΔC×Vr

＝-(C14-ΔC)×ΔV+ΔC×Vr

＝ΔC×Vr-(C14-ΔC)×ΔV

上式中，若要ΔQ＝0，只要取ΔV＝ΔC×Vr/(C14-ΔC)。

由上式可以知道，只要在上述负信号处理通道中用于对电荷进行加减的基准电压Vrn基础上增加一个大小为ΔV＝ΔC×Vr/(C14-ΔC)的调节电压便可以实现对电容误差量ΔC引起的电荷加减误差电荷量ΔQ的校准。

要实现上述通过调整子级电路中对电荷进行加减的基准电压信号来实现对电容误差量ΔC引起的电荷加减误差电荷量ΔQ进行校准的方法，需要提供一个对电路中电容误差量ΔC进行检测的机制、一个对电路中电容误差量ΔC引起的电荷加减误差电荷量ΔQ进行量化的机制和一个对该误差电荷量ΔQ进行校准补偿的机制。

如图2所示，本发明对全差分结构电荷耦合流水线模数转换器中正、负信号处理通路间元器件失配所带来的差模误差进行校准的电路结构包括：差模误差检测模块21、误差量化模块22、误差纠正模块23和控制器模块24。其中，差模误差检测模块21用于根据校准基准信号产生差模误差；误差量化模块22用于将差模误差检测模块21产生的差模误差进行量化；控制器模块24作用在于控制整个校准电路的工作，提供差模误差检测模块21工作所需要的校准码，并对误差量化模块22的量化结果进行处理产生误差纠正模块23工作所需要的纠错码；误差纠正模块23作用在于根据控制器模块提供的纠错码对全差分结构电荷耦合流水线模数转换器中正、负信号处理通路进行纠正。

图2所示电路的工作原理为：电路首先由控制器模块发出校准模式开始信号，整个差模误差校准电路开始工作；***输入一个校准基准信号到差模误差检测模块21，并且该校准基准信号在整个校准过程中均保持不变；差模误差检测模块21根据控制器24提供的校准码及误差纠正模块23提供的初始纠错码对输入校准基准信号进行逐级处理，处理过程中差模误差逐级处理累积并输出到误差量化模块22；误差量化模块22将接收到的差模误差进行量化，并将量化结果输出到控制器模块24；控制器模块24对该量化结果进行处理判断，若量化结果达不到目标要求，则控制器模块产生误差纠正模块23工作所需要的新纠错码；误差纠正模块23根据控制器模块提供的新纠错码对全差分结构电荷耦合流水线模数转换器中正、负信号处理通路进行校准，经校准之后，差模误差检测模块21继续根据控制器提供的校准码对输入校准电荷信号进行逐级处理，处理过程中累积的差模误差继续输出到误差量化模块22进行量化，控制器对校准结果再一次进行判断，依次循环，直到控制器模块24判断量化结果达到目标要求；若量化结果达到目标要求，则控制器保持最后一次产生的纠错码并产生校准结束信号，校准工作结束。

图2中所示的差模误差校准电路中，所述差模误差检测模块21的实现借助全差分结构电荷耦合流水线模数转换器中正、负信号处理通路完成；所述误差纠正模块23的电路实现采用分布式结构，误差纠正模块通过总线形式连接控制内部多个子误差纠正电路实现；控制器模块24通过总线将差模误差检测模块21、差模误差量化模块22和误差纠正模块23联系起来实现模数转换器的差模误差校准工作。

图3为本发明细化了的差模误差校准电路的结构框图，差模误差检测模块31借助全差分结构电荷耦合流水线模数转换器中正、负信号处理通路30完成。模数转换器中正、负信号处理通路30包括电荷耦合采样保持电路300、N级基于电荷耦合信号处理技术的流水线子级电路(301～303)、最后一级(第N+1级)电荷耦合子级流水线电路304。输入校准基准信号进入信号处理通路30后首先经过电荷耦合采样保持电路300，其用于将输入基准电压信号转换成对应大小成比例的基准电荷包，并将该基准电荷包传输给第一级电荷耦合子级流水线电路301；电路先对第一级电荷耦合子级流水线电路301进行差模误差校准，第一级电荷耦合子级流水线电路301根据控制器模块提供的校准码Cal(0)及误差纠正模块提供的初始纠错码E0对采样得到的基准电荷包进行加减处理得到差分余量电荷包Q0p和Q0n并将该差分余量电荷包传输给后级电荷耦合子级流水线电路；各后级子级流水线电路(302、303、304)先后分别根据各自的校准码(Cal(1～n))及初始纠错码(E1～En)对各自接收到的差分余量电荷包进行处理，最后得到最后一级电荷耦合子级流水线电路304的差分余量电荷包Qnp和Qnn；误差量化模块将接收到的差分余量电荷包进行比较量化，并将量化结果输出到控制器模块；控制器模块对该量化结果进行处理判断，若量化结果达不到目标要求，则控制器模块通过处理对初始纠错码中供第一级子级流水线电路使用的E0进行修改得到E0，同时其他各子级电路所需要的初始纠错码(E1～En)保持不变；第一级电荷耦合子级流水线电路301再一次根据校准码Cal(0)及误差纠正模块提供的新纠错码E0对采样得到的基准电荷包进行加减处理得到差分余量电荷包Q0p和Q0n并将该差分余量电荷包传输给后级电荷耦合子级流水线电路，各后级子级流水线电路(302、303、304)先后分别根据各自的校准码(Cal(1～n))及初始纠错码(E1～En)对各自接收到的差分余量电荷包进行再一次处理，再一次得到最后一级电荷耦合子级流水线电路304的差分余量电荷包Qnp和Qnn；误差量化模块将接收到的差分余量电荷包进行再一次比较量化，并将新量化结果输出到控制器模块，控制器模块对该新量化结果进行处理判断，若量化结果仍然达不到目标要求，则控制器模块控制电路重复上述步骤，直到控制器判断新量化结果达到目标要求为止；当控制器判断量化结果达到目标要求时，控制器模块不再修改第一级子级电路所使用的纠错码E0，并将最后一次产生的纠错码E0作为第一级子级电路的最终纠错码存储在存储器中保持不变，控制器完成第一级子级电路的校准工作，此时第一级子级电路输出的余量电荷包将被作为后级子级流水线电路校准所需要的基准电荷包信号Q0pr和Q0nr，电路开始第二级子级流水线电路的校准工作。

第二级子级流水线电路的校准工作过程与第一级子级电路类似，控制器模块首先设置第二级子级电路校准所需要的校准码Cal(1)，第三级及后续其他各级电路的校准码Cal(2～n)均保持不变；第二级子级流水线电路根据校准码Cal(1)及误差纠正模块提供的初始纠错码E1对输入的基准电荷包信号Q0pr和Q0nr进行加减处理等与第一级子级电路校准工作相同的操作；当控制器判断量化结果达到目标要求时，控制器模块不再修改第二级子级电路所使用的纠错码E1，并将最后一次产生的纠错码E1作为第二级子级电路的最终纠错码存储在寄存器中保持不变，控制器完成第二级子级电路的校准工作，此时第二级子级电路输出的余量电荷包将被作为后级子级流水线电路校准所需要的基准电荷包信号Qlpr和Qlnr，电路开始第三级子级流水线电路的校准工作。

第三级子级流水线电路的校准工作过程与第二级子级电路完全相同，当第三级子级流水线电路的校准工作完成后，电路继续进行后续各级子级电路差动误差校准工作。当最后一级即第N+1级子级电路的校准完成之后，控制器模块产生校准结束信号，校准工作结束。

图1中所示1.5bit/级电荷耦合子级流水线电路当工作在校准模式时，其工作状态将有所不同。本级基准信号选择电路13p和13n的输出将不再由比较器的比较量化结果D1D0控制，而是由图3中所述的校准码控制。图4所示即为图1中所述电荷耦合子级流水线电路中基准信号选择电路结构及处于不同工作模式下的电路工作原理图。图4(a)所示为基准信号选择电路结构框图，整个基准信号选择电路40内部包括：比较量化控制逻辑41、校准信号控制逻辑42、工作模式选择开关43和基准信号输出电路44等功能模块。比较器的比较量化结果通过比较量化控制逻辑41控制输出基准信号；校准模式控制信号通过校准信号控制逻辑42控制输出基准信号；基准信号输出电路44的输出信号直接连接到电荷加减电容。图4(b)所示为基准信号选择电路工作于正常模式时的原理图，工作模式选择开关43将信号通路切换到比较量化控制逻辑41，基准信号选择电路的输出由比较器的比较量化结果控制。图4(c)所示为基准信号选择电路工作于校准模式时的原理图，工作模式选择开关43将信号通路切换到校准信号控制逻辑42，基准信号选择电路的输出不再由比较器的比较量化结果控制，而是由校准信号控制逻辑42控制。

图5所示为对全差分结构1.5bit/级电荷耦合子级流水线电路进行校准时的电路原理图，图中忽略了没有处于信号环路中的子模块电路。校准模式时信号通路包括全差分的正、负信号通路50p和50n。输入差分校准基准电荷包信号分别存储在电荷存储节点54p和54n上，由控制器模块产生的校准码Calp和Caln分别控制校准信号控制逻辑51p和51n，由控制器模块产生的纠错码Ep和En分别控制子误差纠正电路53p和53n；校准信号控制逻辑51p通过连接到基准信号输出电路52p的控制端控制正信号通路50p的输出基准电压，校准信号控制逻辑51n通过连接到基准信号输出电路52n的控制端控制负信号通路50n的输出基准电压；子误差纠正电路53p通过连接到基准信号输出电路52p控制正信号通路50p的输出基准电压，子误差纠正电路53n通过连接到基准信号输出电路52n控制负信号通路50n的输出基准电压。

图6所示为本发明用于对差模误差检测模块所产生差模误差进行量化的误差量化模块的一种电路实现方式。整个电路包括2个电荷传输控制开关(61p和61n)、2个电荷存储节点(64p和64n)、2个连接到电荷存储节点的电荷存储电容、2个对电荷存储节点进行复位的复位开关、N个比较器(621、622、...、62n)。电路正常工作时，前级差分电荷包首先通过61p和61n传输并存储在本级电荷存储节点64p和64n，N个比较器对差分电荷包输入所引起的节点64p和64n之间的电压差变化量与基准信号Vr0～Vrn进行比较，得到本级N位量化输出数字码Dn～D0；数字输出码Dn～D0将输出到图2所示的控制器模块中；最后，复位信号Vset对本级差分电荷存储节点64p和64n进行复位，完成电路一个完整时钟周期的工作。

实际应用时，图6所示的误差量化模块的量化精度和电路复杂取决于其内部所使用比较器的个数和精度。一般校准模式时电路的速度不是主要限制因素，因此所使用的N个比较器的可以尽量使用高精度比较器。为保证整个模数转换器的转换误差小于1LSB，差模误差校准电路的整体精度应高于模数转换器的转换精度，因此差模误差校准电路的误差应小于1/2LSB。在电荷耦合流水线模数转换器中，最后一级电荷耦合子级流水线电路只对前级电路的差分余量电荷包进行比较量化而不进行电荷加减操作，因此传输到误差量化模块的差分余量电荷包与最后一级电荷耦合子级流水线电路中的差分余量电荷包大小相等。要保证差模误差校准电路的误差小于1/2LSB，则误差量化模块所使用比较器的个数应比最后一级电荷耦合子级流水线电路中所使用的比较器个数多。

图7所示为本发明电荷耦合流水线模数转换器差模误差校准电路中控制器模块的电路结构框图。整个控制器模块70其内部模块包括：校准控制逻辑71、校准码产生电路72、N位寄存器73、信号处理器74、存储器模块78和纠错码产生电路75。当差模误差校准电路开始进入校准模式时，***给校准控制逻辑71输入一个启动信号，控制器模块70开始工作；校准控制逻辑71首先产生一组校准码和一组初始纠错码分别供差模误差检测模块76和误差纠正电路模块77使用；经过一定时钟周期的处理，误差量化模块将会反馈回一组N位的差模误差量化结果并存储在N位寄存器73中；信号处理器74将存储在寄存器73中的N位的差模误差量化结果进行处理判断，若判断N位的差模误差量化结果达不到目标要求，则信号处理器会触发纠错码产生电路75产生一组新的纠错码供误差纠正电路进行再一次校准，经校准之后，误差量化模块将会反馈回一组新的N位的差模误差量化结果并重新存储在N位寄存器73中，信号处理器74将存储在寄存器73中的N位的差模误差量化结果再一次进行处理判断，若量化结果仍然达不到目标要求，则控制器模块重复上述步骤，直到控制器判断新量化结果达到目标要求为止；当信号处理器74判断量化结果达到目标要求时，信号处理器74不再修改纠错码，并将最后一次产生的纠错码作为最终纠错码存储在存储器模块78中保持不变。

图8为本发明误差纠正模块中所使用的子误差纠正电路结构原理图。整个子误差纠正电路80包括一个工作状态控制开关81，用于对基准电压Vref进行分压的第一电阻820、第二电阻821和第三电阻822以及调整输出电压的N-bitDAC 83。当模数转换器进入差模误差校准模式时，控制信号置0，工作状态控制开关81导通，第一电阻820、第二电阻821和第三电阻822对基准电压Vref进行分压得到一个初始电压输出Vr0，由图7中纠错码产生电路75产生的N位纠错码将会作为N-bit电流型DAC 83的控制码产生一个到地的纠错电流Ic，纠错电流Ic流经第三电阻822到地，这样就会在电阻822上叠加一个ΔV＝Ic×R822的电压量，输出到基准信号输出电路的电压Vr＝Vr0+ΔV。采用本误差纠正模块，只要控制N位纠错码便可以实现改变输出基准电压的目的。

实际应用时，上述误差纠正模块的电路实现采用分布式结构，误差纠正模块内部包括多个图8所示子误差纠正电路，误差纠正模块通过总线形式连接控制内部多个子误差纠正电路实现，子误差纠正电路的使用数目与整个电荷耦合流水线模数转换器中所有子级流水线电路所使用基准信号选择电路的数目相同，即一个基准信号选择电路配套使用一个所述子误差纠正电路。一般电荷耦合流水线模数转换器中所使用基准信号选择电路数目达几十个，这样对该模数转换器进行差模校准所要使用的子误差纠正电路的数目就非常多。而子误差纠正电路的校准精度取决于其内部N-bit电流型DAC的精度，显然DAC位数越高其精度越高，同时功耗和面积也越大。因此，误差量化模块的电路复杂度和校准精度取决于其内部所使用子误差纠正电路的个数和精度。实际应用时只能根据具体需求适当折衷。

本发明实施方案的优点是：能够自动检测全差分结构电荷耦合流水线模数转换器中由于元器件失配而引起的差模误差，并对该差模误差进行校准，将该差模误差的影响控制在模数转换器的最低分辨率要求以内，以克服工艺波动带来的元器件失配所造成的差模误差对现有电荷耦合流水线模数转换器的精度限制的问题，进一步提高现有电荷耦合流水线模数转换器的转换精度。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种电荷耦合流水线模数转换器的差模误差校准电路，其特征是：包括差模误差检测模块、误差量化模块、误差纠正模块和控制器模块；所述差模误差检测模块用于根据校准基准信号产生差模误差；误差量化模块用于将所述差模误差进行量化；控制器模块用于控制整个差模误差校准电路的工作，提供差模误差检测模块工作所需要的校准码，并对误差量化模块的量化结果进行处理产生误差纠正模块工作所需要的纠错码；误差纠正模块根据所述纠错码对全差分结构电荷耦合流水线模数转换器中正、负信号处理通路进行校准。

2.根据权利要求1所述差模误差校准电路，其特征在于，所述误差量化模块对差模误差检测模块产生的差模误差进行量化的量化精度高于被校准电荷耦合流水线模数转换器中最后一级电荷耦合子级流水线电路的量化精度。

3.根据权利要求1所述差模误差校准电路，其特征是，所述误差纠正模块对被校准子级流水线电路中由电容失配所产生的电容误差量ΔC的校准方法为在对电荷进行加减的基准电压上提供一个ΔV的校正电压量，ΔV满足下式：

ΔV＝ΔC×Vr/(Cr-ΔC)，

其中

ΔC：被校准子级流水线电路中正、负信号处理通道中用于存储电荷的电容值之差，

Cr：被校准子级流水线电路中用于存储电荷的电容的理想值，

Vr：被校准子级流水线电路中对电荷包进行加减的基准电压值，

ΔV：添加在上述对电荷包进行加减的基准电压上的校准电压值。

4.根据权利要求3所述差模误差校准电路，其特征在于，所述对电容误差量ΔC进行校准的方法的校准次序为：先对第一级子级流水线电路进行校准，在控制器模块判断对第一级子级流水线电路进行的校准完成之后再开始进行对第二级子级流水线电路的校准工作，后续各级子级流水线电路采用相同的方式，在前级电路校准完成之后再开始后级电路的校准工作。

5.根据权利要求1所述差模误差校准电路，其特征在于，所述误差纠正模块的电路实现采用分布式结构：误差纠正模块内部包括多个子误差纠正电路，且子误差纠正电路的使用数目与整个电荷耦合流水线模数转换器中所有子级流水线电路所使用基准信号选择电路的数目相同，即一个基准信号选择电路配套使用一个所述子误差纠正电路。

6.根据权利要求5所述差模误差校准电路，其特征在于，所述子误差纠正电路中N位纠错码通过一个N位电流型DAC和一个连接在DAC输出端和地之间的电阻实现对基准信号选择电路输出基准电压信号的控制。

Images