CN101789390A - 硅导通孔的制造方法与硅导通孔结构 - Google Patents

硅导通孔的制造方法与硅导通孔结构 Download PDF

Info

Publication number
CN101789390A
CN101789390A CN 200910002977 CN200910002977A CN101789390A CN 101789390 A CN101789390 A CN 101789390A CN 200910002977 CN200910002977 CN 200910002977 CN 200910002977 A CN200910002977 A CN 200910002977A CN 101789390 A CN101789390 A CN 101789390A
Authority
CN
China
Prior art keywords
silicon
hole
conductive layer
conductive
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200910002977
Other languages
English (en)
Inventor
王庆钧
吴岱原
陈佑升
林哲歆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN 200910002977 priority Critical patent/CN101789390A/zh
Publication of CN101789390A publication Critical patent/CN101789390A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

一种硅导通孔的制造方法与硅导通孔结构，其中硅导通孔结构包括硅衬底、环状电容、导电通孔、低介电常数材料层以及凸块。上述环状电容位于硅衬底内，且环状电容从内到外是由第一导电层、电容介电层与第二导电层所构成。导电通孔是位于环状电容所围绕的硅衬底中，而低介电常数材料层则位于环状电容与导电通孔之间。至于凸块是与导电通孔相接触，以利于与其他芯片做接合。

Description

硅导通孔的制造方法与硅导通孔结构
技术领域
本发明涉及一种硅导通孔(Through-Silicon-Via，TSV)结构及其制造方法。
背景技术
硅导通孔(TSV)技术是通过在芯片和芯片之间、芯片和芯片之间制作垂直导通，是目前三维集成电路工艺整合技术中，能实现芯片之间互连的崭新技术，如A.W.Topol等人于2006年发表于IBM J.RES.& DEV.Vol.50No.4/5第491～506页的技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且提升元件速度、减少信号延迟和功率消耗，因此TSV可被视为应用于3D IC技术的新一代的连接导线(Interconnect)。
近来，也有提出环状(annular)TSV结构的研究，如P.S.Andry等人于2006年发表于Electronic Components and Technology Conference会议中的“ACMOS-compatible Process for Fabricating Electrical Through-vias in Silicon”。这种环状TSV结构相对于传统的圆柱状(cylindrical)TSV，可减少导电层截面积、降低工艺成本，同时可减少热应力。但是此处的环状TSV结构仍只具传递信号的功能。
发明内容
本发明提出一种硅导通孔的制造方法，包括先于硅衬底中形成第一环状沟槽，再于第一环状沟槽内形成第一导电层、电容介电层与第二导电层。然后，在第一环状沟槽所围绕的硅衬底中形成一个开口，再于开口的内表面形成绝缘层，并于开口内填入导电材料。之后，从硅衬底的背面进行平坦化工艺，以去除部分硅衬底，同时去除开口底部的绝缘层而构成一个导电通孔，并去除第一环状沟槽底部的第一导电层及电容介电层。接着，去除绝缘层与第二导电层之间的硅衬底与第一导电层及电容介电层，以形成第二环状沟槽，然后于第二环状沟槽内填入低介电常数(low-k)材料。随后，形成与上述开口底部的导电材料接触的凸块(bump)。
本发明另提出一种硅导通孔结构，包括硅衬底、环状电容(annularcapacitor)、导电通孔(through-via)、低介电常数(low-k)材料层以及凸块。上述环状电容位于硅衬底内，且环状电容从内到外是由第一导电层、电容介电层与第二导电层所构成。导电通孔是位于环状电容所围绕的硅衬底中，而低介电常数(low-k)材料层则位于环状电容与导电通孔之间。至于凸块是与导电通孔相接触，以利于与其他芯片做接合。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1J是依照本发明的实施例的一种硅导通孔的制造流程剖面示意图。
图2是依照本发明的另一实施例的一种可具有电容功能的硅导通孔结构的俯视图。
图3是图2的III-III线段的剖面示意图。
附图标记说明
100、200：硅衬底             102：栅极
104：源极与漏极              106：晶体管
108：内层介电层              110：第一环状沟槽
112：第一导电层              114：电容介电层
116：第二导电层              118：工艺接触层
120a～120c：M1               122：内层金属介电层
124：开口                    126：绝缘层
128：导电材料                130：接触窗
132：M2                      134：导电通孔
136：第二环状沟槽            138：低介电常数(low-k)材料
140：绝缘薄膜                142：凸块
202：环状电容                204：导电通孔
206：低介电常数材料层        208：凸块
210：第一导电层                212：电容介电层
214：第二导电层                216：绝缘层
218：绝缘薄膜
具体实施方式
图1A至图1J是依照本发明的实施例的一种硅导通孔的制造流程剖面示意图。
请参照图1A，本实施例的工艺可与目前IC工艺做整合，因此在制作硅导通孔之前可先进行前段晶体管工艺；也就是先在硅衬底100上形成由栅极102以及源极与漏极104构成的晶体管106，再于硅衬底100上覆盖一层内层介电层(ILD)108。在本图中的晶体管106位置与数量均可依照设计需求作变更，而不限于此。
然后，请参照图1B，可利用干蚀刻方式，在硅衬底100中形成第一环状沟槽110，其中所用的干蚀刻气体例如Cl2、CF4或HBr。由于第一环状沟槽110的位置后续会形成电容器，所以可设置在晶体管106旁。此外，因为本图只显示结构的剖面，所以图中所显示的是同一个第一环状沟槽110。
之后，请参照图1C，在第一环状沟槽110内形成第一导电层112、电容介电层114与第二导电层116，其步骤例如先在硅衬底100上的内层介电层108表面与第一环状沟槽110的内表面共形地(conformally)沉积第一导电层112，再于第一导电层112表面共形地沉积上述电容介电层114，然后于电容介电层114所构成的空间内填满第二导电层116，最后可利用化学机械抛光(CMP)去除第一环状沟槽110以外的第一导电层112、电容介电层114与第二导电层116。另外，第一或第二导电层112、116的材料例如氮化钛(TiN)、氮化钽(TaN)、钌(Ru)或铂(Pt)。而电容介电层114的材料可选用高介电常数材料，如氧化钽(Ta2O5)、氧化铝(A12O3)、氧化铪(HfO2)或氧化钛(TiO2)。
接着，请参照图1D，可在内层介电层108中制作与源极与漏极104接触的工艺接触层(process contact layer)118，再于内层介电层108上形成M1(Metal 1，泛指半导体工艺中的第一层金属层)120a～120c，其中M1 120a只与工艺接触层118相连、M1 120b和第一导电层112及工艺接触层118相连、M1 120c则与第一与第二导电层112和116相连。以上工艺接触层118与M1 120a～120c的位置均可依设计需求作变更。之后，在硅衬底100上形成覆盖M1 120a～120c的一层内层金属介电层(IMD)122。
然后，请参照图1E，可利用干蚀刻方式，在第一环状沟槽110所围绕的硅衬底100、内层介电层108与内层金属介电层122中形成一个开口124，其中所用的干蚀刻气体例如Cl2、CF4或HBr。开口124的位置可如图所示与第一环状沟槽110相隔一段距离，或者也可紧贴第一环状沟槽110，以缩减元件面积。
接着，请参照图1F，在开口124的内表面形成绝缘层126，其材料可为SiO2等氧化物与SiN等氮化物。随后，在开口124内填入导电材料128，其例如铜(Cu)、钨(W)、铜(Cu)或钨(W)的合金或多晶硅(Poly-Si)。接着，可在内层介电层108与内层金属介电层122中制作与栅极102接触的接触窗130，再于内层金属介电层122上形成和接触窗130相连的M2(Metal 2，泛指半导体工艺中的第二层金属层)132，其中M2132还可依设计需要与导电材料128相连。
然后，请参照图1G，从硅衬底100的背面100a进行平坦化工艺，以去除部分硅衬底100，同时去除开口124底部的绝缘层126而构成一个导电通孔134，并去除第一环状沟槽110底部的第一导电层112及电容介电层114。其中，平坦化工艺例如化学机械抛光工艺。
之后，请参照图1H，去除绝缘层126与第二导电层116之间的硅衬底100与第一导电层112及电容介电层114，以形成第二环状沟槽136。此时，保留下来的第一导电层112、电容介电层114与第二导电层116即为MIM电容(Metal-Insulator-Metal)。
接着，请参照图1I，在第二环状沟槽136内填入低介电常数(low-k)材料138，其例如氟倍半硅氧烷(FSQ)、氢倍半硅氧烷(hydrogen silsesquioxane，HSQ)或甲基倍半硅氧烷(methyl silsesquioxane，MSQ)。随后，在硅衬底100的背面100a形成一层绝缘薄膜140，覆盖低介电常数材料138、第一导电层112、电容介电层114与第二导电层116。其中，上述绝缘薄膜140可为SiO2等氧化物与SiN等氮化物。
最后，请参照图1J，形成与开口124底部的导电通孔134接触的凸块(bump)142，以利于与其他芯片做接合。凸块142譬如金凸块、PbSn凸块、CuSn凸块或CoSn凸块。
图2是依照本发明的另一实施例的一种可具有电容功能的硅导通孔结构的俯视图；图3是图2的III-III线段的剖面示意图。
请参照图2与图3，本实施例的可具有电容功能的硅导通孔结构包括硅衬底200、环状电容202、导电通孔204、低介电常数(low-k)材料层206以及凸块208。上述环状电容202位于硅衬底200内，上述环状电容202的外径大小例如在1μm以上与100μm以下。而且，环状电容202从内到外是由第一导电层210、电容介电层212与第二导电层214所构成。第一或第二导电层210、214的材料例如氮化钛(TiN)、氮化钽(TaN)、钌(Ru)或铂(Pt)。至于电容介电层212的材料可为高介电常数材料，如氧化钽(Ta2O5)、氧化铝(Al2O3)、氧化铪(HfO2)或氧化钛(TiO2)。上述导电通孔204则是位于环状电容202所围绕的硅衬底200中，而导电通孔204的材料例如铜(Cu)、钨(W)、铜(Cu)或钨(W)的合金或多晶硅(Poly-Si)。而低介电常数材料层206则位于环状电容202与导电通孔204之间，其中低介电常数材料层206例如氟倍半硅氧烷(FSQ)、氢倍半硅氧烷(HSQ)或甲基倍半硅氧烷(MSQ)。至于凸块208是与导电通孔204相接触，以利于与其他芯片做接合，其中凸块208可以是金凸块、PbSn凸块、CuSn凸块或CoSn凸块。在本实施例中，在低介电常数材料层206与导电通孔204之间还可包括绝缘层216，其材料可为SiO2等氧化物与SiN等氮化物。另外，在本实施例中，在硅衬底200的背面200a还可加上绝缘薄膜218，覆盖上述环状电容202的底部，并可进一步介于凸块208与低介电常数材料层206之间。其中，绝缘薄膜218可为SiO2等氧化物与SiN等氮化物。
综上所述，本发明利用半导体工艺来制作硅导通孔结构并搭配环状电容的制作，可得到一种周围可兼具电容功能的硅导通孔(TSV)结构，使得TSV不再是只能传递信号，而是能利用工艺技术制作一种结合无源元件功能的TSV，因此本发明可大幅提高TSV在3D IC工艺整合中的功能性与价值性。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定的为准。

Claims (28)

1.一种硅导通孔的制造方法，至少包括：
于硅衬底中形成第一环状沟槽；
于该第一环状沟槽内形成第一导电层、电容介电层与第二导电层；
于该第一环状沟槽所围绕的该硅衬底中形成开口；
于该开口的内表面形成绝缘层；
于该开口内填入导电材料；
从该硅衬底的背面进行平坦化工艺，以去除部分该硅衬底，同时去除该开口底部的该绝缘层而构成导电通孔，并去除该第一环状沟槽底部的该第一导电层及该电容介电层；
去除该绝缘层与该第二导电层之间的该硅衬底与该第一导电层及该电容介电层，以形成第二环状沟槽；
于该第二环状沟槽内填入低介电常数材料；以及
形成与该开口底部的该导电通孔接触的凸块。
2.如权利要求1所述的硅导通孔的制造方法，其中形成该第一环状沟槽的方法包括干蚀刻。
3.如权利要求2所述的硅导通孔的制造方法，其中形成该第一环状沟槽所用的干蚀刻气体包括Cl2、CF4或HBr。
4.如权利要求1所述的硅导通孔的制造方法，其中于该第一环状沟槽内形成该第一导电层、该电容介电层与该第二导电层的步骤包括：
于该硅衬底上与该第一环状沟槽的内表面共形地沉积该第一导电层；
于该第一导电层表面共形地沉积该电容介电层；
于该电容介电层所构成的空间内填满该第二导电层；以及
利用化学机械抛光，去除该第一环状沟槽以外的该第一导电层、该电容介电层与该第二导电层。
5.如权利要求1所述的硅导通孔的制造方法，其中该第一导电层或该第二导电层的材料包括氮化钛、氮化钽、钌或铂。
6.如权利要求1所述的硅导通孔的制造方法，其中该电容介电层的材料为高介电常数材料。
7.如权利要求6所述的硅导通孔的制造方法，其中该电容介电层的材料包括氧化钽、氧化铝、氧化铪或氧化钛。
8.如权利要求1所述的硅导通孔的制造方法，其中形成该开口的方法包括干蚀刻。
9.如权利要求8所述的硅导通孔的制造方法，其中形成该开口所用的干蚀刻气体包括Cl2、CF4或HBr。
10.如权利要求1所述的硅导通孔的制造方法，其中该绝缘层的材料包括氧化物或氮化物。
11.如权利要求1所述的硅导通孔的制造方法，其中该导电材料包括铜、钨、铜或钨的合金或多晶硅。
12.如权利要求1所述的硅导通孔的制造方法，其中该平坦化工艺包括化学机械抛光工艺。
13.如权利要求1所述的硅导通孔的制造方法，其中该低介电常数材料包括氟倍半硅氧烷、氢倍半硅氧烷或甲基倍半硅氧烷。
14.如权利要求1所述的硅导通孔的制造方法，其中于该第二环状沟槽内填入该低介电常数材料之后以及形成该凸块之前还包括：于该硅衬底的背面形成绝缘薄膜，覆盖该低介电常数材料、该第一导电层、该电容介电层与该第二导电层。
15.如权利要求14所述的硅导通孔的制造方法，其中该绝缘薄膜包括氧化物或氮化物。
16.如权利要求1所述的硅导通孔的制造方法，其中该凸块包括金凸块、PbSn凸块、CuSn凸块或CoSn凸块。
17.一种硅导通孔结构，至少包括：
硅衬底；
环状电容，位于该硅衬底内，该环状电容从内到外是由第一导电层、电容介电层与第二导电层所构成；
导电通孔，位于该环状电容所围绕的该硅衬底中；
低介电常数材料层，位于该环状电容与该导电通孔之间；以及
凸块，与该导电通孔的底部接触。
18.如权利要求17所述的硅导通孔结构，其中该环状电容的外径大小为1μm以上与100μm以下。
19.如权利要求17所述的硅导通孔结构，其中该第一导电层或该第二导电层的材料包括氮化钛、氮化钽、钌或铂。
20.如权利要求17所述的硅导通孔结构，其中该电容介电层的材料为高介电常数材料。
21.如权利要求20所述的硅导通孔结构，其中该电容介电层的材料包括氧化钽、氧化铝、氧化铪或氧化钛。
22.如权利要求17所述的硅导通孔结构，还包括绝缘层，位于该低介电常数材料层与该导电通孔之间。
23.如权利要求22所述的硅导通孔结构，其中该绝缘层的材料包括氧化物或氮化物。
24.如权利要求17所述的硅导通孔结构，其中该导电通孔的材料包括铜、钨、铜或钨的合金或多晶硅。
25.如权利要求17所述的硅导通孔结构，其中该低介电常数材料层的材料包括氟倍半硅氧烷、氢倍半硅氧烷或甲基倍半硅氧烷。
26.如权利要求17所述的硅导通孔结构，还包括绝缘薄膜，位于该硅衬底的背面并覆盖该环状电容的底部。
27.如权利要求26所述的硅导通孔结构，其中该绝缘薄膜包括氧化物或氮化物。
28.如权利要求17所述的硅导通孔结构，其中该凸块包括金凸块、PbSn凸块、CuSn凸块或CoSn凸块。
CN 200910002977 2009-01-23 2009-01-23 硅导通孔的制造方法与硅导通孔结构 Pending CN101789390A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910002977 CN101789390A (zh) 2009-01-23 2009-01-23 硅导通孔的制造方法与硅导通孔结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910002977 CN101789390A (zh) 2009-01-23 2009-01-23 硅导通孔的制造方法与硅导通孔结构

Publications (1)

Publication Number Publication Date
CN101789390A true CN101789390A (zh) 2010-07-28

Family

ID=42532545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910002977 Pending CN101789390A (zh) 2009-01-23 2009-01-23 硅导通孔的制造方法与硅导通孔结构

Country Status (1)

Country Link
CN (1) CN101789390A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751172A (zh) * 2011-04-22 2012-10-24 中芯国际集成电路制造(上海)有限公司 集成无源器件及其制作方法
CN102760710A (zh) * 2011-04-27 2012-10-31 联华电子股份有限公司 硅穿孔结构及其形成方法
CN103346148A (zh) * 2013-07-05 2013-10-09 北京理工大学 一种直立式电容结构及其制作方法
CN103508410A (zh) * 2012-06-21 2014-01-15 罗伯特·博世有限公司 用于制造具有电覆镀通孔的构件的方法
CN103548120A (zh) * 2011-06-23 2014-01-29 国际商业机器公司 最优化环形穿透基板通路
CN103700618A (zh) * 2013-12-13 2014-04-02 中国电子科技集团公司第五十八研究所 基于圆片级硅通孔工艺基板的结构强度增强的制作方法
CN109461737A (zh) * 2018-11-12 2019-03-12 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN110024104A (zh) * 2016-12-30 2019-07-16 英特尔公司 用于实现电容减小和令人满意的接触电阻的接触架构
CN110491847A (zh) * 2018-05-14 2019-11-22 北京信息科技大学 基于硅通孔的神经元功能电路单元
WO2022062535A1 (zh) * 2020-09-23 2022-03-31 长鑫存储技术有限公司 半导体结构
WO2024021693A1 (zh) * 2022-07-28 2024-02-01 长鑫存储技术有限公司 半导体结构及其制备方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751172A (zh) * 2011-04-22 2012-10-24 中芯国际集成电路制造(上海)有限公司 集成无源器件及其制作方法
CN102751172B (zh) * 2011-04-22 2014-12-24 中芯国际集成电路制造(上海)有限公司 集成无源器件及其制作方法
CN102760710A (zh) * 2011-04-27 2012-10-31 联华电子股份有限公司 硅穿孔结构及其形成方法
CN102760710B (zh) * 2011-04-27 2016-02-10 联华电子股份有限公司 硅穿孔结构及其形成方法
CN103548120A (zh) * 2011-06-23 2014-01-29 国际商业机器公司 最优化环形穿透基板通路
CN103508410A (zh) * 2012-06-21 2014-01-15 罗伯特·博世有限公司 用于制造具有电覆镀通孔的构件的方法
CN103508410B (zh) * 2012-06-21 2017-07-18 罗伯特·博世有限公司 用于制造具有电覆镀通孔的构件的方法
CN103346148B (zh) * 2013-07-05 2016-01-20 北京理工大学 一种直立式电容结构及其制作方法
CN103346148A (zh) * 2013-07-05 2013-10-09 北京理工大学 一种直立式电容结构及其制作方法
CN103700618A (zh) * 2013-12-13 2014-04-02 中国电子科技集团公司第五十八研究所 基于圆片级硅通孔工艺基板的结构强度增强的制作方法
CN110024104A (zh) * 2016-12-30 2019-07-16 英特尔公司 用于实现电容减小和令人满意的接触电阻的接触架构
US11824097B2 (en) 2016-12-30 2023-11-21 Intel Corporation Contact architecture for capacitance reduction and satisfactory contact resistance
CN110024104B (zh) * 2016-12-30 2024-03-08 英特尔公司 用于实现电容减小和令人满意的接触电阻的接触架构
CN110491847A (zh) * 2018-05-14 2019-11-22 北京信息科技大学 基于硅通孔的神经元功能电路单元
CN109461737A (zh) * 2018-11-12 2019-03-12 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN109461737B (zh) * 2018-11-12 2020-09-29 长江存储科技有限责任公司 一种半导体器件及其制造方法
WO2022062535A1 (zh) * 2020-09-23 2022-03-31 长鑫存储技术有限公司 半导体结构
WO2024021693A1 (zh) * 2022-07-28 2024-02-01 长鑫存储技术有限公司 半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
CN101789390A (zh) 硅导通孔的制造方法与硅导通孔结构
US10153338B2 (en) Method of manufacturing a capacitor
CN108140559B (zh) 传导阻障直接混合型接合
US20100164062A1 (en) Method of manufacturing through-silicon-via and through-silicon-via structure
US9379042B2 (en) Integrated circuit devices having through silicon via structures and methods of manufacturing the same
CN102956439B (zh) 金属绝缘体金属电容器及制造方法
US7879681B2 (en) Methods of fabricating three-dimensional capacitor structures having planar metal-insulator-metal and vertical capacitors therein
US20150035168A1 (en) Semiconductor device having through-substrate vias
CN107204324B (zh) 半导体器件、mim电容器及其制造方法
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬（ｍｉｍ）電容及其方法
US10580581B2 (en) High-density metal-insulator-metal capacitors
JP4949656B2 (ja) 半導体装置およびその製造方法
US20070152258A1 (en) Semiconductor device with a capacitor
US9831171B2 (en) Capacitors with barrier dielectric layers, and methods of formation thereof
TW201344884A (zh) 半導體裝置及其製造方法
US20220199531A1 (en) Memory device and fabrication method thereof
TW201913764A (zh) 具有平面鈍化層之半導體裝置
US20210249349A1 (en) High performance metal insulator metal capacitor
US20230120199A1 (en) Copper interconnects with an embedded dielectric cap between lines
KR100695993B1 (ko) 적층형 엠아이엠 캐패시터 및 그 제조 방법
CN114678345A (zh) 半导体结构及其制备方法
TWI536527B (zh) 直通矽晶穿孔結構及其製程
CN115763423A (zh) 一种沟槽电容器的制造方法及沟槽电容器
TWI459507B (zh) 一種製作矽貫通電極的方法
TW201442231A (zh) 整合結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100728