CN101770954A - 快闪存储器的形成方法 - Google Patents
快闪存储器的形成方法 Download PDFInfo
- Publication number
- CN101770954A CN101770954A CN200810208186A CN200810208186A CN101770954A CN 101770954 A CN101770954 A CN 101770954A CN 200810208186 A CN200810208186 A CN 200810208186A CN 200810208186 A CN200810208186 A CN 200810208186A CN 101770954 A CN101770954 A CN 101770954A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- layer
- flash memory
- dusts
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 134
- 229920005591 polysilicon Polymers 0.000 claims abstract description 134
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000000227 grinding Methods 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 224
- 239000011229 interlayer Substances 0.000 claims description 55
- 239000011521 glass Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 239000000126 substance Substances 0.000 claims description 14
- 238000003701 mechanical milling Methods 0.000 claims description 13
- 238000004528 spin coating Methods 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 29
- 238000005516 engineering process Methods 0.000 description 29
- 238000002955 isolation Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 14
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 241000611838 Leiostomus Species 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
一种快闪存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有浮栅以及位于浮栅上的层间绝缘层；在半导体衬底上形成多晶硅层，所述多晶硅层覆盖浮栅；在多晶硅层上形成研磨保护层；平坦化研磨保护层和多晶硅层；刻蚀多晶硅层至露出半导体衬底，在浮栅位置的层间绝缘层上形成控制栅。本发明改善了多晶硅层从层间绝缘层上剥落的情况。
Description
技术领域
本发明涉及集成电路及半导体器件的制造工艺，尤其涉及快闪存储器的形成方法。
背景技术
通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在供电电源关闭后仍能保持片内信息。与其它的非易失性存储技术(例如，磁盘驱动器)相比，非易失性半导体存储器具有成本低、密度大的特点。因此，非易失性存储器已广泛地应用于各个领域，包括嵌入式***，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。
随着集成电路制作工艺中集成度的不断增加，提升快闪存储器的集成密度已成为趋势，然而，随着存储单元的尺寸不断缩小，避免漏电流以使电荷保存在存储器单元中变得相当重要，但是现有技术制作的快闪存储器有许多漏电会影响存储器单元中所储存的电荷，其中包括PN结漏电流，晶体管亚阈值漏电，静态漏电流等等。
现有快闪存储器的制作方法，包括如下步骤，如图1所示，首先，提供半导体衬底100，所述半导体衬底100内形成有隔离结构101；在半导体衬底100上依次沉积栅介质层102和第一多晶硅层；在第一多晶硅层上旋涂光刻胶层(未示出)，经过曝光显影工艺后，定义出浮栅图形；以光刻胶层为掩膜，沿浮栅图形刻蚀多晶硅层和栅介质层102至露出半导体衬底100，形成浮栅104。
如图2所示，在浮栅104上形成层间绝缘层106，所述层间绝缘层106的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；然后，在层间绝缘层106及半导体衬底100上形成第二多晶硅层108，所述第二多晶硅层108填充满浮栅104之间凹槽，第二多晶硅层108表面不平坦，在凹槽处是呈凹陷状。
如图3所示，用化学机械研磨法研磨第二多晶硅层108，使其表面平坦，形成平坦化的第二多晶硅层108a。如图3a所示，由于第二多晶硅层108a与层间绝缘层106的粘附能力差，在经过化学机械研磨工艺时，第二多晶硅层108a会与层间绝缘层106产生位错，容易从层间绝缘层106上剥落下来，只残留位于浮栅104之间的第二多晶硅层108a。
如图4所示，在平坦后的第二多晶硅层108a上形成光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以光刻胶层为掩膜，沿控制栅图形刻蚀第二多晶硅层108a至露出半导体衬底100，形成控制栅108b。如图4a所示，由于第二多晶硅层在化学机械研磨过程中容易从层间绝缘层上剥落2，无法刻蚀形成控制栅，或只在层间绝缘层表面残留部分第二多晶硅层。
发明内容
本发明解决的问题是提供一种快闪存储器的形成方法，防止研磨第二多晶硅层后，第二多晶硅层从层间绝缘层上剥落而无法形成控制栅。
为解决上述问题，本发明提供一种快闪存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有浮栅以及位于浮栅上的层间绝缘层；在半导体衬底上形成多晶硅层，所述多晶硅层覆盖浮栅；在多晶硅层上形成研磨保护层；平坦化研磨保护层和多晶硅层；刻蚀多晶硅层至露出半导体衬底，在浮栅位置的层间绝缘层上形成控制栅。
可选的，所述研磨保护层是光刻胶层、正硅酸乙酯膜层或硼磷硅玻璃与富硅玻璃的堆叠层。
可选的，形成光刻胶层的方法是旋涂法或化学气相沉积法。所述光刻胶层的厚度为500纳米～2000纳米。
可选的，形成正硅酸乙酯膜层的方法为化学气相沉积法。所述正硅酸乙酯的厚度为500埃～2000埃。
可选的，形成氧化绝缘膜层的方法为化学气相沉积法。所述氧化绝缘膜层的厚度为2000埃～5000埃。
可选的，硼磷硅玻璃与富硅玻璃的堆叠层中富硅玻璃位于多晶硅层上，硼磷硅玻璃位于富硅玻璃上。形成硼磷硅玻璃和富硅玻璃的方法为化学气相沉积法。所述硼磷硅玻璃的厚度为3000埃～6000埃，富硅玻璃的厚度为200埃～1000埃。
可选的，平坦化研磨保护层和多晶硅层的方法为化学机械研磨法。
与现有技术相比，本发明具有以下优点：在多晶硅层上形成研磨保护层，对多晶硅层产生压应力，加强其与层间绝缘层之间的粘附力，后续平坦化多晶硅层的过程中，多晶硅层不会从层间绝缘层上剥落下来，提高后续形成控制栅的质量。
附图说明
图1至图4是现有工艺形成快闪存储器的示意图；
图3a是现有工艺形成快闪存储器过程中多晶硅层产生剥落的示意图；
图4a是现有工艺形成的快闪存储器控制栅上产生缺陷的电镜图；
图5是本发明形成快闪存储器的具体实施方式流程图；
图6a至图6d是本发明形成快闪存储器的第一实施例示意图；
图7a至图7d是本发明形成快闪存储器的第二实施例示意图；
图8a至图8e是本发明形成快闪存储器的第三实施例示意图；
图9a至图9d是本发明形成快闪存储器的第四实施例示意图；
图10是采用本发明工艺形成的快闪存储器多晶硅层与层间绝缘层相接面的电镜图。
具体实施方式
本发明在多晶硅层上形成研磨保护层，对多晶硅层产生压应力，加强其与层间绝缘层之间的粘附力，后续平坦化多晶硅层的过程中，多晶硅层不会从层间绝缘层上剥落下来，提高后续形成控制栅的质量。
图5是本发明形成快闪存储器的具体实施方式流程图。如图5所示，执行步骤S11，提供半导体衬底，所述半导体衬底上形成有浮栅以及位于浮栅上的层间绝缘层；执行步骤S12，在半导体衬底上形成多晶硅层，所述多晶硅层覆盖浮栅；执行步骤S13，在多晶硅层上形成研磨保护层；执行步骤S14，平坦化研磨保护层和多晶硅层；执行步骤S15，刻蚀多晶硅层至露出半导体衬底，在浮栅位置的层间绝缘层上形成控制栅。
下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
图6a至图6d是本发明形成快闪存储器的第一实施例示意图。如图6a所示，提供半导体衬底200，所述半导体衬底200可以是硅、绝缘体上硅、外延硅或硅锗等；半导体衬底200内形成有隔离结构201，所述隔离结构201可以是浅沟槽隔离或局部氧化隔离，形成隔离结构201的工艺为本领域技术人员公知的技术。
在半导体衬底200上形成栅介质层202，所述栅介质层的材料可以是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成栅介质层202的工艺是热氧化法，在高温环境下，将半导体衬底200暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅介质层202的厚度都在几十埃左右。
用低压化学气相沉积法(LPCVD)在栅介质层202上形成第一多晶硅层。用旋涂法在第一多晶硅层上涂覆第一光刻胶层(未示出)，对第一光刻胶层进行曝光及显影工艺，定义出浮栅图形；以第一光刻胶层为掩膜，沿浮栅图形用干法刻蚀法刻蚀第一多晶硅层和栅介质层202至露出半导体衬底200，形成浮栅204。
如图6b所示，用化学气相沉积法在半导体衬底200及浮栅204上形成层间绝缘层206，所述层间绝缘层206的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；刻蚀层间绝缘层206，保留浮栅204表面的层间绝缘层206；然后，用低压化学气相沉积在层间绝缘层206及半导体衬底200上形成第二多晶硅层208，且第二多晶硅层208填充满浮栅204之间凹槽，因此第二多晶硅层208表面不平坦，在凹槽处是呈凹陷状。
用旋涂法在第二多晶硅层208上形成研磨保护层210，所述研磨保护层210为光刻胶，厚度为500纳米～2000纳米，具体可以是500纳米、1000纳米、1500纳米或2000纳米等。对以光刻胶为材料的研磨保护层210进行甩干和烘干工艺。
本实施例中，由于在第二多晶硅层208上形成了以光刻胶为材料的研磨保护层210，对第二多晶硅层208产生压应力，使第二多晶硅层208与层间绝缘层206之间的粘附力加强。
如图6c所示，用化学机械研磨法平坦化研磨保护层210和第二多晶硅层208至预定厚度，并使第二多晶硅层208表面平坦，形成平坦化的第二多晶硅层208a。
由于第二多晶硅层208与层间绝缘层206之间的粘附力加强了，在用化学机械研磨法平坦化第二多晶硅层208后，第二多晶硅层208来不会发生位错而从层间绝缘层206上剥落下来。
如图6d所示，在平坦后的第二多晶硅层208a上旋涂第二光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以第二光刻胶层为掩膜，沿控制栅图形用干法刻蚀法刻蚀第二多晶硅层208a至露出半导体衬底200，形成控制栅208b。
实施例二
图7a至图7d是本发明形成快闪存储器的第二实施例示意图。如图7a所示，提供半导体衬底300，所述半导体衬底300可以是硅、绝缘体上硅、外延硅或硅锗等；半导体衬底300内形成有隔离结构301，所述隔离结构301可以是浅沟槽隔离或局部氧化隔离，形成隔离结构301的工艺为本领域技术人员公知的技术。
在半导体衬底300上形成栅介质层302，所述栅介质层的材料可以是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成栅介质层302的工艺是热氧化法，在高温环境下，将半导体衬底300暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅介质层302的厚度都在几十埃左右。
用低压化学气相沉积法(LPCVD)在栅介质层302上形成第一多晶硅层。用旋涂法在第一多晶硅层上涂覆第一光刻胶层(未示出)，对第一光刻胶层进行曝光及显影工艺，定义出浮栅图形；以第一光刻胶层为掩膜，沿浮栅图形用干法刻蚀法刻蚀第一多晶硅层和栅介质层302至露出半导体衬底300，形成浮栅304。
如图7b所示，用化学气相沉积法在半导体衬底300及浮栅304上形成层间绝缘层306，所述层间绝缘层306的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；刻蚀层间绝缘层306，保留浮栅304表面的层间绝缘层306；然后，用低压化学气相沉积在层间绝缘层306及半导体衬底300上形成第二多晶硅层308，且第二多晶硅层308填充满浮栅304之间凹槽，因此第二多晶硅层308表面不平坦，在凹槽处是呈凹陷状。
用化学气相沉积法在第二多晶硅层308上形成研磨保护层310，所述研磨保护层310为正硅酸乙酯，厚度为500埃～2000埃，具体可以是500埃、1000埃、1500埃或2000埃等。
本实施例中，由于在第二多晶硅层308上形成了以正硅酸乙酯为材料的研磨保护层310，对第二多晶硅层308产生压应力，使第二多晶硅层308与层间绝缘层306之间的粘附力加强。
如图7c所示，用化学机械研磨法平坦化研磨保护层310和第二多晶硅层308至预定厚度，并使第二多晶硅层308表面平坦，形成平坦化的第二多晶硅层308a。
由于第二多晶硅层308与层间绝缘层306之间的粘附力加强了，在用化学机械研磨法平坦化第二多晶硅层308后，第二多晶硅层308来不会发生位错而从层间绝缘层306上剥落下来。
如图7d所示，在平坦后的第二多晶硅层308a上旋涂第二光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以第二光刻胶层为掩膜，沿控制栅图形用干法刻蚀法刻蚀第二多晶硅层308a至露出半导体衬底300，在形成控制栅308b。
实施例三
图8a至图8e是本发明形成快闪存储器的第三实施例示意图。如图8a所示，提供半导体衬底400，所述半导体衬底400可以是硅、绝缘体上硅、外延硅或硅锗等；半导体衬底400内形成有隔离结构401，所述隔离结构401可以是浅沟槽隔离或局部氧化隔离，形成隔离结构401的工艺为本领域技术人员公知的技术。
在半导体衬底400上形成栅介质层402，所述栅介质层的材料可以是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成栅介质层402的工艺是热氧化法，在高温环境下，将半导体衬底400暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅介质层402的厚度都在几十埃左右。
用低压化学气相沉积法(LPCVD)在栅介质层402上形成第一多晶硅层。用旋涂法在第一多晶硅层上涂覆第一光刻胶层(未示出)，对第一光刻胶层进行曝光及显影工艺，定义出浮栅图形；以第一光刻胶层为掩膜，沿浮栅图形用干法刻蚀法刻蚀第一多晶硅层和栅介质层402至露出半导体衬底400，形成浮栅404。
如图8b所示，用化学气相沉积法在半导体衬底400及浮栅404上形成层间绝缘层406，所述层间绝缘层406的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；刻蚀层间绝缘层406，保留浮栅404表面的层间绝缘层406；然后，用低压化学气相沉积在层间绝缘层406及半导体衬底400上形成第二多晶硅层308，且第二多晶硅层408填充满浮栅404之间凹槽，因此第二多晶硅层408表面不平坦，在凹槽处是呈凹陷状。
用化学气相沉积法在第二多晶硅层408上形成研磨保护层410，所述研磨保护层410为氧化绝缘膜，具体可以是氧化硅等；厚度为2000埃～5000埃，具体可以是2000埃、3000埃、4000埃或5000埃等。
如图8c所示，用回蚀法刻蚀研磨保护层410至在第二多晶硅层408的凹陷部分形成侧墙410a。
本实施例中，由于以氧化绝缘膜为材料的侧墙410a在第二多晶硅层408的凹陷部分对第二多晶硅层408产生压应力，使第二多晶硅层408与层间绝缘层406之间的粘附力加强。
如图8d所示，用化学机械研磨法平坦化侧墙410a和第二多晶硅层408至预定厚度，并使第二多晶硅层308表面平坦，形成平坦化的第二多晶硅层408a。
由于第二多晶硅层408与层间绝缘层406之间的粘附力加强了，在用化学机械研磨法平坦化第二多晶硅层408后，第二多晶硅层408来不会发生位错而从层间绝缘层406上剥落下来。
如图8e所示，在平坦后的第二多晶硅层408a上旋涂第二光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以第二光刻胶层为掩膜，沿控制栅图形用干法刻蚀法刻蚀第二多晶硅层408a至露出半导体衬底400，在形成控制栅408b。
实施例四
图9a至图9d是本发明形成快闪存储器的第四实施例示意图。如图9a所示，提供半导体衬底500，所述半导体衬底500可以是硅、绝缘体上硅、外延硅或硅锗等；半导体衬底500内形成有隔离结构501，所述隔离结构501可以是浅沟槽隔离或局部氧化隔离，形成隔离结构501的工艺为本领域技术人员公知的技术。
在半导体衬底500上形成栅介质层502，所述栅介质层的材料可以是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。传统形成栅介质层502的工艺是热氧化法，在高温环境下，将半导体衬底500暴露在含氧环境中，所述工艺通常在炉管中实现；通常形成的栅介质层502的厚度都在几十埃左右。
用低压化学气相沉积法(LPCVD)在栅介质层502上形成第一多晶硅层。用旋涂法在第一多晶硅层上涂覆第一光刻胶层(未示出)，对第一光刻胶层进行曝光及显影工艺，定义出浮栅图形；以第一光刻胶层为掩膜，沿浮栅图形用干法刻蚀法刻蚀第一多晶硅层和栅介质层502至露出半导体衬底500，形成浮栅504。
如图9b所示，用化学气相沉积法在半导体衬底500及浮栅504上形成层间绝缘层506，所述层间绝缘层506的材料为氧化硅-氮化硅-氧化硅层(ONO)或氧化硅或氮氧化硅等；刻蚀层间绝缘层506，保留浮栅504表面的层间绝缘层506；然后，用低压化学气相沉积在层间绝缘层506及半导体衬底500上形成第二多晶硅层508，且第二多晶硅层508填充满浮栅504之间凹槽，因此第二多晶硅层508表面不平坦，在凹槽处是呈凹陷状。
用化学气相沉积法在第二多晶硅层508上形成研磨保护层510，所述研磨保护层510为富硅玻璃511和硼磷硅玻璃512的堆叠层，其中，先用化学气相沉积法在第二多晶硅层508上形成富硅玻璃511，然后用化学气相沉积法在富硅玻璃511上形成硼磷硅玻璃512。
在第二多晶硅层508和硼磷硅玻璃512之间形成富硅玻璃511，是为了防止硼磷硅玻璃512渗透入第二多晶硅层508中，造成污染，影响后续形成的控制栅的性能。
本实施例中，富硅玻璃511的厚度为200埃～1000埃，具体可以是200埃、400埃、500埃、800埃或1000埃等。硼磷硅玻璃512的厚度为3000埃～6000埃，具体可以是3000埃、4000埃、5000埃或6000埃等。
本实施例中，由于在第二多晶硅层508上形成了以富硅玻璃511和硼磷硅玻璃512的堆叠层为材料的研磨保护层510，对第二多晶硅层508产生压应力，使第二多晶硅层508与层间绝缘层506之间的粘附力加强。
如图9c所示，用化学机械研磨法平坦化研磨保护层510和第二多晶硅层508至预定厚度，并使第二多晶硅层508表面平坦，形成平坦化的第二多晶硅层508a。
由于第二多晶硅层508与层间绝缘层506之间的粘附力加强了，在用化学机械研磨法平坦化第二多晶硅层508后，第二多晶硅层508来不会发生位错而从层间绝缘层506上剥落下来。
如图9d所示，在平坦后的第二多晶硅层508a上旋涂第二光刻胶层(未示出)，经过曝光显影工艺后，定义出与浮栅位置对应的控制栅图形；以第二光刻胶层为掩膜，沿控制栅图形用干法刻蚀法刻蚀第二多晶硅层508a至露出半导体衬底500，在形成控制栅508b。
图10是采用本发明工艺形成的快闪存储器多晶硅层与层间绝缘层相接面的电镜图。如图10所示，由于本发明在对第二多晶硅层进行化学机械研磨工艺前，先于其表面形成研磨保护层，对第二多晶硅层产生压应力，加强其与层间绝缘层之间的粘附力，使后续平坦化第二多晶硅层的过程中，第二多晶硅层不会产生位错，第二多晶硅层与层间绝缘层之间的相接面1没有剥落现象产生。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种快闪存储器的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有浮栅以及位于浮栅上的层间绝缘层；
在半导体衬底上形成多晶硅层，所述多晶硅层覆盖浮栅；
在多晶硅层上形成研磨保护层；
平坦化研磨保护层和多晶硅层；
刻蚀多晶硅层至露出半导体衬底，在浮栅位置的层间绝缘层上形成控制栅。
2.如权利要求1所述快闪存储器的形成方法，其特征在于，所述研磨保护层是光刻胶层、正硅酸乙酯膜层、氧化绝缘膜层或硼磷硅玻璃与富硅玻璃的堆叠层。
3.如权利要求2所述快闪存储器的形成方法，其特征在于，形成光刻胶层的方法是旋涂法。
4.如权利要求3所述快闪存储器的形成方法，其特征在于，所述光刻胶层的厚度为500纳米～2000纳米。
5.如权利要求2所述快闪存储器的形成方法，其特征在于，形成正硅酸乙酯膜层的方法为化学气相沉积法。
6.如权利要求5所述快闪存储器的形成方法，其特征在于，所述正硅酸乙酯膜层的厚度为500埃～2000埃。
7.如权利要求2所述快闪存储器的形成方法，其特征在于，形成氧化绝缘膜层的方法为化学气相沉积法。
8.如权利要求5所述快闪存储器的形成方法，其特征在于，所述氧化绝缘膜层的厚度为2000埃～5000埃。
9.如权利要求2所述快闪存储器的形成方法，其特征在于，硼磷硅玻璃与富硅玻璃的堆叠层中富硅玻璃位于多晶硅层上，硼磷硅玻璃位于富硅玻璃上。
10.如权利要求9所述快闪存储器的形成方法，其特征在于，形成硼磷硅玻璃和富硅玻璃的方法为化学气相沉积法。
11.如权利要求10所述快闪存储器的形成方法，其特征在于，所述硼磷硅玻璃的厚度为3000埃～6000埃，富硅玻璃的厚度为200埃～1000埃。
12.如权利要求1所述快闪存储器的形成方法，其特征在于，平坦化研磨保护层和多晶硅层的方法为化学机械研磨法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810208186A CN101770954A (zh) | 2008-12-29 | 2008-12-29 | 快闪存储器的形成方法 |
| US12/647,362 US8105898B2 (en) | 2008-12-29 | 2009-12-24 | Method and structure for performing a chemical mechanical polishing process |
| US12/647,369 US8097508B2 (en) | 2008-12-29 | 2009-12-24 | Method and structure for performing a chemical mechanical polishing process |
| US12/647,359 US8105897B2 (en) | 2008-12-29 | 2009-12-24 | Method and structure for performing a chemical mechanical polishing process |
| US12/647,367 US8105899B2 (en) | 2008-12-29 | 2009-12-24 | Method and structure for performing a chemical mechanical polishing process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810208186A CN101770954A (zh) | 2008-12-29 | 2008-12-29 | 快闪存储器的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101770954A true CN101770954A (zh) | 2010-07-07 |
Family
ID=42354491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810208186A Pending CN101770954A (zh) | 2008-12-29 | 2008-12-29 | 快闪存储器的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US8097508B2 (zh) |
| CN (1) | CN101770954A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569646A (zh) * | 2010-12-22 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
| CN104716258A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN105355547A (zh) * | 2014-08-21 | 2016-02-24 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制作方法及存储器件的制作方法 |
| CN108321087A (zh) * | 2018-01-31 | 2018-07-24 | 武汉新芯集成电路制造有限公司 | 一种浮栅的形成方法 |
| CN109585374A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 半导体装置结构的形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770954A (zh) * | 2008-12-29 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的形成方法 |
| CN103776668B (zh) * | 2012-10-26 | 2016-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件主动区失效分析样品的制备方法 |
| CN110164755A (zh) * | 2019-04-15 | 2019-08-23 | 上海华力集成电路制造有限公司 | 第零层层间膜的制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559008B2 (en) * | 2001-10-04 | 2003-05-06 | Hynix Semiconductor America, Inc. | Non-volatile memory cells with selectively formed floating gate |
| JP4171695B2 (ja) * | 2003-11-06 | 2008-10-22 | 株式会社東芝 | 半導体装置 |
| US7183153B2 (en) * | 2004-03-12 | 2007-02-27 | Sandisk Corporation | Method of manufacturing self aligned non-volatile memory cells |
| KR100552588B1 (ko) * | 2004-10-26 | 2006-02-15 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US7273775B1 (en) * | 2005-10-04 | 2007-09-25 | Spansion Llc | Reliable and scalable virtual ground memory array formed with reduced thermal cycle |
| US7541240B2 (en) * | 2005-10-18 | 2009-06-02 | Sandisk Corporation | Integration process flow for flash devices with low gap fill aspect ratio |
| US7948021B2 (en) * | 2007-04-27 | 2011-05-24 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of fabricating the same |
| CN101770954A (zh) * | 2008-12-29 | 2010-07-07 | 中芯国际集成电路制造(上海)有限公司 | 快闪存储器的形成方法 |
-
2008
- 2008-12-29 CN CN200810208186A patent/CN101770954A/zh active Pending
-
2009
- 2009-12-24 US US12/647,369 patent/US8097508B2/en active Active
- 2009-12-24 US US12/647,362 patent/US8105898B2/en active Active
- 2009-12-24 US US12/647,359 patent/US8105897B2/en active Active
- 2009-12-24 US US12/647,367 patent/US8105899B2/en active Active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569646A (zh) * | 2010-12-22 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
| CN102569646B (zh) * | 2010-12-22 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
| CN104716258A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN104716258B (zh) * | 2013-12-12 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN105355547A (zh) * | 2014-08-21 | 2016-02-24 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制作方法及存储器件的制作方法 |
| CN105355547B (zh) * | 2014-08-21 | 2019-04-12 | 中芯国际集成电路制造(上海)有限公司 | 栅极的制作方法及存储器件的制作方法 |
| CN109585374A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 半导体装置结构的形成方法 |
| CN108321087A (zh) * | 2018-01-31 | 2018-07-24 | 武汉新芯集成电路制造有限公司 | 一种浮栅的形成方法 |
| CN108321087B (zh) * | 2018-01-31 | 2019-03-26 | 武汉新芯集成电路制造有限公司 | 一种浮栅的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100248468A1 (en) | 2010-09-30 |
| US8105897B2 (en) | 2012-01-31 |
| US20100227465A1 (en) | 2010-09-09 |
| US8105898B2 (en) | 2012-01-31 |
| US8097508B2 (en) | 2012-01-17 |
| US8105899B2 (en) | 2012-01-31 |
| US20100227464A1 (en) | 2010-09-09 |
| US20100190329A1 (en) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101770954A (zh) | 快闪存储器的形成方法 | |
| CN101064347B (zh) | 半导体器件及其制造方法 | |
| US8269281B2 (en) | Method for forming gate oxide of semiconductor device | |
| CN107644876B (zh) | 台阶结构及其形成方法 | |
| US6734066B2 (en) | Method for fabricating split gate flash memory cell | |
| US6900099B2 (en) | Flash memory cell and method for fabricating the same | |
| CN102623319A (zh) | 一种制备浮栅的方法 | |
| US7351630B2 (en) | Method of manufacturing flash memory device | |
| CN101197329A (zh) | Sonos快闪存储器及其制作方法 | |
| CN101783325A (zh) | 形成快闪存储器的方法 | |
| US7829412B2 (en) | Method of manufacturing flash memory device | |
| US20060003541A1 (en) | Method for forming device isolation film of semiconductor device | |
| CN109216259B (zh) | 一种存储器的制作方法 | |
| CN102456606A (zh) | 浅沟槽隔离结构形成方法 | |
| US20080012063A1 (en) | Flash Memory and Method for Manufacturing the Same | |
| CN102148181A (zh) | 浅沟槽隔离结构形成方法 | |
| CN102709192A (zh) | 一种集成阻变存储器的mos晶体管结构的制造方法 | |
| US20080157164A1 (en) | Flash Memory and Method for Fabricating Thereof | |
| CN106257672B (zh) | 半导体器件制作方法、半导体器件及电子装置 | |
| CN100517657C (zh) | Sonos快闪存储器的制作方法 | |
| TW201428896A (zh) | 非揮發性記憶體之製造方法 | |
| CN109755247B (zh) | 一种半导体器件及其制作方法 | |
| CN101908507B (zh) | Nrom器件的制作方法 | |
| KR20080060486A (ko) | 플래시 메모리 및 그 제조 방법 | |
| US8383515B2 (en) | Methodology for wordline short reduction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20100707 |