CN101762762B - 封装结构的检测方法、检测板及封装检测组件 - Google Patents
封装结构的检测方法、检测板及封装检测组件 Download PDFInfo
- Publication number
- CN101762762B CN101762762B CN2008102075721A CN200810207572A CN101762762B CN 101762762 B CN101762762 B CN 101762762B CN 2008102075721 A CN2008102075721 A CN 2008102075721A CN 200810207572 A CN200810207572 A CN 200810207572A CN 101762762 B CN101762762 B CN 101762762B
- Authority
- CN
- China
- Prior art keywords
- circuit
- equivalent parallel
- conductive component
- electrical
- parallel circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
本发明提供一种封装结构的检测方法、检测板及封装检测组件。检测板和封装结构可组成封装检测组件,封装结构设有基板和导电组件,导电组件是设置于封装基板的一侧面,此检测方法包括:连接导电组件,以形成若干个电性回路;连接电性回路,以形成等效并联电路;提供电性值对照表;量测等效并联电路的实际电性值;以及比对电性值对照表与所述实际电性值,以得知电路节点的断路位置。本发明可快速地缩减检测范围和时间,以提升检测效率。
Description
技术领域
本发明涉及一种检测方法、检测板及封装检测组件,特别是涉及一种封装结构的检测方法、检测板及封装检测组件。
背景技术
随着科技的进步,微电子封装(Packaging)技术亦不断地提升,对于集成电路(Integrated Circuit,IC)的需求,亦趋向于高密度、多功能、高传输速度的型态。因此,封装技术亦逐渐由金属接脚(Lead)方式转为使用例如锡球等导电组件封装的方式,以符合集成电路的需求。
一种广为使用的锡球封装方法例如为球状栅格阵列封装(Ball Grid Array,BGA),其能有效的增加IC的应用面积,亦能符合降低成本的要求。一般,在BGA封装组件制造完成后,必须经过电性测试,以确保BGA组件的品质。现有的BGA组件电性测试是利用导线来串接锡球,而形成串联回路,并经由探测某些接点的电阻或电压差的方式,以快速地测得锡球是否确实连接于封装基板上。
然而,当检测出串联回路中的锡球有连接不确实的情况时,并无法马上得知是那一个锡球为连接不确实,而分别地两两测试焊球,方能正确地找出有问题的锡球。
发明内容
本发明的目的之一在于提供一种检测方法,用以检测封装结构,所述封装结构设有基板和导电组件,导电组件是设置于所述封装基板的一侧面,其特征在于所述检测方法包括:
连接所述导电组件,以形成若干个电性回路;
连接所述电性回路,以形成等效并联电路,其中所述等效并联电路具有若干个电路节点;
提供电性值对照表,其中所述电性值对照表具有所述等效并联电路在每一所述电路节点断路时的电性值数据;
由所述等效并联电路的两端来量测所述等效并联电路的实际电性值;以及
比对所述电性值对照表与所述实际电性值,以得知电路节点的断路位置。
本发明的目的之二在于提供一种检测板,用以检测封装结构,所述封装结构设有基板和导电组件,所述导电组件是设置于所述封装基板的一侧面,其特征在于所述检测板包括:
若干条第一接线,用以连接所述导电组件,而形成若干个电性回路;
若干条第二接线,用以连接所述电性回路,以形成等效并联电路;以及
电性量测端,分别形成于所述等效并联电路的两端,用以量测所述等效并联电路的电性值。
本发明的目的之三在于提供一种封装检测组件,其特征在于所述封装检测组件包括:
封装结构,包括基板和导电组件,其中导电组件是设置于所述封装基板的一侧面上
检测板,电性连接于所述封装结构,用以检测所述封装结构,其中所述检测板包括:
若干条第一接线,用以连接所述导电组件,而形成若干个电性回路;
若干条第二接线,用以串接所述电性回路,以形成等效并联电路;以及
电性量测端,分别形成于所述等效并联电路的两端,用以量测所述等效并联电路的电性值。
本发明的检测方法和检测板可快速地缩减检测范围和时间,以提升检测效率,且具低复杂度和高检测效率的功效。
为让本发明的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下:
附图说明
图1显示依据本发明的一实施例的封装检测组件的剖面示意图;
图2A显示依据本发明的一实施例的检测板的正面示意图;
图2B显示依据本发明的一实施例的封装结构的底面示意图;
图2C显示依据本发明的一实施例的检测板与封装结构形成电性连接的示意图;
图3显示依据本发明的一实施例的检测方法的方法流程图;
图4A显示依据本发明的一实施例的等效并联电路的示意图;
图4B显示依据本发明的一实施例的等效简化电路的示意图;以及
图5A和图5B显示依据本发明的其它实施例的检测板与封装结构形成电性连接的示意图。
具体实施方式
请参照图1,其显示依据本发明的一实施例的封装检测组件的剖面示意图。本实施例的检测方法和检测板100是用以检测封装结构200,封装结构200可电性连接于检测板100,而形成封装检测组件。
如图1所示,本实施例的封装结构200可包括基板210、导电组件220、芯片230及封胶体240。基板210例如为单层或多层的印刷电路板(PCB)、陶瓷电路板或柔性电路板(FCB),其可设有电路和接垫(未绘示),以电性连接和承载芯片230。导电组件220是设置于基板210的一侧面上,导电组件220优选是以金属材料所制成,例如:锡、铅、银、铜、镍、铋、铝、铟、上述任意合金或其它无铅焊料,其中导电组件220可为针脚状(如针状栅格阵列LGA)、球状(如球状栅格阵列BGA的锡球)或板状(如接点栅格阵列LGA),用以电性连接此封装结构200于其它组件。芯片230是设置于基板210的另一侧面上,芯片230可利用焊线或覆晶接合(Flip Chip,FC)的方式来电性连接于基板210。封胶体240是形成于基板210的另一侧面上,并包覆芯片230,而形成本实施例的封装结构。封胶体400的材料可例如为环氧树脂、PMMA、聚碳酸酯(Polycarbonate)、玻璃、硅胶、光硬化型树脂(UV curable heat-resistantresin)或压克力。
请参照图1和图2A、图2B及图2C,图2A显示依据本发明的一实施例的检测板的正面示意图,图2B显示依据本发明的一实施例的封装结构的底面示意图,图2C显示依据本发明的一实施例的检测板与封装结构形成电性连接的示意图。本实施例的检测板100可检测封装结构200中的导电组件220是否确实地连接(例如焊接)于基板210上,检测板100包括若干条第一接线110、若干条第二接线120及二电性量测端130。第一接线110和第二接线120是设置于检测板100的一侧表面上,并对应于封装结构200的导电组件220,第一接线110是用以连接导电组件220成若干个电性回路101,第二接线120是用以连接电性回路101,以形成等效并联电路102。电性量测端130是分别形成于等效并联电路102的两端,用以量测等效并联电路102的电性值。在本实施例中,基板210设有若干条第三接线211,其位于导电组件220之间,用以配合第一接线110来连接导电组件220成电性回路101。如图2A和图2B所示,当检测板100尚未连接于封装结构200时,第一接线110、第二接线120及电性量测端130是分别独立地形成于检测板100的一侧表面上,且第三接线211是分别独立地连接于导电组件220之间,因而尚未形成电性回路101。在本实施例中,如图2C所示,当检测板100连接于封装结构200时,导电组件220可接触于第一接线110,以形成电性连接,因而第一接线110、导电组件220及第三接线211可串接成电性回路101,且第二接线120可连接于电性回路101之间,因而形成等效并联电路102,并可通过电性量测端130来量测等效并联电路102的电性值,例如电阻值或电压值,以检测封装结构200中的电性连接是否发生问题。本实施例的第一接线110、第二接线120及第三接线211可例如为金属导线,如金线、银线、铜线或铝线,然不限于此,亦可利用印刷布线方式来形成。
请参照图1、图2C、图3、图4A及图4B,图3显示依据本发明的一实施例的检测方法的方法流程图,图4A显示依据本发明的一实施例的等效并联电路的示意图,图4B显示依据本发明的一实施例的等效简化电路的示意图。当进行本实施例的检测方法时,首先,连接封装结构200的导电组件220,以形成电性回路101(步骤S301)。此时,封装结构200可设置于检测板100上,且导电组件220可分别地对位和接触于第一接线110,因而第一接线110、导电组件220及第三接线211可电性连接成电性回路101。接着,利用第二接线120来连接电性回路101,以形成等效并联电路102(步骤S302),其中等效并联电路102具有若干个电路节点A、B、C、D、E、F、G及H(如图4A所示),这些电路节点A~H可用以代表导电组件组a、b、c、d、e、f、g及h,每一导电组件组a~h是由多个导电组件220所组成(如图2C所示)。在本实施例中,每二导电组件组a~h形成电性回路101。如图4B所示,此等效并联电路102可进一步简化成等效简化电路103,其中此等效简化电路103具有若干个电路节点L、M、N及P,电路节点L~P可用以代表每一电性回路101。因此,电路节点L~P的电性值可根据电路节点A~H的电性值来计算得到,而电路节点L~P的电性值总和即可为此等效并联电路102的理想电性值。以电性值为电阻值来举例说明,电路节点L~P的电阻值可根据以下电阻值并联公式(1)~(4)来计算得到:
L=(A*B)/(A+B)...........(1)
M=(C*D)/(C+D)...........(2)
N=(E*F)/(E+F)...........(3)
P=(G*H)/(G+H)...........(4)。
如图3所示,接着,提供电性值对照表(步骤S303),其中此电性值对照表具有等效并联电路102在每一电路节点A~H断路时的电性值资料。例如,如下表一所示,其是等效并联电路102的电阻值对照表:
表一
上述表一是根据各电路节点A~H断路时的情况来计算,并整理而成,因而具有等效并联电路102在每一电路节点A~H断路时的电阻值数据。因此,由表一(电阻值对照表)可得知等效并联电路102在每一电路节点A~H断路时的理想电阻值为何。
在本实施例中,此电性值对照表可根据各电路节点A~H的电性值来计算,并整理而成。然不限于此,在一实施例中,可分别预先使各电路节点A~H断路,再量测等效并联电路102的电性值,因而可得到等效并联电路102在每一电路节点A~H断路时的电性值资料,并可整理成此电性值对照表。
如图3和图4A所示,接着,由等效并联电路102两端的电性量测端130来量测此等效并联电路102的实际电性值(步骤S304),例如电阻值。接着,比对电性值对照表与此实际电性值,以得知电路节点A~H的断路位置(步骤S305),亦即可得知断路的电路节点为何,进而可得知在那一电路节点A~H(亦即导电组件组a~h)中具有电性连接不确实的导电组件220。接着,可根据电路节点A~H的断路位置来决定导电组件220的检测范围,亦即可根据电路节点A~H的断路位置来决定对那一导电组件组a~h进行检测。
以上述表一为例来说明,当量测得知此等效并联电路102的电阻值为34奥姆时,对照于表一(电阻值对照表),即可立刻得知所有电路节点A~H并未有断路情形,亦即封装结构200为正常。当量测得知此等效并联电路102的电阻值为74奥姆时,对照于表一(电阻值对照表),即可立刻得知电路节点A为断路,亦即导电组件组a中具有连接不确实的导电组件220,进而可针对导电组件组a中的导电组件220来进行检测,而大幅地缩减封装结构200的检测范围和时间。
因此,本实施例的检测方法和检测板100可快速地得知有问题的导电组件在那一范围中,以大幅地缩减检测范围和时间,提升检测效率。且检测方法和检测板100的构造相当简易,因而具低复杂度和高检测效率的功效。
值得注意的是,本实施例的检测板100和封装结构200所形成的等效并联电路102可不限于上述所及。请参照图5A和图5B,其显示依据本发明的其它实施例的检测板与封装结构形成电性连接的示意图。在其它实施例中,熟悉该项技术领域者可任意地改变第一接线110a、第二接线120a及第三接线211a的配置,而达到相同的检测功效。
由上述本发明的实施例可知,本发明的检测方法和检测板可快速地缩减检测范围和时间,以提升检测效率,且检测方法和检测板构造相当简易,因而具低复杂度和高检测效率的功效。
综上所述,虽然本发明已以优选实施例揭露如上,但所述优选实施例并非用以限制本发明,所述领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (9)
1.一种检测方法,用以检测封装结构,所述封装结构设有基板和导电组件,所述导电组件是设置于所述基板的一侧面,其特征在于所述检测方法包括:
连接所述导电组件,以形成若干个电性回路;
连接所述电性回路,以形成等效并联电路,其中所述等效并联电路具有若干个电路节点;
提供电性值对照表,其中所述电性值对照表具有所述等效并联电路在每一所述电路节点断路时的电性值数据,所述电性值对照表为电阻值对照表,其具有所述等效并联电路在每一所述电路节点断路时的电阻值数据;
由所述等效并联电路的两端来量测所述等效并联电路的实际电阻值;以及
比对所述电阻值对照表与所述实际电阻值,以得知电路节点的断路位置。
2.根据权利要求1所述的检测方法,其特征在于:所述提供电性值对照表的步骤包括:
计算所述等效并联电路在每一所述电路节点断路时的电阻值,以整理成所述电性值对照表。
3.根据权利要求1所述的检测方法,其特征在于:所述提供电性值对照表的步骤包括:
预先量测所述等效并联电路在每一所述电路节点断路时的电阻值,以整理成所述电性值对照表。
4.根据权利要求1所述的检测方法,其特征在于:所述方法更包括:
根据电路节点的断路位置来决定所述导电组件的检测范围。
5.一种检测板,用以检测封装结构,所述封装结构设有基板和导电组件,所述导电组件是设置于所述基板的一侧面,其特征在于所述检测板包括:
若干条第一接线,用以连接所述导电组件,而形成若干个电性回路;
若干条第二接线,用以连接所述电性回路,以形成等效并联电路;以及
电性量测端,分别形成于所述等效并联电路的两端,用以量测所述等效并联电路的电阻值,所述电阻值是用于比对于电性值对照表,以得知电路节点的断路位置,所述电性值对照表为电阻值对照表,其具有所述等效并联电路在每一所述电路节点断路时的电阻值数据。
6.一种封装检测组件,其特征在于所述封装检测组件包括:
封装结构,包括基板和导电组件,其中所述导电组件是设置于所述基板的一侧面上
检测板,电性连接于所述封装结构,用以检测所述封装结构,其中所述检测板包括:
若干条第一接线,用以连接所述导电组件,而形成若干个电性回路;
若干条第二接线,用以连接所述电性回路,以形成等效并联电路;以及
电性量测端,分别形成于所述等效并联电路的两端,用以量测所述等效并联电路的电阻值,所述电阻值是用于比对于电性值对照表,以得知电路节点的断路位置,所述电性值对照表为电阻值对照表,其具有所述等效并联电路在每一所述电路节点断路时的电阻值数据。
7.根据权利要求6所述的封装检测组件,其特征在于:所述封装结构更包括芯片和封胶体,所述芯片设置于所述基板的另一侧面上,所述封胶体是形成于所述基板的所述另一侧面上,并包覆所述芯片。
8.根据权利要求6所述的封装检测组件,其特征在于:所述导电组件为针脚状、球状或板状。
9.根据权利要求6所述的封装检测组件,其特征在于:所述基板设有若干条第三接线,其位于所述导电组件之间,用以与所述第一接线来连接所述导电组件成所述电性回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102075721A CN101762762B (zh) | 2008-12-23 | 2008-12-23 | 封装结构的检测方法、检测板及封装检测组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102075721A CN101762762B (zh) | 2008-12-23 | 2008-12-23 | 封装结构的检测方法、检测板及封装检测组件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101762762A CN101762762A (zh) | 2010-06-30 |
CN101762762B true CN101762762B (zh) | 2012-11-07 |
Family
ID=42494051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102075721A Expired - Fee Related CN101762762B (zh) | 2008-12-23 | 2008-12-23 | 封装结构的检测方法、检测板及封装检测组件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101762762B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103954877B (zh) * | 2014-04-15 | 2017-03-08 | 京东方科技集团股份有限公司 | 集成电路测试方法及测试装置 |
CN107607858B (zh) * | 2017-09-22 | 2020-08-28 | 信利光电股份有限公司 | 模组开路位置的确定方法、***、装置及可读存储介质 |
CN114245633A (zh) * | 2021-11-30 | 2022-03-25 | 中航光电科技股份有限公司 | 多通道数字光模块气密封装结构及陶瓷电路板 |
-
2008
- 2008-12-23 CN CN2008102075721A patent/CN101762762B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101762762A (zh) | 2010-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102012470B (zh) | 封装基板的电性测试转接板及其方法 | |
US7511371B2 (en) | Multiple die integrated circuit package | |
EP1001462B1 (en) | Semiconductor device with connection terminals in the form of a grid array | |
US5744827A (en) | Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements | |
US7514297B2 (en) | Methods for a multiple die integrated circuit package | |
KR101800096B1 (ko) | 교번하는 계단형 반도체 다이 스택들을 포함하는 반도체 디바이스 | |
CN101459152B (zh) | 具金属接点导孔的堆栈式半导体封装结构 | |
US20100258952A1 (en) | Interconnection of IC Chips by Flex Circuit Superstructure | |
CN106407877B (zh) | 指纹辨识装置 | |
US7391104B1 (en) | Non-stick detection method and mechanism for array molded laminate packages | |
CN102095946A (zh) | 通用型封装构造电性测试装置 | |
KR101697603B1 (ko) | 반도체 패키지 | |
KR20110108729A (ko) | 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드 | |
CN101762762B (zh) | 封装结构的检测方法、检测板及封装检测组件 | |
CN103367265B (zh) | 多层半导体装置、印刷电路板和多层半导体装置制造方法 | |
CN105067846A (zh) | 一种bga封装芯片的测试夹具 | |
CN104701282A (zh) | 芯片、芯片封装和管芯 | |
US9076698B2 (en) | Flexible package-to-socket interposer | |
CN107910315A (zh) | 芯片封装 | |
CN101826505A (zh) | 封装基板以及芯片封装结构 | |
CN108022887A (zh) | 一种柔性封装结构及其制备方法、可穿戴设备 | |
CN101118901B (zh) | 堆叠式芯片封装结构及其制程 | |
CN101465341B (zh) | 堆叠式芯片封装结构 | |
Koyuncu et al. | Advanced interconnection technologies for flexible organic electronic systems | |
CN102820267A (zh) | 插销式半导体封装堆栈结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121107 Termination date: 20151223 |
|
EXPY | Termination of patent right or utility model |