CN101740406B - 四方扁平无引脚封装的制造方法 - Google Patents
四方扁平无引脚封装的制造方法 Download PDFInfo
- Publication number
- CN101740406B CN101740406B CN2008101766864A CN200810176686A CN101740406B CN 101740406 B CN101740406 B CN 101740406B CN 2008101766864 A CN2008101766864 A CN 2008101766864A CN 200810176686 A CN200810176686 A CN 200810176686A CN 101740406 B CN101740406 B CN 101740406B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- sacrifice layer
- square flat
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000084 colloidal system Substances 0.000 claims abstract description 34
- 238000005520 cutting process Methods 0.000 claims abstract description 22
- 238000012546 transfer Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000012856 packing Methods 0.000 claims description 33
- 238000013459 approach Methods 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 10
- 238000005299 abrasion Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种四方扁平无引脚封装的制造方法。首先，于一牺牲层上形成一图案化导电层，其中图案化导电层包括多组引脚。将多个芯片贴附于牺牲层上，其中各芯片分别被其中一组引脚所环绕。令各芯片分别与其中一组引脚电性连接，并于牺牲层上形成一封装胶体，以覆盖图案化导电层以及这些芯片。接着，切割封装胶体以及图案化导电层，并预切割牺牲层以于牺牲层上形成多个切割沟槽。在切割封装胶体以及图案化导电层并预切割牺牲层之后移除牺牲层。因此，借由将预切割后的封装结构贴附于转移基板并依序将牺牲层及转移基板移除，可以得到规则排列的多个四方扁平无引脚封装。
Description
技术领域
本发明是有关于一种四方扁平封装(Quad Flat Package，QFP)的制造方法，且特别是有关于一种四方扁平无引脚封装(Quad Flat Non-leaded package，QFNpackage)的制造方法。
背景技术
半导体产业是近年来发展速度最快的高科技工业之一，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(ICdesign)、集成电路的制作(IC process)及集成电路的封装(IC package)。其中，封装的目的在于，防止芯片受到外界温度、湿气的影响以及杂尘污染，并提供芯片与外部电路之间电性连接的媒介。
在半导体封装制程当中，包含有许多种封装形态，其中四方扁平无引脚封装结构具有较短的信号传递路径(trace)及较快的信号传递速度，因此一直是低脚位(low pin count)构装型态的主流之一，且适用于高频传输的芯片封装结构。
一般而言，在制造四方扁平无引脚封装的过程中，先将多个芯片排列在导线架上，其中导线架包括相互连接的多组引脚且各芯片分别被其中一组引脚围绕，然后以打线接合(wire bonding)的方式使各芯片分别电性连接于相对应的其中一组引脚，接着形成一封装胶体以完全覆盖导线架及这些芯片，最后以切割的方式对其进行单体化而得到多个四方扁平无引脚封装。
发明内容
本发明提供一种四方扁平无引脚封装的制造方法，其可使经由切割以及牺牲层的移除而得到多个单体化的四方扁平无引脚封装。
本发明提供一种四方扁平无引脚封装的制造方法，其可节省封装材料的使用量，并可减少切割过程中刀具的磨耗。
本发明提出一种四方扁平无引脚封装的制造方法。首先，于一牺牲层上形成一图案化导电层，其中图案化导电层包括多组引脚。将多个芯片贴附于牺牲层上，其中各芯片分别被其中一组引脚所环绕。令各芯片分别与其中一组引脚电性连接，并于牺牲层上形成一封装胶体，以覆盖图案化导电层以及这些芯片。接着，切割封装胶体以及图案化导电层，并预切割(pre-cut)牺牲层以于牺牲层上形成多个切割沟槽。在切割封装胶体以及图案化导电层并预切割牺牲层之后移除牺牲层。
在本发明的一实施例中，上述的四方扁平无引脚封装的制造方法，在切割封装胶体以及图案化导电层后以及移除牺牲层之前，更包括提供一转移基板，并使被切割后的封装胶体贴附于转移基板上。
在本发明的一实施例中，上述的四方扁平无引脚封装的制造方法，在移除牺牲层之后，更包括移除转移基板。
在本发明的一实施例中，上述的封装材料是全面性形成于牺牲层。
本发明更提出一种四方扁平无引脚封装的制造方法。首先，于一牺牲层上形成一图案化导电层，其中图案化导电层包括多组引脚。将多个芯片贴附于牺牲层上，其中各芯片分别被其中一组引脚所环绕。令各芯片分别与其中一组引脚电性连接，并于牺牲层上形成多个封装胶体，以分别覆盖图案化导电层以及这些芯片。接着，切割图案化导电层，并预切割牺牲层以于牺牲层上形成多个切割沟槽。在切割图案化导电层并预切割牺牲层之后移除牺牲层。
在本发明的一实施例中，上述的图案化导电层的形成方法包括于牺牲层上形成一导电层，以及移除部分导电层以形成图案化导电层。
在本发明的一实施例中，上述的移除部分导电层的方法包括光刻/蚀刻制程。
在本发明的一实施例中，上述的图案化导电层的形成方法包括于牺牲层上形成一图案化光阻层，以图案化光阻层为罩幕，于未被图案化光阻层覆盖的牺牲层上形成图案化导电层，以及移除图案化光阻层。
在本发明的一实施例中，上述的牺牲层为一金属层或一绝缘层。
在本发明的一实施例中，上述的于未被图案化光阻层覆盖的牺牲层上形成图案化导电层的方法包括电镀。
在本发明的一实施例中，上述的四方扁平无引脚封装的制造方法，在形成这些组引脚时，更包括形成一芯片座，且这些引脚环绕芯片座。
在本发明的一实施例中，上述的各芯片与对应的一组引脚是透过多条导线电性连接。
本发明的四方扁平无引脚封装的制造方法，借由将预切割后的封装结构贴附于转移基板并依序将牺牲层及转移基板移除，以得到规则排列的多个四方扁平无引脚封装。
本发明的四方扁平无引脚封装的制造方法，借由形成多个分别覆盖图案化导电层及这些芯片的封装胶体，以节省封装材料并减少切割时刀具的磨耗。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A至图1F为本发明一实施例的四方扁平无引脚封装的制造方法的剖面示意图。
图2A至图2E为本发明另一实施例的四方扁平无引脚封装的制造方法的剖面示意图。
图3A及图3B为图1A及图2A的图案化导电层的一种形成方法的剖面示意图。
图4A及图4B为图1A及图2A的图案化导电层的另一种形成方法的剖面示意图。
主要元件符号说明：
100：四方扁平无引脚封装
110：牺牲层
112：切割沟槽
120：图案化导电层
120’：导电层
122：引脚
130：芯片
140、140’：封装胶体
150：转移基板
160、160’：图案化光阻层
170：芯片座
180：导线
具体实施方式
图1A至图1F为本发明一实施例的四方扁平无引脚封装的制造方法的剖面示意图。请参考图1A，首先，于一牺牲层110上形成一图案化导电层120，其中图案化导电层包括多组引脚122，引脚122的材质例如是铜。
接着，请参考图1B及图1C，将多个芯片130贴附于牺牲层110上，其中各芯片130分别被其中一组引脚122所环绕，令各芯片130分别与其中一组引脚122电性连接，并于牺牲层110上形成一封装胶体140，以覆盖图案化导电层120以及芯片130，其中封装胶体140的材质例如是环氧树脂(epoxy resin)。
接着，请参考图1D及图1F，将封装胶体140切割成多个封装胶体140’并切割图案化导电层120，在切割封装胶体140以及图案化导电层120之后移除牺牲层110以得到多个四方扁平无引脚封装100。
请参考图1C，在本实施例中，封装材料系全面性形成于牺牲层。请参考图1D，在切割封装胶体140以及图案化导电层120时，更包括预切割牺牲层110以于牺牲层110上形成多个切割沟槽112，其中切割方式例如是刀具切割(blade saw)、激光切割(laser saw)或者一般的冲切制程(punch)。接着，请参考图1E，提供一转移基板150以使各封装胶体140’贴附于转移基板150上，最后依序移除牺牲层110及转移基板150而得到图1F的多个四方扁平无引脚封装100。其中牺牲层110例如是可或不可紫外线照射的薄膜胶带、一般晶圆研磨的贴布、金属层或其他绝缘材料。而转移基板150例如是真空吸盘、真空吸嘴或其他具有可吸附或贴附功能的转移载板。在本实施例中，牺牲层110可以是可紫外线照射的薄膜胶带，在牺牲层110上形成多个切割沟槽112之后，利用紫外线照射降低薄膜与封装体的接合性，接着利用真空吸附功能的转移基板150使封装胶体140’与牺牲层110分离，最后再移除转移基板150。
在本实施例中，借由将预切割后连接于牺牲层110的各封装胶体140’贴附于转移基板150，以在移除牺牲层110时能保持各封装胶体140’的相对位置，而得到规则排列的多个四方扁平无引脚封装100。
图2A至图2E为本发明另一实施例的四方扁平无引脚封装的制造方法的剖面示意图。请参考图2A，首先，于一牺牲层110上形成一图案化导电层120，其中图案化导电层包括多组引脚122，引脚122的材质例如是铜。
接着，请参考图2B及图2C，将多个芯片130贴附于牺牲层110上，其中各芯片130分别被其中一组引脚122所环绕，令各芯片130分别与其中一组引脚122电性连接，并于牺牲层110上形成多个封装胶体140’，以分别覆盖图案化导电层120以及芯片130，其中封装胶体140的材质例如是环氧树脂(epoxyresin)。
接着，请参考图2D及图2E，切割图案化导电层120并在切割图案化导电层120之后移除牺牲层110以得到多个四方扁平无引脚封装100。
在本实施例中，借由形成多个分别覆盖图案化导电层120及芯片130的封装胶体140’以节省封装材料。此外，因为仅须切割图案化导电层120，故可减少切割时刀具的磨耗。
图3A及图3B为图1A及图2A的图案化导电层的一种形成方法的剖面示意图。请参考图3A，图1A及图2A的图案化导电层120的形成方法为在牺牲层110上形成一导电层120’，接着，请参考图3B，在导电层120’上形成一图案化光阻层160，以图案化光阻层160为罩幕，透过光刻/蚀刻制程移除导电层120’未被图案化光阻层160覆盖的部分，并移除图案化光阻层160，以形成图1A及图2A的图案化导电层120。
图4A及图4B为图1A及图2A的图案化导电层的另一种形成方法的剖面示意图。请参考图4A，图1A及图2A的图案化导电层120的形成方法亦可为在牺牲层110上形成一图案化光阻层160’，接着，请参考图4B，以图案化光阻层160’为罩幕，于未被图案化光阻层160’覆盖的牺牲层110上形成图1A及图2A的图案化导电层120，并移除图案化光阻层160’。牺牲层110为一金属层、一绝缘层或者是一玻璃层，且于未被图案化光阻层160’覆盖的牺牲层110上形成图1A及图2A的图案化导电层120的方法包括电镀。
请参考图1B及图2B，在上述的各实施例中，形成各组引脚时，更包括形成一芯片座170，且引脚122环绕芯片座170。各芯片130与对应的一组引脚122是透过多条导线180电性连接。然本发明不以此为限，四方扁平无引脚封装100也可不包含芯片座170。
综上所述，本发明借由将预切割后连接于牺牲层的各封装胶体贴附于转移基板，以在移除牺牲层时能保持各封装胶体的相对位置而得到规则排列的多个四方扁平无引脚封装，使后续的制造流程能够顺利进行。此外，本发明借由形成多个分别覆盖图案化导电层及芯片的封装胶体以节省封装材料，且因为仅须切割图案化导电层，故可减少切割时刀具的磨耗以降低生产成本。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (7)
1.一种四方扁平无引脚封装的制造方法，包括：
于一牺牲层上形成一图案化导电层，其中该图案化导电层包括多组引脚；
将多个芯片贴附于该牺牲层上，其中各该芯片分别被其中一组引脚所环绕；
令各该芯片分别与其中一组引脚电性连接；
于该牺牲层上形成一封装胶体，以覆盖该图案化导电层以及该些芯片；
切割该封装胶体以及该图案化导电层，并预切割该牺牲层以于该牺牲层上形成多个切割沟槽；
在切割该封装胶体以及该图案化导电层并预切割该牺牲层后，提供一转移基板，并使被切割后的封装胶体贴附于该转移基板上；
在使被切割后的封装胶体贴附于该转移基板上后，移除该牺牲层，其中在移除该牺牲层之前，该转移基板仅贴附于该封装胶体；以及
在移除该牺牲层之后，移除该转移基板。
2.如权利要求1所述的四方扁平无引脚封装的制造方法，其特征在于，该图案化导电层的形成方法包括：
于该牺牲层上形成一导电层；以及
移除部分该导电层，以形成该图案化导电层。
3.如权利要求2所述的四方扁平无引脚封装的制造方法，其特征在于，移除部分该导电层的方法包括光刻/蚀刻制程。
4.如权利要求1所述的四方扁平无引脚封装的制造方法，其特征在于，该图案化导电层的形成方法包括：
于该牺牲层上形成一图案化光阻层；
以该图案化光阻层为罩幕，于未被该图案化光阻层覆盖的该牺牲层上形成该图案化导电层；以及
移除该图案化光阻层。
5.如权利要求4所述的四方扁平无引脚封装的制造方法，其特征在于，该牺牲层为一金属层或一绝缘层。
6.如权利要求1所述的四方扁平无引脚封装的制造方法，其特征在于，在形成该些组引脚时，更包括形成一芯片座，且该些引脚环绕该芯片座。
7.如权利要求1所述的四方扁平无引脚封装的制造方法，其特征在于，该封装胶体是全面性形成于该牺牲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101766864A CN101740406B (zh) | 2008-11-20 | 2008-11-20 | 四方扁平无引脚封装的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101766864A CN101740406B (zh) | 2008-11-20 | 2008-11-20 | 四方扁平无引脚封装的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101740406A CN101740406A (zh) | 2010-06-16 |
| CN101740406B true CN101740406B (zh) | 2012-12-26 |
Family
ID=42463670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101766864A Expired - Fee Related CN101740406B (zh) | 2008-11-20 | 2008-11-20 | 四方扁平无引脚封装的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101740406B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105070665A (zh) * | 2015-07-16 | 2015-11-18 | 北京工业大学 | 一种晶圆级薄片封装工艺 |
| TWI590364B (zh) * | 2015-12-11 | 2017-07-01 | 南茂科技股份有限公司 | 圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516251A (zh) * | 1994-03-18 | 2004-07-28 | �������ɹ�ҵ��ʽ���� | 半导体组件的制造方法及半导体组件 |
-
2008
- 2008-11-20 CN CN2008101766864A patent/CN101740406B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1516251A (zh) * | 1994-03-18 | 2004-07-28 | �������ɹ�ҵ��ʽ���� | 半导体组件的制造方法及半导体组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101740406A (zh) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101859734B (zh) | 导线架及其制造方法与封装结构的制造方法 | |
| TWI569398B (zh) | 半導體元件封裝及其製作方法 | |
| KR101587561B1 (ko) | 리드프레임 어레이를 구비하는 집적회로 패키지 시스템 | |
| US8487424B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
| KR100347706B1 (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
| US7795715B2 (en) | Leadframe based flash memory cards | |
| US10943885B2 (en) | Method for making semiconductor device with sidewall recess and related devices | |
| US7598599B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| CN102931161A (zh) | 半导体封装件及其制造方法 | |
| CN102569101B (zh) | 无外引脚封装结构及其制作方法 | |
| CN102344110A (zh) | 微机电***器件的方形扁平无引脚封装结构及方法 | |
| JP2013098332A (ja) | リードフレームおよび半導体装置 | |
| US7842550B2 (en) | Method of fabricating quad flat non-leaded package | |
| US20070166884A1 (en) | Circuit board and package structure thereof | |
| CN101740406B (zh) | 四方扁平无引脚封装的制造方法 | |
| CN106783794B (zh) | 预包封无导线可电镀引线框架封装结构及其制造方法 | |
| US20160307831A1 (en) | Method of making a qfn package | |
| US20070215993A1 (en) | Chip Package Structure | |
| CN106997851A (zh) | 一种晶圆级（或面板级）传感器芯片封装的制作方法 | |
| JP2006245459A (ja) | 半導体装置の製造方法 | |
| CN101944516A (zh) | 四方扁平无引脚封装及其制造方法 | |
| US20150155229A1 (en) | Leadless Semiconductor Package with Optical Inspection Feature | |
| CN220510008U (zh) | 半导体器件和电子*** | |
| CN101527293A (zh) | 四方扁平无引脚型态封装结构以及导线架 | |
| JP3600137B2 (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121226 Termination date: 20201120 |