CN101728347B - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN101728347B
CN101728347B CN2008102015608A CN200810201560A CN101728347B CN 101728347 B CN101728347 B CN 101728347B CN 2008102015608 A CN2008102015608 A CN 2008102015608A CN 200810201560 A CN200810201560 A CN 200810201560A CN 101728347 B CN101728347 B CN 101728347B
Authority
CN
China
Prior art keywords
column
stress
pillar
buffer layer
projection block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102015608A
Other languages
English (en)
Other versions
CN101728347A (zh
Inventor
朱奇农
李德君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102015608A priority Critical patent/CN101728347B/zh
Publication of CN101728347A publication Critical patent/CN101728347A/zh
Application granted granted Critical
Publication of CN101728347B publication Critical patent/CN101728347B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种封装结构及其制造方法，属于微电子制造技术领域。封装结构包括：半导体衬底、接触焊盘、钝化层、应力缓冲层以及形成与应力缓冲层上的柱状凸块，其中，应力缓冲层中与任意一柱状凸块结构对应的区域都设置有主开口、以及一个或一个以上的辅助开口，所述辅助开口和主开口在对应柱状凸块的构图平面范围内呈均匀分布。本发明提供的封装结构在柱状凸块形成过程中能避免回流过程中焊料崩塌的现象，并具有可靠性高的特点。

Description

封装结构及其制造方法
技术领域
本发明属于半导体制造技术领域，具体属于芯片的电气和机械连接的封装技术，尤其涉及一种柱状凸块的封装结构及其制造方法。
背景技术
随着芯片的互连的密度和芯片引脚(Pin)数量的增加，芯片上对外连接端口(I/O端口)之间的间距越来越小，同时电路的运行速度越来越高，传统的打金线封装技术由于电路信号延迟大已经不能满足高性能电路的要求。焊料凸块(Solder Bump)技术的出现使缩短了芯片和下一级封装之间的连接距离，减少了芯片封装造成的信号延迟；同时芯片上的I/O端口可在整个芯片上布置，使得芯片上可布置的I/O端口数量大大增加，弥补了传统打金线封装中芯片上的I/O端口只能四周布置，I/O端口数量有限的弱点，因而应用范围日益广泛。但是现有的焊料凸块技术中，一般允许的凸点最小间距在150微米以上，而目前打金线封装中芯片上I/O端口(接触焊盘)间距为80--100微米，因此焊料凸块不可以直接在传统的芯片(I/O端口按打金线封装的要求布置)上进行，必须重新设计和布置I/O端口(即便I/O数量不多)，结果导致器件总成本的增加和产品开发周期的延长。柱状凸块(Pillar Bump)技术由于其支柱尺寸可灵活调整，同时支柱间搭桥的几率很小，从而可形成小间距(小于50微米)柱状凸块，既可以传统的芯片(I/O端口按打金线封装要求布置)上直接长柱状凸块(可以减少电信号延迟)，也可以在芯片上重新布置I/O端口后再长柱状凸块(可获得比焊料凸块更高的I/O端口密度)。因此柱状凸块技术被认为是未来芯片封装的关键技术之一。
图1所示为现有技术中的封装结构示意图。如图1所示，封装结构包括凸点下金属种子层(Under Bump Metallization)50、支柱60以及焊料凸点70形成的柱状凸块、应力缓冲层(Stress Buffer Layer)40、钝化层30、接触焊盘20以及半导体衬底10，柱状凸块下的应力缓冲层区域中开有用于连接所述接触焊盘20和柱状凸块的主开口22。其中应力缓冲层40构图覆盖于钝化层30和接触焊盘(Pad)20之上，通过主开口22使接触焊盘部分暴露、并用于与凸点下金属种子层50接触；凸点下金属种子层50构图覆盖于接触焊盘20的暴露部分和应力缓冲层40之上；支柱60通过凸点下金属种子层50电镀生长而成，现在支柱通常为铜材料，由于主开口的存在，支柱60电镀生长的过程中，在上表面也会形成一个与主开口位置对准并形状类似的第一上表面凹坑62；焊料凸点70形成于支柱60之上，一般是首先通过在支柱60上沉积一层焊料，然后回流形成。由于为打金线封装的芯片I/O端口通常布置在芯片的边缘，而为了减轻完成柱状凸块结构后下一级封装时的定位等困难，通常将柱状凸块的尺寸做得大于芯片上的接触焊盘尺寸，由于在芯片上的尺寸限制和I/O端口布置关系，常常使得主开口22的位置不在单个柱状凸块下的应力缓冲层区域的中心，而是偏于一侧，导致支柱上的第一上表面凹坑62偏于一侧。图2是现有技术的封装结构形成以后的俯视图，如图2所示，开口22的位置明显不在柱状凸块60下的应力缓冲层区域的中心，在形成焊料凸点的回流过程中由于一边的液态焊料相对较多，在受到一些外界干扰(如震动，晶圆片放置不完全水平等)时，液态焊料容易从支柱60的一侧边沿崩塌流下。图3所示为焊料在支柱一侧崩塌的封装结构示意图。
图4所示为现有技术的封装结构完成下一级封装后的结构示意图。由于可能存在焊料边缘崩塌效应，因此，现有技术中会把焊料沉积得薄一些，进一步在回流中能减少边缘崩塌效应的可能。如图4所示，焊料凸点70与PCB板/基板90上的接触盘80焊接接触时，形成焊点72。但是，由于焊料凸点70的焊料主要会集聚在第一上表面凹坑62之中，非凹坑一侧的支柱上表面的焊料较少。完成下一级封装后，由于焊点72的非凹坑一侧的焊料很少，使得支柱60远离第一上表面凹坑位置和接触盘80之间焊料层可能会相当薄。而焊料与支柱表面金属以及接触盘表面金属之间会形成金属间化合物，从而消耗焊料最终使焊点72的部分区域可能形成金属支柱/焊料金属间化合物/接触焊盘的结构，导致焊点72的机械性能大大降低，从而使封装的可靠性降低。
图5所示为现有技术的封装结构的底充胶形成以后的结构示意图。如图5所示，底充胶(Underfill)91填充于应力缓冲层40和印刷电路板/基板90之间。由于应力缓冲层40覆盖钝化层30，应力缓冲层40相对平坦，而支柱60与应力缓冲层40之间的边缘区域常常存在应力集中，由于底充胶91和应力缓冲层40之间没有机械锁(Mechanical Lock)，所述应力集中结果容易在底充胶91与应力缓冲层40之间的界面形成裂纹并迅速扩展，最终导致器件失效。
发明内容
本发明要解决的技术问题是：为避免封装结构中的柱状凸块的焊料崩塌现象并提高封装结构的可靠性，本发明提供一种封装结构及其制造方法
为解决上述技术问题，本发明提供的封装结构包括：包括，半导体衬底；位于半导体衬底上并相互独立的一个以上的接触焊盘；覆盖半导体衬底并暴露出所述接触焊盘的钝化层；位于钝化层上的应力缓冲层以及位于应力缓冲层上的一个或者一个以上的柱状凸块结构；其特征在于：应力缓冲层中与任意一柱状凸块结构对应的区域都设置有用于实现所述接触焊盘和柱状凸块结构电连接的主开口、以及一个或者一个以上的辅助开口，所述主开口位置与接触焊盘的位置对应并暴露出部分接触焊盘，所述主开口和辅助开口在对应柱状凸块结构的构图平面范围内呈均匀分布。
作为本发明封装结构的较佳实施例，在柱状凸点结构的构图平面范围之外区域，所述应力缓冲层不完全覆盖钝化层。
根据本发明所提供的封装结构，其中，所述辅助开口为一个时，单个主开口的容积等于单个辅助开口的容积，并且单个主开口与单个辅助开口在对应单个柱状凸块结构的构图平面范围内轴对称，从而实现单个主开口与单个辅助开口在单个柱状凸块结构的构图平面范围内轴均匀分布。所述辅助开口为二个时，单个主开口与两个辅助开口在对应单个柱状凸块结构的构图平面范围内均匀分布。
根据本发明所提供的封装结构，其中，所述柱状凸块的横截面形状是圆形或四边以上的多边形之一，所述柱状凸块的横截面积大于所述接触焊盘面积。所述辅助开口形成于所述钝化层之上，柱状凸块通过所述辅助开口连接所述钝化层。
根据本发明所提供的封装结构，其中，所述柱状凸块结构包括依次位于应力缓冲层上的凸点下金属种子层、支柱和焊料凸点，所述支柱为铜支柱，铜支柱厚度范围为5微米～100微米。所述支柱上形成在支柱横截面平面范围内与所述主开口位置相对应的第一上表面凹坑，以及在支柱横截面平面范围内与所述辅助开口在平面位置相对应的第二上表面凹坑。所述支柱与凸点下金属种子层构图相同，支柱垂直对准形成于所述凸点下金属种子层之上。
根据本发明所提供的封装结构，其中，所述应力缓冲层为光敏性聚合物材料，其厚度范围为3微米～15微米；所述光敏性聚合物材料可以为聚酰亚胺、苯并环丁烯、聚对亚苯基苯并双噁唑。
本发明同时提供一种以上所述封装结构的制造方法，包括步骤：
(1)提供半导体衬底，所述半导体衬底上形成有相互独立的一个以上的接触焊盘，以及覆盖半导体衬底并暴露出所述接触焊盘的钝化层，在钝化层和接触焊盘之上形成应力缓冲层；
(2)在所述应力缓冲层与任意一个欲形成的柱状凸块结构对应的区域中都构图形成主开口和一个或者一个以上的辅助开口，其中，所述主开口位置与接触焊盘的位置对应并暴露出部分接触焊盘，所述主开口和辅助开口在对应单个柱状凸块结构的构图平面范围内呈均匀分布；
(3)在所述应力缓冲层上形成所述一个或者一个以上的柱状凸块结构，所述柱状凸块结构通过主开口实现与接触焊盘的电连接。
根据本发明所提供的封装结构的制造方法，其中，所述步骤(3)包括：
(3a)在应力缓冲层之上、所述主开口和辅助开口内表面沉积凸点下金属种子层；
(3b)在凸点下金属种子层上生长支柱；
(3c)沉积焊料于支柱之上；
(3d)以焊料为掩膜，去除部分凸点下金属种子层；
(3e)回流形成焊料凸点，柱状凸块结构形成。
所述凸点下金属种子层通过溅射生长形成；所述支柱和焊料凸点通过电镀生长。
作为本发明封装结构较佳实施例的制造方法，在步骤(2)中还包括步骤：在应力缓冲层与欲形成的柱状凸块结构对应的区域之外构图刻蚀应力缓冲层，形成暴露钝化层区域。
本发明的技术效果是：通过在应力缓冲层中开主开口和辅助开口，辅助开口与主开口在单个柱状凸块下金属种子层的构图平面范围内呈均匀分布，从而在支柱生成形成过程中开口图形转移支柱上表面、形成在支柱表面均匀分布的表面凹坑，从而能避免焊料在回流过程中崩塌；进一步使焊料凸点的焊料可以沉积较多，并在构图平面范围内的厚度相对均匀，从而能避免在下一级封装过程中、焊点形成后焊点中的金属间化合物生成带来焊点可靠性的影响；最后，在较佳的实施中，由于柱状凸块之外的钝化层局部不被应力缓冲层覆盖，底充胶形成之后，底充胶部分和应力缓冲层相接触，另一部分和钝化层相接触，由于应力缓冲层和钝化层不在同一平面高度，底充胶与应力缓冲层、底充胶之间形成机械锁效应，使得底充胶与应力缓冲层之间的界面形成裂纹不容易迅速扩展，提高其封装可靠性。
附图说明
图1是现有技术中的封装结构；
图2是现有技术的封装结构形成以后的俯视图；
图3是焊料在支柱一侧崩塌的封装结构示意图；
图4是现有技术的封装结构完成下一级封装后的结构示意图；
图5是现有技术的封装结构的底充胶形成以后的结构示意图；
图6是本发明封装结构实施例的结构示意图；
图7是图6所示封装结构的一个实施例的俯视图；
图8是图6所示封装结构的又一个实施例的俯视图；
图9是封装结构的再一个实施例的俯视图；
图10是封装结构的第四个实施例的俯视图；
图11到图17是图2中的封装结构实施例的制造方法流程图；
图18是图6中封装结构实施例与印刷电路板/基板焊接后的结构示意图；
图19是图6中封装结构实施例的底充胶形成后的结构示意图。
符号说明：
10半导体衬底        20接触焊盘      30钝化层       40应力缓冲层
40’应力缓冲层      21辅助开口      21’辅助开口   22主开口
50凸点下金属种子层  50’金属种子层  60支柱         61第二上表面凹坑
62第一上表面凹坑    70焊料凸点      71焊料  72焊点  80接触盘
90印刷电路板/基板         91底充胶       98光刻胶/膜
23柱状凸块之外的暴露钝化层区域
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
图6所示为本发明封装结构的实施例的结构示意图。如图6所示，封装结构包括半导体衬底10、接触焊盘20、钝化层30、应力缓冲层40以及由凸点下金属种子层50、支柱60、焊料凸点70组成的柱状凸块。10为芯片的半导体衬底，所述半导体衬底10内形成有至少一个有源器件。半导体衬底10上形成一个以上互相独立的接触焊盘(I/O端口)20，通常为铝、铜、或者前述金属的合金材料。钝化层30覆盖于半导体衬底10上，并通过对钝化层30开出窗口，使接触焊盘20暴露；钝化层30可以为聚酰亚胺、氧化硅或者氮化硅等材料，实现对导体衬底的保护作用。由于钝化层30一般比较脆硬，为防止钝化层30受力开裂，长柱状凸块之前会在钝化层30上面沉积一层应力缓冲层，通常为光敏性聚合物材料，如聚酰亚胺(Polyimide)、苯并环丁烯(BCB)、聚对亚苯基苯并双噁唑(PBO)等。在应力缓冲层40之上，形成有一个以上包括凸点下金属种子层50、支柱60以及焊料凸点70的柱状凸块。应力缓冲层40中与每个柱状凸块结构对应的区域中，也即每个柱状凸块之下的应力缓冲层区域中，包括有形成于接触焊盘20之上的用于连接每个柱状凸块和对应接触焊盘20的主开口22、以及一个辅助开口21。在本实施例的封装结构中，主孔22数量为一个，辅助开口22数量为一个，辅助开口22形成于钝化层30之上，柱状凸块可以通过辅助开口22连接钝化层30；主开口22和辅助开口21可以通过光刻构图定义位置和面积大小，单个主开口22的面接小于单个接触焊盘20的面积，主开口22和辅助开口21的位置特征是：在每个柱状凸块之下的应力缓冲层区域中的构图平面范围内均匀分布。本实施例的封装结构中，在柱状凸块结构的构图平面范围之外区域，应力缓冲层40不完全覆盖钝化层30，从而形成柱状凸块之外的暴露钝化层区域23。柱状凸块的数量与接触焊盘20的数量一般相等，为一个或一个以上。柱状凸块的凸点下金属种子层50位于应力缓冲层40之上，应力缓冲层40中的辅助开口21和主开口22均被凸点下金属种子层50覆盖；凸点下金属种子层50可以为铝、钛、铬、铜、镍或者含有任一前述金属材料的合金材料，也可以为铝、钛、铬、铜、镍或者含有任一前述金属材料的合金材料组成的复合层(如：Cr/Cu，Al/NiV/Cu，Ti/Cu等)，本实施例中凸点下金属种子层50优选为Ti/Cu，主要作用是：用作支柱60的种子层并加强支柱60和接触焊盘20之间、应力缓冲层40及钝化层30之间的粘附；凸点下金属种子层50的厚度通常在100--1000纳米，其厚度尺寸远小于应力缓冲层的厚度尺寸以及主开口和辅助开口尺寸，因此凸点下金属种子层50并不能填充辅助开口21和主开口22，而只能表层覆盖在辅助开口21和主开口22之上。柱状凸块的支柱60垂直对准形成于凸点下金属种子层50之上，本实施例支柱60的材料优选为铜，通过电镀生长形成，其厚度为5～100微米；为了实现完成柱状凸块结构后下一级封装时更容易定位，支柱60的横截面面积，也即柱状凸块的横截面面积，可以大于接触焊盘20的面积；由于支柱形成过程中辅助开口21和主开口22的图形基本自对准遗传到支柱60的上表面上，在支柱60形成在构图平面位置与主开口22相对应的第一上表面凹坑62、在构图平面位置与辅助21相对应的第二上表面凹坑61，因此，第一上表面凹坑62与第二上表面凹坑61在单个支柱60的构图平面内呈均匀分布。焊料凸点70形成于支柱60之上，通过回流焊料自对准形成，所以其上表面为圆弧形；焊料凸点70填充支柱第一上表面凹坑62和第二上表面凹坑61；焊料凸点70用于下一步倒封装过程中与基板/印刷线路板之间回流焊接接触变形。柱状凸块的横截面形状可以为圆形，也可以为四边形或者四边以上的多边形。
图7所示为图6所示的封装结构的一个实施例的俯视图。如图7所示，其中虚线框表示从俯视看不见的应力缓冲层中的开口。其中，应力缓冲层40上通过构图形成长方形状的支柱60，每个支柱60的构图形状大小相同，并与其下面的下凸点金属种子的构图形状相同。一个辅助开口21和一个主开口22分布在一个支柱60之下，主开口22的容积等于辅助开口21的容积，并且辅助开口21与主开口22在每个支柱60的构图平面范围内，以垂直于长方形的长的轴为对称轴，实现轴对称，此时，主开口22与辅助开口21在单个支柱的构图平面范围内(也即单个支柱凸块的构图平面范围内)均匀分布实现。
图8所示为图6所示的封装结构的又一个实施例的俯视图。如图8所示，其中虚线框表示从俯视看不见的应力缓冲层中的开口。其中，应力缓冲层40上通过构图形成圆形状的支柱60，每个支柱60的构图形状大小相同，并与其下面的下凸点金属种子的构图形状相同。一个辅助开口21和一个主开口22分布在一个支柱60之下，并且辅助开口21与主开口22在每个支柱60的构图形状范围内，以其直径为对称轴，实现轴对称，此时，主开口22与辅助开口21在单个下凸点金属种子的构图平面范围内(也即单个支柱凸块的构图平面范围内)呈均匀分布。
图9所示为封装结构的再一个实施例的俯视图。如图9所示，其中虚线框表示从俯视看不见的应力缓冲层中的开口。其中，应力缓冲层40上通过构图形成长方形状的支柱60，每个支柱60的构图形状大小相同，并与其下面的下凸点金属种子的构图形状相同。一个圆形的主开口22和两个圆形的辅助开口21、21’分布在一个支柱60之下，并且主开口22、辅助开口21、辅助开口21’三个在每个支柱60的构图形状范围内呈均匀分布，也即在单个下凸点金属种子的构图平面范围内呈均匀分布。
图10所示为封装结构的第四个实施例的俯视图。如图10所示，其中虚线框表示从俯视看不见的应力缓冲层中的开口。其中，应力缓冲层40上通过构图形成圆形状的支柱60，每个支柱60的构图形状大小相同，并与其下面的下凸点金属种子的构图形状相同。一个圆形的主开口22和两个圆形的辅助开口21、21’分布在一个支柱60之下，并且主开口22、辅助开口21、辅助开口21’三个在每个支柱60的构图形状范围内，以其圆心为对称点，实现位置对称，此时，主开口22与辅助开口21在单个下凸点金属种子的构图平面范围内呈均匀分布。
下面将以图11到图17说明图6所示封装结构实施例的制造方法流程。
步骤1，如图11所示，在形成于半导体衬底10上的钝化层30和接触焊盘20之上，沉积连续的应力缓冲层40’，应力缓冲层40’的厚度范围为3～15微米。
步骤2，如图12所示，通过光刻和刻蚀应力缓冲层的办法，在应力缓冲层与任意一个欲形成的柱状凸块结构对应的区域中，都同时构图形成辅助开口21、主开口22。其中主开口22对准接触焊盘20形成，从而使接触焊盘20部分暴露，辅助开口21暴露局部钝化层30，进一步还可以应力缓冲层之上欲形成柱状凸块的区域之外构图刻蚀应力缓冲层，形成柱状凸块之外的暴露钝化层区域23；最后在适当温度和气氛下进行固化处理(curing)形成稳定的应力缓冲层40。在又一实施例中，辅助开口21、主开口22和柱状凸块之外的暴露钝化层区域23也可以通过一次光刻构图、刻蚀形成。在对应单个柱状凸块结构的构图平面范围内，其主开口和辅助开口呈均匀分布。
步骤3，如图13所示，用物理气相沉积PVD等方法在完成应力缓冲层40之上、所述辅助开口21和主开口22内表面沉积连续金属种子层50’。
步骤4，如图14所示，在沉积连续金属种子层的晶圆表面涂覆光刻胶/膜98，光刻胶/膜98的厚度一般大于最终要求的柱状凸块的高度，经曝光，显影后定义出凸点下金属种子层或支柱的平面构图形状(也即柱状凸块的横截面形状)，同时使主开口22与辅助开口21在单个支柱60的平面构图平面范围呈均匀分布。
步骤5，如图15所示，在金属种子层50’上电镀生长形成支柱至所要求的厚度，由于铜的厚度均匀，所以支柱60上表面会形成与辅助开口21对应的第一上表面凹坑61以及与主开口22对应的第二上表面凹坑62；然后在支柱上继续电镀金属焊料至所需厚度。
步骤6，如图16所示，去除光刻胶/膜98，以焊料71作掩膜去除支柱60位置下其他部位的金属种子层，形成凸点下金属种子层50。
步骤7，如图17所示，把整个晶圆芯片加热到焊料熔点之上，回流形成凸点70，由于支柱60上的第二上表面凹坑62和第一上表面凹坑61的存在，凸点70的焊料在构图平面范围内的厚度相对均匀。
至此，图6所示封装结构的制造过程结束。
图18所示为图6中封装结构实施例与印刷电路板焊接后的结构示意图。如图18所示，柱状凸块与印刷电路板/基板90上的接触盘80焊接。由于支柱60上均匀分布第二上表面凹坑62和第一上表面凹坑61，能避免焊料在回流过程中崩塌，从而焊料凸点70的焊料可以沉积较多。焊料凸点70在压焊过程中形成焊接点72，由于表面凹坑焊料的充足，焊料凸点70在构图平面范围内的厚度相对均匀，保证支柱60与接触盘80之间的焊料分布均匀且充足，从而能避免支柱表面金属、焊料、接触盘表面金属三者形成的金属间化合物耗尽焊料带来的影响。
图19所示为图6中封装结构实施例的底充胶形成后的结构示意图。如图18所示，底充胶91形成于应力缓冲层40和印刷电路板/基板90之间。在本实施例封装结构中柱状凸块之外的暴露钝化层区域23，柱状凸块之外的局部钝化层不被应力缓冲层40被覆盖；底充胶91形成之后，底充胶91部分和应力缓冲层40相接触，另一部分和钝化层30相接触，由于应力缓冲层40和钝化层30不在同一平面高度，底充胶91与应力缓冲层40、底充胶91之间形成机械锁效应，从而使得底充胶与应力缓冲层之间的界面形成裂纹不容易迅速扩展，提高其封装可靠性。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (17)

1.一种封装结构，包括，半导体衬底；位于半导体衬底上并相互独立的一个以上的接触焊盘；覆盖半导体衬底并暴露出所述接触焊盘的钝化层；位于钝化层上的应力缓冲层以及位于应力缓冲层上的一个或者一个以上的柱状凸块结构；其特征在于：应力缓冲层中与任意一柱状凸块结构对应的区域都设置有用于实现所述接触焊盘和柱状凸块结构电连接的主开口、以及一个或者一个以上的辅助开口，所述主开口位置与接触焊盘的位置对应并暴露出部分接触焊盘，所述辅助开口暴露局部钝化层，且所述主开口和辅助开口在对应柱状凸块结构的构图平面范围内呈均匀分布。
2.根据权利要求1所述封装结构，其特征在于：在柱状凸块结构的构图平面范围之外区域，所述应力缓冲层不完全覆盖钝化层。
3.根据权利要求1或者2所述封装结构，其特征在于：所述辅助开口为一个时，主开口的容积等于单个辅助开口的容积，并且主开口与单个辅助开口在对应单个柱状凸块结构的构图平面范围内轴对称。
4.根据权利要求1或者2所述封装结构，其特征在于：所述辅助开口为二个时，主开口与两个辅助开口在对应单个柱状凸块结构的构图平面范围内均匀分布。
5.根据权利要求1或者2所述封装结构，其特征在于：所述柱状凸块的横截面形状是圆形或四边以上的多边形之一。
6.根据权利要求1或者2所述封装结构，其特征在于：柱状凸块的横截面积大于所述接触焊盘面积。
7.根据权利要求1或者2所述封装结构，其特征在于：所述柱状凸块结构包括依次位于应力缓冲层上的凸点下金属种子层、支柱和焊料凸点。
8.根据权利要求7所述封装结构，其特征在于：所述支柱为铜支柱，厚度范围为5微米～100微米。
9.根据权利要求7所述封装结构，其特征在于：所述支柱上形成在支柱横截面平面范围内与所述主开口位置相对应的第一上表面凹坑，以及在支柱横截面平面范围内与所述辅助开口在平面位置相对应的第二上表面凹坑。
10.根据权利要求7所述封装结构，其特征在于：所述支柱与凸点下金属种子层构图相同，支柱垂直对准形成于所述凸点下金属种子层之上。
11.根据权利要求1或者2所述封装结构，其特征在于：所述应力缓冲层为光敏性聚合物材料，厚度范围为3微米～15微米。
12.根据权利要求11所述封装结构，其特征在于：所述光敏性聚合物材料为聚酰亚胺、苯并环丁烯、聚对亚苯基苯并双噁唑之一。
13.一种封装结构的制造方法，其特征在于包括步骤：
(1)提供半导体衬底，所述半导体衬底上形成有相互独立的一个以上的接触焊盘，以及覆盖半导体衬底并暴露出所述接触焊盘的钝化层，在钝化层和接触焊盘之上形成应力缓冲层；
(2)在所述应力缓冲层与任意一个欲形成的柱状凸块结构对应的区域中都构图形成主开口和一个或者一个以上的辅助开口，其中，所述主开口位置与接触焊盘的位置对应并暴露出部分接触焊盘，所述辅助开口暴露局部钝化层，且所述主开口和辅助开口在对应单个柱状凸块结构的构图平面范围内呈均匀分布；
(3)在所述应力缓冲层上形成所述一个或者一个以上的柱状凸块结构，所述柱状凸块结构通过主开口实现与接触焊盘的电连接。
14.根据权利要求13所述制造方法，其特征在于：所述步骤(3)包括：
(3a)在应力缓冲层之上、所述主开口和辅助开口内表面沉积凸点下金属种子层；
(3b)在凸点下金属种子层上生长支柱；
(3c)沉积焊料于支柱之上；
(3d)以焊料为掩膜，去除部分凸点下金属种子层；
(3e)回流，柱状凸块结构形成。
15.根据权利要求14所述制造方法，其特征在于：所述凸点下金属种子层通过溅射生长形成。
16.根据权利要求14所述制造方法，其特征在于：所述支柱和焊料凸点通过电镀生长。
17.根据权利要求13所述制造方法，其特征在于：在步骤(2)中还包括步骤：
在应力缓冲层与欲形成的柱状凸块结构对应的区域之外构图刻蚀应力缓冲层，形成暴露钝化层区域。
CN2008102015608A 2008-10-22 2008-10-22 封装结构及其制造方法 Expired - Fee Related CN101728347B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102015608A CN101728347B (zh) 2008-10-22 2008-10-22 封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102015608A CN101728347B (zh) 2008-10-22 2008-10-22 封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101728347A CN101728347A (zh) 2010-06-09
CN101728347B true CN101728347B (zh) 2011-05-04

Family

ID=42448970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102015608A Expired - Fee Related CN101728347B (zh) 2008-10-22 2008-10-22 封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101728347B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101803746B1 (ko) * 2010-12-01 2017-12-04 에스케이하이닉스 주식회사 반도체 칩, 적층형 반도체 패키지 및 그 제조방법
US20130020698A1 (en) * 2011-07-22 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar Design for Conductive Bump
CN102931145B (zh) * 2011-08-09 2015-12-09 中芯国际集成电路制造(上海)有限公司 接垫结构的形成方法
US9117772B2 (en) * 2012-06-19 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding package components through plating
WO2014071813A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件的封装件和封装方法
WO2014071815A1 (zh) 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
CN102931109B (zh) * 2012-11-08 2015-06-03 南通富士通微电子股份有限公司 半导体器件的形成方法
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
CN102931099B (zh) * 2012-11-08 2016-05-18 南通富士通微电子股份有限公司 半导体器件的形成方法
CN102915982B (zh) * 2012-11-08 2015-03-11 南通富士通微电子股份有限公司 半导体器件
US9761549B2 (en) 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
CN103489803B (zh) * 2013-09-29 2017-02-15 通富微电子股份有限公司 半导体封装结构的形成方法
CN106653719B (zh) * 2016-12-30 2020-01-17 通富微电子股份有限公司 一种圆片级封装结构与封装方法
US11217538B2 (en) * 2018-11-30 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN112885800A (zh) 2019-11-29 2021-06-01 长鑫存储技术有限公司 半导体结构及其制造方法
CN216213407U (zh) * 2021-07-02 2022-04-05 颀中科技（苏州）有限公司 一种金属凸块结构
US20230187400A1 (en) * 2021-12-13 2023-06-15 Amkor Technology Singapore Holding Pte. Ltd. Electronic devices and methods of manufacturing electronic devices
CN115084048A (zh) * 2022-08-22 2022-09-20 成都复锦功率半导体技术发展有限公司 一种低应力Low-K半导体器件封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026106A (zh) * 2006-02-24 2007-08-29 中芯国际集成电路制造(上海)有限公司 焊料凸点的无助焊剂制作工艺
CN101179035A (zh) * 2007-11-23 2008-05-14 中国振华（集团）科技股份有限公司 无引脚扁平封装类非密脚型器件的锡膏印刷钢网开口方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026106A (zh) * 2006-02-24 2007-08-29 中芯国际集成电路制造(上海)有限公司 焊料凸点的无助焊剂制作工艺
CN101179035A (zh) * 2007-11-23 2008-05-14 中国振华（集团）科技股份有限公司 无引脚扁平封装类非密脚型器件的锡膏印刷钢网开口方法

Also Published As

Publication number Publication date
CN101728347A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101728347B (zh) 封装结构及其制造方法
CN207338349U (zh) 半导体装置
US9673174B2 (en) Through silicon via bonding structure
US6433427B1 (en) Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
US8497584B2 (en) Method to improve bump reliability for flip chip device
US8753971B2 (en) Dummy metal design for packaging structures
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US10074584B2 (en) Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US9066457B2 (en) Semiconductor device, method of manufacturing the same, and method of manufacturing wiring board
CN101897013B (zh) 互连结构及其制造方法
JP4685834B2 (ja) 集積回路デバイス
TWI517273B (zh) 具有支撐終端墊的半導體晶片
JP5291485B2 (ja) 半導体装置の製造方法
JP2007317979A (ja) 半導体装置の製造方法
JPH11340265A (ja) 半導体装置及びその製造方法
KR101591632B1 (ko) 볼 그리드 어레이를 위한 솔더 범프
JP2004335660A (ja) 半導体装置及びその製造方法、並びに配線基板及びその製造方法
US11545450B2 (en) Interlocked redistribution layer interface for flip-chip integrated circuits
TWM629323U (zh) 覆晶封裝結構
US6903451B1 (en) Chip scale packages manufactured at wafer level
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
US12014934B2 (en) Semiconductor substrate structure and manufacturing method thereof
US11973051B2 (en) Molded direct contact interconnect structure without capture pads and method for the same
KR100596764B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20181022

CF01 Termination of patent right due to non-payment of annual fee