CN101728344A - 可补偿走线信号传输时间延迟差异的信号连接线路 - Google Patents

Abstract

一种信号连结线路，具有复数条对称分布的走线，该走线两端分别连结一输入端及一输出端。其中半数的走线形成于一第一金属层；另外半数的走线形成于一第二金属层，且该半数条走线成扇出状(fan out)或相互平行，该另外半数条走线亦成扇出状或相互平行。该半数条走线的分布与该另外半数条走线的分布相互对称且交错。此种配线方式使得该复数条走在线每一条走线的电阻值及电容值的乘积几乎相等，因此信号在每条走在线的传输时间延迟亦几乎相等。

Description

可补偿走线信号传输时间延迟差异的信号连接线路

技术领域

本发明是公开一种连接线路，尤指一种可补偿走在线电阻及电容所造成的信号传输时间延迟的信号连接线路。

背景技术

在传统TFT LCD主动组件阵列基板上，输出端与输入端之间有扇出线(fanout wire)，因为每一输出端与相连接的输入端彼此之间距离不同，因此每条连接走线的长度差异很大，而走线的长度又正比于走线的电阻，造成每条走线的电阻、以及在两走线间所形成的电容也都不相同。这些差异会造成同一个信号在不同的走在线传输的时候，有不同的时间延迟(t＝5*R*C)。不同的时间延迟会导致各输入端接收到信号的时间不一致，造成信号起始时间不同步，使电路产生非预期的错误结果。请参考图1，图1为先前未考虑等RC配线的一般输出端与输入端的接线图。图1中包含输入端101-108，输出端111-118，以及走线121-128。由图1中可看出这种只单纯连结输入端与输出端的接线方式，会使得中间走线124及125的距离最短，导致走线124及125的电阻值最小，而左右两侧走线121、122、127、128的距离较长，导致走线121、122、127、128的电阻值较大。如果中间走线和左右两侧走线的电阻值差距很大，将造成各条走在线信号传输的时间延迟的差异也很大，而导致错误的结果。请参考图2。图2为根据此配线方式所得到的一信号传输时间延迟比较图。在图2，输入端101及104传送一位准为high的信号给输出端111及114，信号传输时间延迟根据计算公式为：t1＝5*R1*C1，t4＝5*R4*C4，其中R1为走线121上的电阻值，C1为走线121上的电容值，R4为走线124上的电阻值，C4为走线124上的电容值，t1为走线121上的信号传输时间延迟，t4为走线124上的信号传输时间延迟。因为走线121的长度大于走线124，故R1＞R4；但各走线间并没有互相重迭的区域，因此走线间只有横向电容，但因为横向电容的值非常小，因此电容C1和C4可视为几乎相同，因此根据前述的公式计算，t1＞t4。其输出信号与输入信号的波形如图2中所示，输入信号(以虚线表示)为一方波，而输出端111和114的输出信号的波形(以实线表示)则有很明显的差异。很明显的由图中可以看出信号上升到位准high的时间t1＞t4。

为了校正这种信号在走在线传输时间延迟的差异，在传统的技术中，有人提出了等RC配线的方法。请参考图3。图3为先前技术中已考虑等RC配线的接线图。图3中包含输入端201-208，输出端211-218，以及走线221-228。由图3可知，设计者依照每条走线的状况，调整其长度来增加或减少走线的电阻值，例如图中走线213、214、215、216被设计成不同的锯齿状以增加走线的长度，以达到等RC配线的目的。但此设计的缺点是：设计上很困难，因为要将每一条走线的阻抗调成一致，就必须计算每条走线的电阻值。而且增加走线的长度的作法也会造成设计空间的增加，在现今电路设计以轻薄短小为目标的趋势下，这种增加走线长度的做法，在高密度的TFT LCD主动组件阵列基板上，实施起来困难重重。此作法也有另一种实施例即缩小走线的线宽以增加走线的阻抗的作法，但此种作法会因为导线过细，而导致制程的不良率上升。传统作法中也有另外增加补偿电容来达到等RC配线的作法，请参考图4，图4为一根据先前技术，在每条走在线增加一补偿电容以调整该走线的RC值。图4中包含输入端311-317，走线321-327，以及电容补偿电路区的弯曲走线331-337，其中弯曲走线331-337分别包含形成补偿电容图案301-307。此作法的优点是可以依照每一条走线的电阻值的大小，调整该走线的电容值，由图中可以看出，走线321-327的长度逐渐变短，也就是电阻值逐渐变小，而补偿电容图案301-307就逐渐增加，使得每一条走线的RC值相等，信号在每条走在线的传输的时间延迟没有太大的差异。但是此法一样需要计算每条走线的电阻值，以搭配所需要增加的补偿电容值；而且万一信号的配线需要有所改变时，整个配线必须重新设计，实施起来非常麻烦。

综合以上所述，在传统技术的作法当中，如果要达到等RC配线的目的，TFT LCD主动组件阵列基板的设计者都必须计算各走线的电阻值及补偿电容值，计算过程复杂，而且在玻璃基板上必须额外增加导线的长度或补偿电容，占据了玻璃基板很大的空间，并不是非常理想。

发明内容

本发明公开了一种可补偿走线信号传输时间延迟差异的信号连接线路，包含有2n个输出端，2n个输入端，以及2n条等线宽的走线。该2n个输出端，位于一第一金属层，其中第1个至第n个输出端与第(n+1)个至第2n个输出端沿一中心线左右对称，且该2n个输出端的第1个至第n个输出端中的每一输出端包含一导通孔，n为一正整数。该2n个输入端，位于该第一金属层，其中第1个至第n个输入端与第(n+1)个至第2n个输入端沿该中心线左右对称，且该2n个输入端的第(n+1)个至第2n个输入端中的每一输入端包含一导通孔。该2n条等线宽的走线，其中该2n条走线的第(n+1)条至第2n条走线形成于该第一金属层，该2n条走线的第(n+1)条至第2n条走线的第一端分别连接于该第(n+1)个至第2n个输出端，该第(n+1)条至第2n条走线的第二端分别连接于该第1个至第n个输入端，该2n条走线的第1条至第n条走线中的第k条走线包含一形成于一第二金属层且相对于一第k个输出端的导通孔，一形成于一第二金属层且相对于一第(n+k)个输入端的导通孔，一第一线路，一走线线段，以及一第二线路。该第一线路，连接于一形成于该第一金属层且位于该第k个输出端的导通孔及该形成于该第二金属层且相对于该第k个输出端的导通孔。该走线线段，形成于该第二金属层上，连接于该形成于该第二金属层且相对于该第k个输出端的导通孔及该形成于该第二金属层且相对于该第(n+k)个输入端的导通孔。该第二线路，连接于该形成于该第二金属层且相对于该第(n+k)个输入端的导通孔及一形成于该第一金属层且位于该第(n+k)个输入端的导通孔。其中该2n条走线的第(n+1)条至第2n条走线中的第(n+k)条走线的分布与该2n条走线的第1条至第n条走线中的第k条走线的走线线段的分布相互对称且相互交错，其中k为不大于n的正整数。

附图说明

图1为一传统作法的实施例的示意图；

图2为一根据传统配线方式所得到的信号传输时间延迟图；

图3为另一传统作法的实施例的示意图；

图4为一其它传统作法的实施例的示意图；

图5为一本发明的实施例的示意图；

图6是本发明第一实施例的等RC配线图的部分导通孔及金属层的结构示意图；

图7为一根据本发明所得到的信号传输时间延迟图；

图8为根据表1及表2所绘的电阻差异比较图。

【主要组件符号说明】

1-8，111-118，211-218            输出端

11-18，101-108，201-208，311-317 输入端

61，62，63，64                   第一导通孔

71，72，73，74                    第二导通孔

41，42，43，44                    第三导通孔

51，52，53，54                    第四导通孔

21-28，121-128，221-228，321-327  走线

331-337                           电容补偿电路区的弯曲走线

M1                                第一金属层

M2                                第二金属层

S                                 基板

I                                 绝缘层

P                                 保护层

T                                 透明导电材质所构成的线路

211-241                           走线线段

301-307                           补偿电容图案

具体实施方式

请参考图5。图5为本发明的实施例的等RC配线图。图5中包含8个输出端1、2、3、4、5、6、7、8，8个输入端11、12、13、14、15、16、17、18，8条走线21、22、23、24、25、26、27、28，一第一金属层M1，一第二金属层M2。其中每个输出端及输入端形成于第一金属层M1，而且8个输出端的中心线(也就是输出端4和5的中间)及8个输入端的中心线(也就是输入端14和15的中间)为同一直线，且各输出端及输入端沿着中心线互相对称排列。输出端1、2、3、4各包含一形成于第一金属层M1的第一导通孔61、62、63、64，输入端15、16、17、18亦各包含一形成于第一金属层M1的第二导通孔71、72、73、74。走线21包含一走线线段211，一第三导通孔41，一第四导通孔51，一走线21的第一线路，以及一走线21的第二线路。走线线段211透过第三导通孔41、第一导通孔61、及连接于两导通孔之间具有特定图案的透明导电材质所构成的走线21的第一线路(图未示)，连接于输出端1；以及透过第四导通孔51、第二导通孔71、及连接于两导通孔之间具有特定图案的透明导电材质所构成的走线21的第二线路(图未示)，连接于输入端15。走线22包含一走线线段221，一第三导通孔42，一第四导通孔52，一走线22的第一线路，以及一走线22的第二线路。走线线段221透过第三导通孔42、第一导通孔62、及连接于两导通孔之间具有特定图案的透明导电材质所构成的走线22的第一线路(图未示)，连接于输出端2；以及透过第四导通孔52、第二导通孔72、及连接于两导通孔之间具有特定图案的透明导电材质所构成的走线22的第二线路(图未示)，连接于输入端16。走线23包含一走线线段231，一第三导通孔43，一第四导通孔53，一走线23的第一线路，以及一走线23的第二线路。走线线段231透过第三导通孔43、第一导通孔63、及连接于两导通孔之间具有特定图案的透明导电材质所构成的走线23的第一线路(图未示)，连接于输出端3；以及透过第四导通孔53、第二导通孔73、及连接于两导通孔之间具有特定图案的透明导电材质所构成的走线23的第二线路(图未示)，连接于输入端17。走线24包含一走线线段241，一第三导通孔44，一第四导通孔54，一走线24的第一线路，以及一走线24的第二线路。走线线段241透过第三导通孔44、第一导通孔64、及连接于两导通孔之间具有特定图案的透明导电材质所构成的走线24的第一线路(图未示)，连接于输出端4；以及透过第四导通孔54、第二导通孔74、及连接于两导通孔之间具有特定图案的透明导电材质所构成的走线24的第二线路(图未示)，连接于输入端18。走线25连接输出端5及输入端11，走线26连接输出端6及输入端12，走线27连接输出端7及输入端13，走线28连接输出端8及输入端14。走线线段211、221、231、241，第三导通孔41、42、43、44，以及第四导通孔51、52、53、54形成于第二金属层M2，走线25、26、27、28形成于第一金属层M1，且与走线线段211、221、231、241等宽。在图5中，第二金属层M2的走线线段211-241以虚线表示，第一金属层M1的走线25-28以实线表示。输出端1、2、3、4、5、6、7、8在TFT LCD主动组件阵列基板上是显示区，输入端11、12、13、14、15、16、17、18在TFT LCD主动组件阵列基板上为端子区，走线25、26、27、28以及走线线段211、221、231、241在TFT LCD主动组件阵列基板上是引线区。

请参考图6，图6是本发明第一实施例的等RC配线图的部分导通孔及金属层的结构示意图。图6包含一第一导通孔61，一第三导通孔41，一透明导电材质所构成的线路T，一保护层P，一绝缘层I，一第一金属层M1，一第二金属层M2，以及一基板S。基板S位于最下方，上方覆盖第一金属层M1。第一金属层M1的上方覆盖绝缘层I，基板S上方无覆盖第一金属层M1之处，则直接覆盖绝缘层I。绝缘层I上方覆盖第二金属层M2，第二金属层M2的上方则覆盖保护层P。绝缘层I上方无覆盖第二金属层M2之处，则直接覆盖保护层P。第三导通孔41则是直接打穿保护层P，连接于第二金属层M2；同样地，第一导通孔61为直接打穿保护层P及绝缘层I，连接第一金属层M1。第一金属层M1和第二金属层M2之间，有一具有特定图案的透明导电材质所构成的线路互相连接、导通。该具有特定图案的透明导电材质的线路由氧化铟锡(ITO)或氧化铟锌(IZO)的材料所构成。同样地，第一导通孔62、63、64与第三导通孔42、43、44之间，以及第二导通孔71、72、73、74与第四导通孔51、52、53、54之间，亦透过相同的方式，分别连接。

由图5可知，此种拉线方式可以使得每一条走线的长度趋近于相等，因此每一条走线的电阻值也几乎相等，形成了趋近等电阻配线。而此时左右两边的走线(左边：走线线段211-241，右边：走线25-28)互相对称并交错且等宽，在TFT LCD主动组件阵列基板上形成的一互相重迭的区域，而且因为此种配线方式，左右对称，因此每一条走在线重迭的面积趋近相等，形成每一条走在线的走线电容值亦趋近相等。而由于每一条走在线的电阻值和电容值都非常接近，因此此种配线方式，比起传统的配线方式，可以产生较接近等RC的配线。走线线段211-241以及走线25-28可以互为对称于中心线(也就是输出端4和5的中间)的扇出状(fan out)，或是对称于中心线互相平行。请注意：本实施例中，走线、输入端、以及输出端等的数目，只是一个例子，并非用来限定本发明，本发明能应用于走线、输入端、以及输出端等的数目为一偶数的任何电路。

假设我们要由输入端15和18向输出端1和4输出high位准的信号，则信号传输时间延迟根据计算公式为：t21＝5*R21*C21，t24＝5*R24*C24，其中R21为走线21上的电阻值，C21为走线21上的电容值，R24为走线24上的电阻值，C24为走线24上的电容值，t21为走线21上的信号传输时间延迟，t24为走线24上的信号传输时间延迟。因为走线21和走线24的长度趋近于相等，故R21的电阻值几乎等于R24的电阻值；且各走线间互相重迭的区域面积亦几乎相等，因此各走线间电容一几乎相同，即C21的电容值亦趋近等于C24的电容值。则根据前述的公式计算，t21亦近似t24。请参考图7，图7是根据本发明所得到的信号传输时间延迟图。其输出信号与输入信号的波形如图7中所示，由输入端15和18传来的输入信号(以虚线表示)为一方波，而输出端1和4的输入信号的波形(以实线表示)则几乎相同。很明显的由图中可以看出信号上升到位准high的时间t21约等于t24。各走在线的信号上升至位准high的时间愈接近，代表各输入端接收到信号的时间一致，信号起始时间同步，愈能防止电路产生非预期的错误结果。

请参考下列的表1、表2及第8图。表1是参考图1的传统接线方式实验测量的走线长度及电阻差异的比较表。表2是参考图5的传统接线方式实验测量的走线长度及电阻差异的比较表。图8是根据表1及表2所绘的电阻差异比较图。由以上三图表中可看出，根据本发明的配线方式所产生的8条走线的电阻值差异(23.84％)的确远小于传统图1的配线方式所产生的8条走线的电阻值差异(43％)。

走线	走线长度(um)	电阻差异％
			走线1	4.96	43.01
走线2	4.30	23.61
			走线3	3.76	7.86
走线4	3.48	0.00
			走线5	3.48	0.00
走线6	3.76	7.86
			走线7	1.30	23.61
走线8	1.98	13.01

表1

走线	走线长度(um)	电阻差异％
			走线1	9.45	23.64

走线	走线长度(um)	电阻差异％
			走线2	10.45	15.82
走线3	11.42	8.72
			走线4	12.41	0.00
走线5	12.41	0.00
			走线6	11.42	8.02
走线7	10.15	15.82
			走线8	9.15	23.81

表2

请注意：本实施例中，输出端1-8、输入端11-18、和走线25-28同样形成于第一金属层M1，而走线线段211-241则形成于第二金属层M2，但本发明并不仅限于此情形，输出端、输入端和走线亦可以分别在不同的金属层，但互相透过导通孔经由透明导电材质所构成的第一线路以及第二线路相连接，此亦为本发明所涵盖的范围。

由上述结果可知，本发明所提出的等RC配线方式，利用偶数条走线在电路配在线的对称性，及在不同的金属层间进行接线，只需要变更输出端及输入端的连接顺序(例如输出端1连接输入端15，而非类似传统作法中，输出端1连接输入端11)，并不需要额外去计算各条走在线的电阻电容值，只要配线完成，即可得到等RC的配线。本发明具备有设计快速、RC差距小，修改容易等优点，而且使用两层不同的金属层来配线，也可以使得走线的设计空间加大，走线的线宽加宽，走线电阻下降，走线彼此间间隔较大，更适合走线高密度的应用(例如高分辨率面板)，这些都是先前技术中无法达到的优点。因此本发明实为一应用于TFT LCD ARRAY侧与IC脚位拉线之处，或IC设计中，内部需要等RC配线的地方等等的最佳电路配线方式。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (6)

1.一种可补偿走线信号传输时间延迟差异的信号连接线路，其特征在于，包含有：

2n个输出端，位于一第一金属层，其中第1个至第n个输出端与第(n+1)个至第2n个输出端沿一中心线左右对称，且该2n个输出端的第1个至第n个输出端中的每一输出端包含一导通孔，n为一正整数；

2n个输入端，位于该第一金属层，其中第1个至第n个输入端与第(n+1)个至第2n个输入端沿该中心线左右对称，且该2n个输入端的第(n+1)个至第2n个输入端中的每一输入端包含一导通孔；以及

2n条等线宽的走线，其中该2n条走线的第(n+1)条至第2n条走线形成于该第一金属层，该2n条走线的第(n+1)条至第2n条走线的第一端分别连接于该第(n+1)个至第2n个输出端，该第(n+1)条至第2n条走线的第二端分别连接于该第1个至第n个输入端，该2n条走线的第1条至第n条走线中的第k条走线包含：

一形成于一第二金属层且相对于一第k个输出端的导通孔；

一形成于一第二金属层且相对于一第(n+k)个输入端的导通孔；

一第一线路，连接于一形成于该第一金属层且位于该第k个输出端的导通孔及该形成于该第二金属层且相对于该第k个输出端的导通孔；

一走线线段，形成于该第二金属层上，连接于该形成于该第二金属层且相对于该第k个输出端的导通孔及该形成于该第二金属层且相对于该第(n+k)个输入端的导通孔；及

一第二线路，连接于该形成于该第二金属层且相对于该第(n+k)个输入端的导通孔及一形成于该第一金属层且位于该第(n+k)个输入端的导通孔；

该2n条走线的第(n+1)条至第2n条走线中的第(n+k)条走线的分布与该2n条走线的第1条至第n条走线中的第k条走线的走线线段的分布相互对称且相互交错，其中k为不大于n的正整数。

2.如权利要求书1所述的信号连接线路，其特征在于，该2n条走线的第1条至第n条走线中的第k条走线的第一线路以及第二线路由一透明导电材质所构成。

3.如权利要求书1所述的信号连接线路，其特征在于，该2n条走线的第(n+1)条至第2n条走线中的第(n+k)条走线与该2n条走线的第1条至第n条走线中的第k条走线的走线线段之间所重迭的面积趋近相等。

4.如权利要求书1所述的信号连接线路，其特征在于该2n条走线的第(n+1)条至第2n条走线中的第(n+k)条走线与该2n条走线的第1条至第n条走线中的第k条走线的走线线段的长度趋近相等。

5.如权利要求书1所述的信号连接线路，其特征在于该2n条走线的第(n+1)条至第2n条走线成扇出状，该2n条走线的第1条至第n条走线中的确良走线线段亦成扇出状。

6.如权利要求书1所述的信号连接线路，其特征在于该2n条走线的第(n+1)条至第2n条走线互相平行，该2n条走线的第1条至第n条走线中的走线线段亦互相平行。

Images