CN101728245A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101728245A
CN101728245A CN200910150083A CN200910150083A CN101728245A CN 101728245 A CN101728245 A CN 101728245A CN 200910150083 A CN200910150083 A CN 200910150083A CN 200910150083 A CN200910150083 A CN 200910150083A CN 101728245 A CN101728245 A CN 101728245A
Authority
CN
China
Prior art keywords
pattern
etching
photoresistance
film
photoresistance pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910150083A
Other languages
English (en)
Inventor
金炯秀
李柄勋
朴沙路汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101728245A publication Critical patent/CN101728245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开一种制造半导体器件的方法，所述方法包括：在光阻图案上形成保护薄膜以改善光阻图案的残留比。所述方法包括：在下置层上形成光阻图案；以及在光阻图案的上部与侧壁上形成保护图案。

Description

制造半导体器件的方法
技术领域
本发明涉及一种制造半导体器件的方法，该方法包括在光阻(photoresist，又称光刻胶或光致抗蚀剂)图案上形成保护薄膜以改善光阻图案的残留比(residual ratio)。
背景技术
半导体是一种可以根据是否掺入杂质而制作成导电或不导电的材料。通过在半导体中加入杂质并在半导体上形成源极区域和漏极区域，从而将半导体用于制造例如晶体管等半导体器件。当半导体器件的集成度变高时，半导体芯片的尺寸会变得更小。为了使得芯片越来越小，需要不断地改进制造工序。
半导体存储器件包括易失性存储器与非易失性存储器，易失性存储器需要持续的电能来保持数据。非易失性存储器不需要电能来保持数据。
为了获得高集成度和高成品率，已经就改善光刻工序做了大量研究以突破晶胞结构与线形成材料和绝缘膜形成材料的物理特性的局限。使用光刻工序在基板上形成图案和触点孔并且形成具有多层结构的半导体器件。在没有改进光刻工序的情况下不能突破晶胞结构的尺寸局限。
光刻工序使用被称为光阻的材料，光阻根据是否暴露在光线下而经历物理特性的改变。在典型的光刻工序中，使用具有图案的掩模，将光选择性地照射到设置在半导体基板上的光阻层上。在掩模上限定的图案被转移到光阻上。这个图案化的光阻把图案转移至下置(underlying)材料上。
随着半导体器件变得越来越小，需要越来越精细的图案。然而，当图案变得更小时，光阻图案的残留比会变得更低。残留比指的是光阻图案在蚀刻工序中的稳定性。在蚀刻从光阻图案露出的下置层时，也会蚀刻光阻薄膜的一部分。如果光阻图案的厚度变薄，则用于稳定地蚀刻下面层的蚀刻裕量可能是不够的。用于改善光阻图案的残留比的一个方法是在光阻层最初形成于基板上时增加光阻层的厚度。然而，当光阻层变得更厚并且其图案也变得更厚时，分辨率与焦距裕量也会变差，这样就难以使用光刻工序来形成精细图案。
为了获得精细图案，在使用波长小于248纳米的光源执行光刻工序期间，在光阻薄膜下方设置有机底部抗反射涂层薄膜。底部抗反射薄膜减小了在曝光工序中光的反射率并且增加了光透射率。如果在曝光工序中，借助于底部抗反射涂层薄膜增加了光透射率，则会减小反射至光阻薄膜的光量，从而可以更精细地将光阻薄膜图案化。然而，对于光阻薄膜或包括碳氢化合物作为主要组分的底部抗反射薄膜，难以保证它们的蚀刻选择性。结果，在使用光阻图案作为掩模来蚀刻下面的底部抗反射涂层薄膜时，会蚀刻掉大量的光阻图案。
举例来说，在形成包括厚度为24纳米的底部抗反射涂层薄膜和厚度为50纳米的光阻图案的图案时，为了蚀刻掉已露出的底部抗反射涂层薄膜，光阻图案会经历严重的损失。也就是说，光阻图案的厚度会变得薄很多。因此，光阻图案的残留比会降低，这样会难以使用残留的光阻图案来蚀刻设置在底部抗反射涂层薄膜下方的层。
发明内容
本发明的各种实施例旨在提供制造半导体器件的方法，该方法包括在光阻图案上形成保护薄膜以改善光阻图案的残留比。
根据本发明的一个实施例，一种制造半导体器件的方法包括：在下置层上形成光阻图案；以及在所述光阻图案的上部和侧壁上形成保护图案。
优选的是，该方法还包括：在所述下置层与所述光阻图案之间形成抗反射涂层薄膜。
优选的是，形成保护图案的步骤包括：在包括所述光阻图案的所得结构上形成保护薄膜；以及蚀刻所述保护薄膜以露出所述下置层。
优选的是，用等离子工序或回蚀工序来蚀刻所述保护薄膜。
优选的是，所述保护薄膜包括选自如下群组中的一者，该群组包括：氧化物薄膜、氮化物薄膜、以及它们的组合。
优选的是，在从0℃到250℃的范围内的温度下沉积所述保护薄膜。
优选的是，在所述光阻图案上形成的保护薄膜比所述下置层厚。
优选的是，该方法还包括：在形成所述保护图案后，用所述保护图案作为掩模来蚀刻所述下置层以获得精细图案。
附图说明
图1a至图1f为示出根据本发明实施例的制造半导体器件的方法的剖视图。
具体实施方式
图1a至图1f为示出根据本发明实施例的制造半导体器件的方法的剖视图。
图1a示出形成于半导体基板100上的下置层110(或目标层)、以及沉积在下置层110上的抗反射涂层薄膜120。
在抗反射涂层薄膜120上涂覆光阻薄膜(图1b)。用精细图案掩模执行光刻以形成光阻图案130。
在包括光阻图案130的所得结构上形成保护薄膜140(图1c)。保护薄膜140包括选自如下群组中的一者，该群组包括：氧化物薄膜、氮化物薄膜、以及它们的组合。保护薄膜140由比光阻图案130更硬的材料形成以保护光阻图案130。保护薄膜140在低温下形成，例如不超过250℃，这是因为光阻图案130禁不起加热。在一个实施例中，保护薄膜140是在低于玻璃化转变温度的温度下形成的。
在一个实施例中，保护薄膜140包括形成于光阻图案130上的上部142、和形成于抗反射涂层薄膜120上的下部144。在本实施例中，上部142形成为比下部144厚。
参照图1d，例如借助于等离子蚀刻或回蚀工序来蚀刻保护薄膜140以基本上移除下部144。至少蚀刻保护薄膜140直到露出抗反射涂层薄膜120为止。执行该蚀刻以在光阻图案130上留下至少一层保护薄膜140以保护光阻图案130。在一个实施例中，在蚀刻保护薄膜140之后，保护图案150残留在光阻图案130的顶端与侧边。在另一个实施例中，保护图案150只残留在光阻图案130的顶端上。
参照图1e，在O2的氛围下蚀刻抗反射涂层薄膜120以形成第一精细图案160。形成于光阻图案130下方的抗反射涂层薄膜120在保护图案150保护光阻图案130的情况下受到蚀刻。在本实施例中，使用保护图案150作为掩模图案来蚀刻抗反射涂层薄膜120。
参照图1f，在O2的氛围下蚀刻下置层110(或目标层)以形成第二精细图案170。下置层110在保护图案150和抗反射涂层薄膜120作为蚀刻掩模的情况下受到蚀刻。在蚀刻抗反射涂层薄膜120和下置层110时，保护图案150保护光阻图案130。
如上所述，本发明的方法包括在光阻图案上形成保护薄膜，从而避免在蚀刻下置层时因为光阻图案的厚度损失而造成光阻图案的切断与崩塌现象。具体地说，保护薄膜增加了光阻图案的残留比，从而可以在蚀刻下置层时稳定地形成精细图案，因此改善了半导体器件的成品率。
本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行的。本发明并不限于本文所述的沉积、蚀刻、抛光和图案化步骤的类型。本发明也不限于任何特定类型的半导体器件。举例来说，本发明可以用于动态随机存取存储(DRAM)器件或非易失性存储器件。对本发明内容所作的其它增加、删减或修改是显而易见的并且落入所附权利要求书的范围内。
本申请要求2008年10月21日提交的韩国专利申请No.10-2008-0103325的优先权，该韩国专利申请的全部内容以引用的方式并入本文。

Claims (16)

1.一种制造半导体器件的方法，所述方法包括：
在基板上设置目标层；
在所述目标层上形成光阻图案；以及
在所述光阻图案的上部与侧壁上形成保护图案，所述保护图案使设置在所述光阻图案下方的材料露出。
2.根据权利要求1所述的方法，还包括：
在所述目标层与所述光阻图案之间形成抗反射涂层薄膜，所述目标层是露出的材料。
3.根据权利要求1所述的方法，其中，形成所述保护图案的步骤包括：
在所述光阻图案和设置在所述光阻图案下方的材料上形成保护薄膜；以及
蚀刻所述保护薄膜以露出设置在所述光阻图案下方的材料。
4.根据权利要求3所述的方法，其中，
用等离子工序或回蚀工序来蚀刻所述保护薄膜。
5.根据权利要求3所述的方法，其中，
所述保护薄膜包括选自如下群组中的一者，该群组包括：氧化物薄膜、氮化物薄膜、以及它们的组合。
6.根据权利要求3所述的方法，其中，
在不超过250℃的温度下沉积所述保护薄膜。
7.根据权利要求3所述的方法，其中，
所述保护薄膜包括上部与下部，所述上部比所述下部厚。
8.根据权利要求1所述的方法，还包括：
用所述保护图案蚀刻所述目标层。
9.根据权利要求1所述的方法，其中，
设置在所述光阻图案下方的材料是设置在所述目标层与所述光阻图案之间的抗反射涂层薄膜。
10.根据权利要求9所述的方法，所述方法还包括：
使用所述保护图案作为蚀刻掩模来蚀刻所述抗反射涂层薄膜；以及
然后，使用所述保护图案作为蚀刻掩模来蚀刻所述目标层。
11.根据权利要求10所述的方法，其中，
至少蚀刻所述抗反射涂层薄膜直到所述目标层露出为止。
12.一种制造半导体器件的方法，所述方法包括：
在基板上设置目标层；
在所述目标层上形成光阻图案；以及
至少在所述光阻图案的上部上面形成保护图案，所述保护图案使设置在所述光阻图案下方的材料露出。
13.根据权利要求12所述的方法，其中，
设置在所述光阻图案下方的材料是设置在所述目标层与所述光阻图案之间的抗反射涂层薄膜。
14.根据权利要求12所述的方法，所述方法还包括：
在包括氧气的氛围下使用所述保护图案作为蚀刻掩模来蚀刻所述抗反射涂层薄膜；以及
然后，在包括氧气的氛围下使用所述保护图案作为蚀刻掩模来蚀刻所述目标层。
15.根据权利要求14所述的方法，其中，
至少蚀刻所述抗反射涂层薄膜直到所述目标层露出为止。
16.根据权利要求12所述的方法，其中，
所述保护图案设置在所述光阻图案的上部和侧壁上。
CN200910150083A 2008-10-21 2009-07-09 制造半导体器件的方法 Pending CN101728245A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0103325 2008-10-21
KR1020080103325A KR20100044029A (ko) 2008-10-21 2008-10-21 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN101728245A true CN101728245A (zh) 2010-06-09

Family

ID=42108959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910150083A Pending CN101728245A (zh) 2008-10-21 2009-07-09 制造半导体器件的方法

Country Status (4)

Country Link
US (1) US20100099046A1 (zh)
KR (1) KR20100044029A (zh)
CN (1) CN101728245A (zh)
TW (1) TW201017337A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309050A (zh) * 2017-07-27 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110858541A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476168B2 (en) 2011-01-26 2013-07-02 International Business Machines Corporation Non-conformal hardmask deposition for through silicon etch
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
KR20180093798A (ko) 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
WO2018156794A1 (en) * 2017-02-22 2018-08-30 Tokyo Electron Limited Method for reducing lithography defects and pattern transfer
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
KR102630349B1 (ko) 2018-01-30 2024-01-29 램 리써치 코포레이션 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
US10867839B2 (en) * 2018-06-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning methods for semiconductor devices
WO2020263757A1 (en) 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
WO2022005716A1 (en) * 2020-07-02 2022-01-06 Applied Materials, Inc. Selective deposition of carbon on photoresist layer for lithography applications

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361604B2 (en) * 2001-10-18 2008-04-22 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a hardmask
KR100480610B1 (ko) * 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
US20050118531A1 (en) * 2003-12-02 2005-06-02 Hsiu-Chun Lee Method for controlling critical dimension by utilizing resist sidewall protection

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309050A (zh) * 2017-07-27 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109309050B (zh) * 2017-07-27 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110858541A (zh) * 2018-08-24 2020-03-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110858541B (zh) * 2018-08-24 2022-05-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
KR20100044029A (ko) 2010-04-29
US20100099046A1 (en) 2010-04-22
TW201017337A (en) 2010-05-01

Similar Documents

Publication Publication Date Title
CN101728245A (zh) 制造半导体器件的方法
US9099470B2 (en) Method of forming patterns for semiconductor device
KR100961203B1 (ko) 스페이서 패터닝 기술을 이용한 미세 패턴 형성 방법
US7943498B2 (en) Method of forming micro pattern in semiconductor device
KR100780652B1 (ko) 반도체 소자 제조방법
US7964510B2 (en) Method for forming pattern of a semiconductor device
KR102607278B1 (ko) 반도체 소자의 패턴 형성 방법
JP4711658B2 (ja) 微細なパターンを有する半導体装置の製造方法
US10734284B2 (en) Method of self-aligned double patterning
CN100552882C (zh) 用于在半导体器件中形成精细图案的方法
KR100885786B1 (ko) 반도체 메모리 소자의 비트라인 형성 방법
JP5073286B2 (ja) 半導体素子の製造方法
CN101271839A (zh) 制造半导体器件的方法
KR20060134344A (ko) 반도체 장치의 캐패시터 형성방법
KR20010058980A (ko) 반도체 소자의 캐패시터 제조 방법
KR100498605B1 (ko) 반도체 소자의 이너 실린더 캐패시터 형성방법
KR101120172B1 (ko) 반도체 소자 및 그 제조 방법
KR100418921B1 (ko) 반도체 소자의 제조방법
KR20100044030A (ko) 반도체 소자의 제조 방법
KR20090078394A (ko) 반도체 소자의 제조 방법
KR20070074174A (ko) 반도체 소자의 미세패턴 형성방법
KR20080085287A (ko) 패턴 형성을 위한 반도체 구조 및 이를 이용한 패턴 형성방법
KR20080060344A (ko) 반도체 소자의 패턴 형성 방법
KR20010018389A (ko) 반도체 제조 방법
KR20000001885A (ko) 반도체 소자 평탄화 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100609