CN101727800A - 半导体栅极驱动电路及其驱动方法 - Google Patents

Abstract

本发明公开一种半导体栅极驱动电路，其接收多个频率信号并包括多个串联连接的驱动单元。每一驱动单元用于驱动负载并包括有输入端、输出端、第一开关及第二开关。该第一开关具有耦接该输入端的第一端、耦接第一节点的第二端以及接收第一频率信号的控制端，并且该第一开关在该第一频率信号为高电位时接通。该第二开关具有接收第二频率信号的第一端、耦接该输出端的第二端及耦接该第一节点的控制端，其中当该第一节点为高电位时，该第二频率信号通过该第二开关对该负载充电及放电；其中每一驱动单元的输出端耦接至下一级驱动单元的输入端。

Description

半导体栅极驱动电路及其驱动方法

技术领域

本发明涉及一种栅极驱动电路，特别是涉及一种用于液晶显示器的半导体栅极驱动电路。

背景技术

液晶显示器9通常包括像素矩阵91、多个栅极驱动电路92和多个源极驱动电路93，如图1a所示。该像素矩阵91包括多条栅极线、多条数据线以及位于栅极线与数据线交界处的像素单元(未示出)。每一栅极驱动电路92通过栅极线耦接一列像素单元，用以向该像素矩阵91顺序提供扫描信号；该源极驱动电路93通过数据线连接一行像素单元，用以向该扫描信号所接通的列的各像素提供要显示的灰度级电压。

为使液晶显示器所显示的画质更清晰，液晶显示器的分辨率快速地被提升，因此所需驱动电路的数目增加，导致制造成本也同时提高。请参照第1b图所示，现有技术中可通过将液晶显示器9’的栅极驱动电路与像素矩阵91同时制作于同一基板，将其称为半导体栅极驱动电路92’，由此降低制作成本。然而，由于一块基板上同时形成有为数众多的栅极线、数据线以及像素单元，可供形成栅极驱动电路的空间有限，因此该半导体栅极驱动电路92’的结构须尽可能简化，以提高生产率。

一种现有技术的半导体栅极驱动电路，如美国专利第5,222,082所公开的“用作液晶显示器的选择线扫描器的移位寄存器(Shift register useful as aselect line scanner for liquid crystal display)”，其包括多个串联连接的驱动级。每一驱动级包括输入端、输出端及输出电路，该输出电路用以使该输出端的电压在高电位与低电位之间切换。第一节点根据输入信号切换该输出端，第二节点在该输入频率和一频率之间将该输出端保持为低电位。然而，由于该移位寄存器的每一驱动级仍包括有六个薄膜晶体管，具有较复杂的结构并需要较大的制作空间。

因此，本发明提供一种半导体栅极驱动电路，其可大幅降低电路结构复杂度、减少制作空间及降低成本。

发明内容

本发明的一个目的在于提供一种半导体栅极驱动电路，其中每一驱动单元仅需要两个开关组件，因而具有较简单的电路结构、较低的制作成本及较少的电路空间。

本发明的另一目的在于提供一种半导体栅极驱动电路，其中每一驱动单元输出电压的充放电通过同一开关组件进行，可消除开关组件临界电压偏移的问题。

本发明的再一目的在于提供一种半导体栅极驱动电路，其中每一驱动单元可另外配合有稳压电路，以稳定该半导体栅极驱动电路的输出电压。

为了达到上述目的，本发明提供一种半导体栅极驱动电路，其接收多个频率信号并包括多个串联连接的驱动单元。每一驱动单元用于驱动负载并包括信号输入端、输出端、第一开关及第二开关。该第一开关具有耦接该信号输入端的第一端、耦接一第一节点的第二端及接收第一频率信号的控制端，且该第一开关在所述第一频率信号为高电位时接通。该第二开关具有接收第二频率信号的第一端、耦接该输出端的第二端及耦接该第一节点的控制端，其中当该第一节点为高电位时，该第二频率信号通过该第二开关对该负载进行充电及放电；其中每一驱动单元的输出端耦接至下一级驱动单元的信号输入端。

本发明的半导体栅极驱动电路可另外包括耦接于该第一开关的第二端与该第二开关的第二端之间的电容以及耦接于该第二开关的第二端与该输出端之间的稳压电路。

根据本发明的另一特点，本发明还提供一种栅极驱动电路，其具有信号输入端及输出端并由第一开关及第二开关组成。该第一开关具有耦接该信号输入端的第一端、耦接一节点的第二端及接收第一频率信号的控制端，该第一开关在所述第一频率信号为高电位时接通。该第二开关具有接收第二频率信号的第一端、耦接该输出端的第二端及耦接该节点的控制端，其中该第二开关在所述节点为高电位时接通，以将该第二频率信号耦接至该输出端。

根据本发明的另一特点，本发明还提供一种用于驱动负载的栅极驱动电路。该栅极驱动电路包括信号输入端、输出端、第一开关及第二开关。该第一开关具有耦接该信号输入端的第一端、耦接一节点的第二端及接收第一频率信号的控制端，该第一开关在所述第一频率信号为高电位时接通。该第二开关具有接收第二频率信号的第一端、耦接该输出端的第二端及耦接该节点的控制端，其中当该节点为高电位时，该第二频率信号通过该第二开关对该负载进行充电及放电。

根据本发明的另一特点，本发明还提供一种半导体栅极驱动电路的驱动方法，该半导体栅极驱动电路包括多个串联连接的驱动单元。每一驱动单元用于驱动负载并包括信号输入端、输出端、第一开关及第二开关。该驱动方法包括：将第一频率信号耦接至驱动单元的第一开关，当该第一频率信号为高电位时接通该第一开关以在该驱动单元的信号输入端通过该第一开关将输入信号耦接至一节点；将第二频率信号耦接至该驱动单元的第二开关，当该节点的电位为高电位时接通该第二开关，以将该第二频率信号通过该第二开关耦接至该输出端以输出一输出信号来对该负载进行充电及放电；以及将该输出信号耦接至下一级驱动单元的信号输入端。

在本发明的半导体栅极驱动电路中，所述频率信号由频率产生器提供，该频率产生器可包括在或不包括在该半导体栅极驱动电路中。此外，该频率产生器可提供三个或五个频率信号。

附图说明

图1a为现有技术液晶显示器的方框图；

图1b为另一现有技术液晶显示器的方框图，其中液晶显示器的栅极驱动电路为半导体栅极驱动电路；

图2a为根据本发明实施例的半导体栅极驱动电路的方框图，其使用3个频率信号；

图2b为图2a中的频率产生器所产生的频率信号的频率图；

图3a为根据本发明实施例的半导体栅极驱动电路的方框图，其使用5个频率信号；

图3b为图3a中的频率产生器所产生的频率信号的频率图；

图4为根据本发明第一实施例的第一驱动单元的电路图；

图5a为图4的第一驱动单元中各信号的频率图；

图5b为根据图5a的第一开关和第二开关的运作示意图；

图6为根据本发明第二实施例的第一驱动单元的电路图，其还包括有稳压电路；

图7a为图6的稳压电路的一种实施方式；

图7b为图6的稳压电路的另一种实施方式。

【主要组件符号说明】

10半导体栅极驱动电路        11第一驱动单元

11’第二驱动单元            11”第三驱动单元

12，12’，12”信号输入端    13，13’，13”输出端

16稳压电路                  20，20’频率产生器

M1第一开关                  M2第二开关

Cx电容                      X1第一节点

Z1第二节点                  Z2第三节点

Input输入信号               Output输出信号

CLOAD负载电容               RLOAD负载电阻

M3～M8开关                  VSS第一电位

VDD第二电位

T1，T2，T3，T4驱动期间

CK1，CK2，CK3，CK4，CK5频率信号

9，9’液晶显示器            91像素矩阵

92，92’栅极驱动电路        93源极驱动电路

具体实施方式

为了使本发明的上述和其它目的、特征、和优点更加明显，下文将结合附图所示的实施例进行详细说明。此外，在本发明各实施例的描述中，相同或类似的组件使用相同的符号表示。

请参照图2a，其示出了根据本发明实施例的半导体栅极驱动电路10的方框图。该半导体栅极驱动电路10包括多个串联连接的驱动单元，例如图中所示的第一驱动单元11(作为第一级驱动单元)、第二驱动单元11’及第三驱动单元11”、等等，并接收输入信号和多个频率信号，其中该频率信号由频率产生器20提供，且该频率产生器20可包括或不包括在该半导体栅极驱动电路10中。

每一驱动单元，例如第一驱动单元11，包括有信号输入端12和输出端13并接收两个频率信号CK1及CK2。每一级驱动单元的输出端耦接至下一级驱动单元的信号输入端，例如该第一驱动单元11的输出端13耦接至该第二驱动单元11’的信号输入端12’，该第二驱动单元11’的输出端13’耦接至该第三驱动单元11”的信号输入端12”，且由于该第一驱动单元11为串联连接的驱动单元的第一级驱动单元，该第一驱动单元11的信号输入端12接收该半导体栅极驱动电路10所接收的输入信号。

参照图2b，其示出了根据本发明实施例的半导体栅极驱动电路10所接收的频率信号的时序图，此时该频率产生器20产生三个频率信号CK1、CK2及CK3，且该频率信号彼此间具有相位差，例如一个脉冲长度。

请参照图3a，其示出了根据本发明一替代实施例的半导体栅极驱动电路10的方框图。该半导体栅极驱动电路10同样包括多个串联连接的驱动单元，并接收输入信号和多个频率信号。图3a与图2a的差异在于，该栅极驱动电路10接收由频率产生器20’所提供的五个频率信号。同样地，该频率产生器20’可包括或不包括在该半导体栅极驱动电路10中。

请参照图3b，其示出了根据本发明替代实施例的半导体栅极驱动电路10所接收的频率信号的时序图，此时该频率产生器20’产生五个频率信号CK1、CK2、CK3、CK4及CK5，其中该频率信号CK1、CK2及CK3彼此间具有相位差，例如一个脉冲长度；这些频率信号CK4及CK5的频率例如可为频率信号CK1、CK2及CK3频率的1.5倍且频率信号CK4及CK5彼此间具有相位差，例如一个脉冲长度。

请参照图4，其示出了根据本发明实施例的半导体栅极驱动电路10的驱动单元的电路图，这里以第一驱动单元11为例进行说明。该第一驱动单元11具有信号输入端12、输出端13、第一开关M1及第二开关M2，其中该第一开关M1及第二开关M2例如可以是薄膜场效应晶体管或半导体开关组件。该第一驱动单元11用于驱动一列像素单元，这里以电阻R_LOAD和电容C_LOAD等效一列像素单元。该第一开关M1具有耦接至该信号输入端12的第一端，用于接收该半导体栅极驱动电路10的输入信号；耦接至第一节点X的第二端；及用于接收该频率信号CK1的控制端。该第二开关M2具有用以接收该第二频率信号CK2的第一端；耦接该输出端13的第二端；及耦接该第一节点X的控制端。此外，该第一驱动单元11的输出端13耦接至该第二驱动单元11’的信号输入端12’，因此该第一驱动单元11的输出信号作为该第二驱动单元11’的输入信号。此外，该半导体栅极驱动电路10可另外包括耦接于该第一节点X与该输出端13之间的电容，用于降低该第一开关M1及该第二开关M2的寄生电容与信号间的耦接效应。

请参照图5a和5b，其示出了本发明实施例的半导体栅极驱动电路10的驱动方法。图5a为该半导体栅极驱动电路10的驱动单元，例如该第一驱动单元11中该信号输入端12、该第一频率信号CK1、该第一节点X的电位、该第二频率信号CK2及该输出端13的信号时序图，图5b则为相对于图5a的该第一开关M1及该第二开关M2的操作状态。此外，为便于说明，此处以一电阻R_LOAD及一电容C_LOAD等效该第一驱动单元11的负载。而且，在下列的说明中，高电位例如可为15伏特；低电位例如可为-10伏特，但其并非用以限定本发明。

首先在第一期间T1，该信号输入端12所接收的输入信号Input为高电位且该第一频率信号CK1也为高电位，因此该第一开关M1接通，该输入信号Input被耦接至该第一节点X并将该节点X的电位充电至高电位，因此，该第二开关M2接通，该第二频率信号CK2被耦接至该输出端13。此时，由于该第二频率信号CK2为低电位，该输出端13输出低电位的输出信号Output。

在第二期间T2，该输入信号Input及该第一频率信号CK1均为低电位，因此该第一开关M1关断。借助该第二开关M2的寄生电容，该第一节点X的电位仍保持在高电位，因此该第二开关M2仍处于接通状态，该第二频率信号CK2持续被耦接至该输出端13。此时，由于该第二频率信号CK2为高电位，该输出端13的负载电容C_LOAD被充电至高电位以输出一高电位的输出信号Output，其相对于该输入信号Input具有一相位延迟，例如一个脉冲长度的延迟。

在第三期间T3，该输入信号Input及该第一频率信号CK1均为低电位，该第一开关M1维持关断。借助该第二开关M2的寄生电容，该第一节点X的电位仍维持在高电位，因此该第二开关M2仍处于接通状态。此时，由于该第二频率信号CK2为低电位，该负载电容C_LOAD通过该第二开关M2放电至低电位以输出低电位的输出信号Output。

在第四期间T4，该第一频率信号CK1为高电位以接通该第一开关M1。此时，由于该输入信号Input为低电位，该第一节点X通过该第一开关M1放电至低电位而使得该第二开关M2关断。由于该负载电容C_LOAD在第三期间T3已放电至低电位且并未在第四期间T4再度被充电，因此该输出端13输出低电位的输出信号Output。

由于本发明的驱动单元仅需要两个开关组件(M1及M2)，因此可有效降低电路复杂度及电路空间；此外，该负载电容C_LOAD的充放电通过同一个开关进行，可进而减少开关组件临界电压偏移的问题。

请参照图6图，其示出了根据本发明第二实施例的半导体栅极驱动电路10，其还包括有耦接在该第二开关M2的第二端及该输出端13之间的稳压电路16，以降低输出电压浮动的问题。

请参照图7a，其示出了稳压电路的一种实施方式。该稳压电路16’包括第三开关M3、第四开关M4及第五开关M5，且该开关例如可为薄膜场效应晶体管或半导体开关组件。该第三开关M3具有耦接至第二节点Z1的第一端、耦接至例如-10伏特的第一电位VSS的第二端以及耦接至该输出端13的控制端。该第四开关M4具有耦接至例如15伏特的第二电位VDD的第一端、耦接至该第二节点Z1的第二端以及耦接至其第一端的控制端。该第五开关M5具有耦接至该输出端13的第一端、耦接至该第一电位VSS的第二端以及耦接至该第二节点Z1的控制端。当该输出端13的电位为低电位时，该第三开关M3关断、该第四开关M4接通而使得该第二节点Z1的电位被充电至高电位而接通该第五开关M5，因此该输出端13的电位可稳定保持于低电位。反之，当该输出端13的电位为高电位，该第三开关M3及该第四开关M4均接通而使得该第二节点Z1的电位放电至低电位以关断该第五开关M5，因此该输出端13的电位可稳定保持于高电位。此外，可以了解的是，该稳压电路16’耦接于每一驱动单元的输出端之后。

请参照图7b图，其示出了稳压电路的另一种实施方式。该稳压电路16”耦接于两个相邻的驱动单元之间，例如该第一驱动单元11的输出端13与第二驱动单元11’的输出端13’之间。该稳压电路16”包括有第六开关M6、第七开关M7及第八开关M8，且该开关例如可为薄膜场效应晶体管或半导体开关组件。该第六开关M6具有耦接至第三节点Z2的第一端、耦接至例如-10伏特的第一电位VSS的第二端以及耦接至该第一驱动单元11的输出端13的控制端。该第七开关M7具有耦接至该第三节点Z2的第一端、耦接至该第七开关M7的控制端并耦接至该第二驱动单元11’的输出端13’的第二端。该第八开关M8具有耦接至该第一驱动单元11的输出端13的第一端、耦接至该第一电位VSS的第二端及耦接至该第三节点Z2的控制端。由图5a可知，在所有串联连接的驱动单元中，下一级驱动单元所输出的高电位相对于上一级驱动单元所输出的高电位具有一相位延迟。因此，此处假设该第一驱动单元11的输出端13的输出电位为0100(其中0表示低电位而1表示高电位)且该第二驱动单元11’的输出端13’的输出电位为0010。当该输出端13为高电位且该输出端13’为低电位时，该第六开关M6接通使得该第三节点Z2放电至低电位而关断该第8开关，且该第七开关M7也关断，因此该输出端13的电位可稳定保持于高电位；在下一期间，该输出端13为低电位而该输出端13’为高电位，该第六开关M6关断且该第七开关M7接通，该第三节点Z2被充电至高电位而接通该第八开关M8，因此该输出端13的电位可稳定保持于低电位；在下一期间，该输出端13及该输出端13’均为低电位，该第六开关M6及第七开关M7均关断，此时该第三节点Z2的电位仍为高电位而接通该第八开关M8，因此该输出端13的电位可稳定保持于低电位。由此可知，该第一驱动单元11的输出端13的高电位输出可维持直到该第二驱动单元11’的输出端13’的输出为高电位为止。此外，该稳压电路可另外包括有耦接于该第三节点Z2与该第一电位VSS之间的电容C。

综上所述，由于半导体栅极驱动电路需要简单的电路结构以及较少的电路制作空间，因此本发明提出一种仅需要两个开关的栅极驱动电路，可有效降低成本。此外，由于本发明的半导体栅极驱动电路仅通过单一开关对负载进行充放电，并可消除开关组件临界电压偏移的问题。

虽然已经通过上述实施例描述了本发明，然而本发明并不局限于此，任何本发明所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，可以做出各种修改和变型。因此本发明的保护范围由所附的权利要求书限定。

Claims (19)

1.一种半导体栅极驱动电路，其接收多个频率信号并包括多个串联连接的驱动单元，每一驱动单元用于驱动负载并包括：

信号输入端；

输出端；

第一开关，其具有耦接所述信号输入端的第一端、耦接第一节点的第二端以及接收第一频率信号的控制端，所述第一开关在所述第一频率信号为高电位时接通：及

第二开关，其具有接收第二频率信号的第一端、耦接所述输出端的第二端以及耦接所述第一节点的控制端，其中当所述第一节点为高电位时，所述第二频率信号通过所述第二开关对所述负载进行充电和放电；

其中每一驱动单元的输出端耦接至下一级驱动单元的信号输入端。

2.根据权利要求1所述的半导体栅极驱动电路，进一步包括耦接于所述第一节点和所述第二开关的第二端之间的电容。

3.根据权利要求1所述的半导体栅极驱动电路，其中所述第一开关和所述第二开关为薄膜场效应晶体管。

4.根据权利要求1所述的半导体栅极驱动电路，其中每一驱动单元还包括耦接于所述第二开关的第二端与所述输出端之间的稳压电路。

5.根据权利要求4所述的半导体栅极驱动电路，其中所述稳压电路包括第三开关、第四开关及第五开关，其中所述第三开关具有耦接第二节点的第一端、耦接第一电位的第二端及耦接所述输出端的控制端；所述第四开关具有耦接第二电位的第一端、耦接所述第二节点的第二端及耦接所述第四开关的第一端的控制端；所述第五开关具有耦接所述输出端的第一端、耦接所述第一电位的第二端及偶接到所述第二节点的控制端，且所述第一电位低于所述第二电位。

6.根据权利要求4所述的半导体栅极驱动电路，其中所述稳压电路包括第六开关、第七开关和第八开关，其中所述第六开关具有耦接第三节点的第一端、耦接第一电位的第二端及耦接所述输出端的控制器；所述第七开关具有耦接所述第三节点的第一端、耦接下一级驱动单元的输出端的第二端及耦接所述第七开关的第二端的控制器；所述第八开关具有耦接所述输出端的第一端、耦接所述第一电位的第二端以及耦接所述第三节点的控制端。

7.根据权利要求1所述的半导体栅极驱动电路，其接收所述第一频率信号、所述第二频率信号和第三频率信号，其中所述第一、第二及第三频率信号彼此间具有预设的相位差。

8.根据权利要求1所述的半导体栅极驱动电路，其接收所述第一频率信号、所述第二频率信号、第三频率信号、第四频率信号及第五频率信号，其中所述第一、第二及第三频率信号彼此间具有预设的相位差，所述第四及第五频率信号的频率为所述第一、第二及第三频率信号频率的1.5倍。

9.一种栅极驱动电路，具有信号输入端及输出端，所述栅极驱动电路由下列组件组成：

第一开关，其具有耦接所述信号输入端的第一端、耦接一节点的第二端及接收第一频率信号的控制端，所述第一开关在所述第一频率信号为高电位时接通；以及

第二开关，其具有接收第二频率信号的第一端、耦接所述输出端的第二端及耦接所述节点的控制端，其中所述第二开关在所述节点为高电位时接通，以将所述第二频率信号耦接至所述输出端。

10.根据权利要求9所述的栅极驱动电路，其中所述第一开关和第二开关为薄膜场效应晶体管。

11.根据权利要求9所述的栅极驱动电路，其中所述第一频率信号与所述第二频率信号之间具有相位差。

12.一种用于驱动负载的栅极驱动电路，所述栅极驱动电路包括：

信号输入端；

输出端；

第一开关，其具有耦接所述信号输入端的第一端、耦接一节点的第二端及接收第一频率信号的控制端，该第一开关在所述第一频率信号为高电位时接通：以及

第二开关，其具有接收第二频率信号的第一端、耦接所述输出端的第二端及耦接所述节点的控制端，其中当所述节点为高电位时，所述第二频率信号通过所述第二开关对所述负载进行充电及放电。

13.根据权利要求12所述的栅极驱动电路，还包括耦接在所述节点与所述第二开关的第二端之间的电容。

14.根据权利要求12所述的栅极驱动电路，还包括耦接在所述第二开关的第二端与所述输出端之间的稳压电路。

15.根据权利要求12所述的栅极驱动电路，其中所述第一频率信号与所述第二频率信号之间具有相位差。

16.一种半导体栅极驱动电路的驱动方法，所述半导体栅极驱动电路包括多个串联连接的驱动单元，每一驱动单元用于驱动负载并包括信号输入端、输出端、第一开关及第二开关，所述驱动方法包括：

将第一频率信号耦接至驱动单元的第一开关，当所述第一频率信号为高电位时接通所述第一开关以在所述驱动单元的信号输入端通过所述第一开关将输入信号耦接至一节点；以及

将第二频率信号耦接至所述驱动单元的第二开关，当所述节点的电位为高电位时接通所述第二开关，以将所述第二频率信号通过所述第二开关耦接至所述输出端以输出一输出信号来对所述负载进行充电及放电。

17.根据权利要求16所述的驱动方法，还包括下列步骤：将所述输出信号耦接至下一级驱动单元的信号输入端。

18.根据权利要求16所述的驱动方法，其中所述第一频率信号与所述第二频率信号之间具有相位差。

19.根据权利要求16所述的驱动方法，其中所述输入信号与所述输出信号之间具有相位差。

Images