CN101706520A

CN101706520A - 一种具有增益校正功能的数字存储示波器

Info

Publication number: CN101706520A
Application number: CN200910216206A
Authority: CN
Inventors: 叶芃; 曾浩; 蒋俊; 向川云; 宋建嘉
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2009-11-13
Filing date: 2009-11-13
Publication date: 2010-05-12
Anticipated expiration: 2029-11-13
Also published as: CN101706520B

Abstract

本发明公开了一种具有增益校正功能的数字存储示波器，其特征在于还包括一DAC，DAC接收处理器输出的增益控制字，并转换成电压输出到并行比较型ADC作为模数转换的参考电压。在校正时，改变增益控制字、从而改变并行比较型ADC模数转换的参考电压，调节采样数据的量化值，直至实际幅度量化值与理论幅度量化值之差不超过规定的范围，更新增益控制字；在正常使用时，增益控制字，并发送给所述的DAC，转换成电压作为模数转换的参考电压，模数转换输出的采集数据送入数据存储器中存储，然后由处理器读取出来进行处理并显示。本发明提出了一种调节模数转换的参考电压进行增益控制的方案，能够对增益进行连续的调节，从而提高了增益控制精度，有效地实现了数字存储示波器的校正。

Description

一种具有增益校正功能的数字存储示波器

技术领域

本发明涉及数字存储示波器技术领域，具体来讲，涉及一种具有增益校正功能的数字存储示波器。

背景技术

数字存储示波器中，由于模数转换器(ADC)的输入范围都比较小，通常在1Vpp左右，不可能满足示波器小到几毫伏、大到几十上百伏的输入范围，所以必须设计信号调理通道对模拟信号进行不失真的调理，如对小信号进行放大、对大信号进行衰减。

随着使用环境，如温度的变化，增益放大器、信号衰减网络以及其他元器件的老化，会使数字存储示波器出现增益偏差，导致较大的测量误差，这就需要对数字存储示波器的增益进行校正。增益的校正通常是通过调节增益放大器的增益，使测量得到的幅度值与输入的标准模拟信号的参考值一致的方式来实现的。

增益放大器的调节一般有两种方案：

(1)、压控增益放大器

处理器产生增益控制字，然后数模转换器(DAC)根据该增益控制字产生增益控制电压给压控增益放大器，进而调节输入模拟信号的幅度，使得处理器读出的经过ADC量化的数值恢复到有效数值范围之内。

虽然压控增益放大器可以通过DAC产生的模拟电压，实现对模拟信号的幅度的连续调节，但通常该类压控增益放大器的有效带宽通常只能达到100M左右，对于更高带宽要求的数字存储示波器，则无法满足要求。

(2)、数控可变增益放大器

通过处理器产生增益控制字，进而调节输入模拟信号的增益。数控可变增益放大器虽然可以工作在较高的带宽范围内，但是由于增益控制字的长度有限，增益调节的步长往往比较大，通常0.5dB～2dB，不能实现连续调节，增益控制精度低，所以增益控制的效果往往不太理想。

发明内容

本发明的目的在于克服现有技术数字存储示波器增益校正过程中增益精度低的不足，提供一种增益控制精度高的数字存储示波器，从而有效地实现了数字存储示波器的校正。

为实现上述目的，本发明的具有增益校正功能的数字存储示波器，包括信号调理通道、并行比较型ADC、数据存储器以及处理器，其特征在于，还包括一DAC，DAC的输入接到处理器，输出连接到并行比较型ADC参考电压输入端，用于接收处理器输出的增益控制字，并转换成电压输出到并行比较型ADC作为模数转换的参考电压；

在校正时，某一垂直档位对应的输入标准参考模拟信号到信号调理通道，标准参考模拟信号在信号调理通道进行调理后输出到并行比较型ADC中进行模数转换，转换后的采集数据输出到数据存储器中；处理器读取数据存储器中的采集数据，计算出实际量化幅度值，并与理论量化幅度值进行比较；如果两者之差超过了规定的范围，则改变增益控制字，从而改变并行比较型ADC模数转换的参考电压，调节并行比较型ADC采样数据的量化值，直至使根据采集数据计算出的实际量化幅度值与理论量化幅度值之差不超过规定的范围，处理器更新增益控制字存储器中增益控制字，退出校正或进行下一个垂直档位的校正；如果两者之差未超过了规定的范围，则直接退出校正或进行下一个垂直档位的校正；

在正常使用时，处理器读取增益控制字存储器中的增益控制字，并发送给所述的DAC，转换成电压输出给并行比较型ADC作为模数转换的参考电压，并行比较型ADC根据输入的模数转换的参考电压进行模数转换，转换输出的采集数据送入数据存储器中存储，然后由处理器读取出来进行处理并显示。

本发明的发明目的是这样实现的：

本发明根据并行比较型ADC本身的原理，提出了一种新的增益控制方案，能够对增益进行连续的调节，从而提高了增益控制精度，有效地实现了数字存储示波器的校正。

ADC是数字存储示波器的核心器件之一，ADC按照转换信号的关系分类，可以分为直接转换型和间接转换型。而按照转换电路结构和工作原理分类，又可以分为并行比较型，分级型，逐次逼近型，跟踪计数型，积分型，压频转换型和∑-Δ型。其中并行比较型ADC转换速率最快，采样速率能达到1GSPS以上，能够满足数字存储示波器高速信号采集的要求，所以数字存储示波器高速ADC的内部结构大多采用并行比较型ADC。

并行比较型ADC属于直接转换型，采用2ⁿ-1个电压比较器，仅作一次比较而实行转换，又称FLash(快速)型。在这种ADC中，n位的转换需要2ⁿ个精密分压电阻，2ⁿ-1个电压比较器，2ⁿ-1个锁存器和一个编码器。

如图1所示，参考电压V_ref经过2ⁿ个精密分压电阻，即阻值分别为3R、2R、2R、......、2R、2R、1R电阻串联分压得到电压V_o1、V_o2、......V_o2 ⁿ _-2、V_o2 ⁿ _-1，然后分别加到电压比较器101的参考端，模拟信号电压V_in同时加到这些电压比较强的输入端，输入端电压高于参考端电压则电压比较器101输出为1，否则为0。电压比较器101的输出状态C_o1、C_o2、......C_o2 ⁿ _-2n、C_o2 ⁿ _-1由锁存器102存储，CP为锁存器102的使能端。编码器103对锁存器102的输出值Q_o1、Q_o2、......Q_o2 ⁿ _-2、Q_o2 ⁿ _-1编码后，输出转换数字量D₀、D₁......D_n-1、D_n。因为ADC中的电压比较器是并行工作的，所以称之为并行比较型ADC。

传统数字存储示波器增益校正方式是通过对信号调理通道中增益放大器的增益进行调节实现的。由于分辨率不足等因素的影响，通常会导致信号调理通道输出的调理后的模拟信号与理论值相比出现偏差。在并行比较型ADC参考电压V_ref为固定值，通常为1V的情况下，并行比较型ADC实际量化值不能准确反映原始输入模拟信号。

因此，处理器读取采样数据后，假如通过软件来消除量化偏差，则有：

N′*P_adj＝N

P_adj＝N/N′

其中，N为并行比较型ADC理论量化值，N′为并行比较型ADC实际量化值，P_adj为校正系数。在高速采集状态下，此方法需处理大量的采样数据，必然会加重处理器的负担，实时性不高，降低了***的效率，所以实现效果不佳。

而通过前面分析并行比较型ADC原理可知，并行比较型ADC外部参考电压是可以在一定范围内进行调节的，调节范围一般可以达到0.75V～1.5V，调节范围超过±2dB(-2.4dB～3.5dB).所以在信号调理通道分辨率往往为2dB的情况下，本发明通过调节控制并行比较型ADC参考电压Vref，对输入模拟信号量化数值实现连续调节，实现数字存储示波器增益的校正，不仅消除了信号调理通道分辨率不足等因素带来的并行比较型ADC量化值的偏差，而且实现增益的连续调节，增益控制精度以及***的实时性得到了大大提高.

附图说明

图1是并行比较型ADC的原理图；

图2是本发明具有增益校正功能的数字存储示波器一种具体实施方式原理框图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当采用已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这儿将被忽略。

实施例

如图2所示，在本实施例中，本发明具有增益校正功能的数字存储示波器，包括信号调理通道2、并行比较型ADC 1、数据存储器3、处理器4、DAC 5、缓冲器6以及LCD显示屏7。在本实施例中，数据存储器3采用一片FPGA来实现，处理器4为DSP。

在本实施例中，DAC 5为12bit的高精度的高精度数模转换器，DAC 5的输入接到处理器4，输出连接到并行比较型ADC 1参考电压输入端V_ref，用于接收处理器4输出的12bit增益控制字，并转换成电压输出到并行比较型ADC作为模数转换的参考电压V_ref。在本实施例中，DAC 5的输出电压经过缓冲器6输出到并行比较型ADC 1参考电压输入端V_ref。此外，并行比较型ADC 1参考电压输入端V_ref还并联到地的两个0.01u和1000p的高低频滤波电容。

在校正时，某一垂直档位对应的输入标准参考模拟信号到信号调理通道2，标准参考模拟信号在信号调理通道2进行调理后输出到并行比较型ADC 1的输入端V_in，在并行比较型ADC 1中进行模数转换，转换后的8bit采集数据输出到数据存储器3，即FPGA中；处理器4读取数据存储器3，即FPGA中的8bit采集数据，计算出实际量化幅度值，并与理论量化幅度值进行比较；如果两者之差超过了规定的范围，则改变12bit的增益控制字，从而改变并行比较型ADC1模数转换的参考电压V_ref，调节并行比较型ADC 1采样数据的量化值，直至使根据8bit采集数据计算出的实际量化幅度值与理论量化幅度值之差不超过规定的范围，处理器4更新增益控制字存储器中增益控制字，退出校正或进行下一个垂直档位的校正；如果两者之差未超过了规定的范围，则直接退出校正或进行下一个垂直档位的校正；

在正常使用时，处理器4读取增益控制字存储器中的12比特的增益控制字，并发送给所述的DAC 5，转换成电压输出给并行比较型ADC 1作为模数转换的参考电压Vref，并行比较型ADC 1根据输入的模数转换的参考电压Vref进行模数转换，转换输出的8bit采集数据送入数据存储器3，即FPGA中存储，然后由处理器4读取出来进行处理，并通过LCD显示屏7显示出来.

从图2中，可以看出，本发明中，数字存储示波器的增益控制主要由两级组成。第一级：信号调理通道2对输入模拟信号进行粗调，并将粗调后的信号输入至调节并行比较型ADC 1；第二级，处理器4，即DSP通过控制DAC 5输出电压，来改变并行比较型ADC 1的参考电压值，进而对并行比较型ADC 1输出量化值进行细调，完成增益的校正。

实例

以数字存储示波器20mv/div档为例，假设标准参考模拟信号为60mVpp，即应当为3格，在没有通道误差的情况下，信号调理通道2输出的信号理论幅度值为300mVpp，并行比较型ADC 1理论量化幅度值为75，由于数字存储示波器一般为每格25个像素，所以3格量化值为75。数字存储示波器两种增益调节方式对比结果如表1所示：

表1

由表1可以得出，采用本发明的两级增益控制方式，消除了通道分辨率不足所引起的并行比较型ADC实际量化值与理论量化值的偏差，显著提高了增益控制精度，避免了后级进行大量数据处理的工作，提升了数字存储示波器实时响应能力。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims

1.一种具有增益校正功能的数字存储示波器，包括信号调理通道、并行比较型ADC、数据存储器以及处理器，其特征在于，还包括一DAC，DAC的输入接到处理器，输出连接到并行比较型ADC参考电压输入端，用于接收处理器输出的增益控制字，并转换成电压输出到并行比较型ADC作为模数转换的参考电压；

在校正时，某一垂直档位对应的输入标准参考模拟信号到信号调理通道，标准参考模拟信号在信号调理通道进行调理后输出到并行比较型ADC中进行模数转换，转换后的采集数据输出到数据存储器中；处理器读取数据存储器中的采集数据，计算出实际幅度量化值，并与理论幅度量化值进行比较；如果两者之差超过了规定的范围，则改变增益控制字，从而改变并行比较型ADC模数转换的参考电压，调节并行比较型ADC采样数据的量化值，直至使根据采集数据计算出的实际幅度量化值与理论幅度量化值之差不超过规定的范围，处理器更新增益控制字存储器中增益控制字，退出校正或进行下一个垂直档位的校正；如果两者之差未超过了规定的范围，则直接退出校正或进行下一个垂直档位的校正；

在正常使用时，处理器读取增益控制字存储器中的增益控制字，并发送给所述的DAC，转换成电压输出并行比较型ADC作为模数转换的参考电压，并行比较型ADC根据输入的模数转换的参考电压进行模数转换，转换输出的采集数据送入数据存储器中存储，然后由处理器读取出来进行处理并显示。

2.根据权利要求1所述的具有增益校正功能的数字存储示波器，其特征在于，所述的DAC为12bit的高精度数模转换器。