CN101702065B - 像素阵列 - Google Patents
像素阵列 Download PDFInfo
- Publication number
- CN101702065B CN101702065B CN 200910189925 CN200910189925A CN101702065B CN 101702065 B CN101702065 B CN 101702065B CN 200910189925 CN200910189925 CN 200910189925 CN 200910189925 A CN200910189925 A CN 200910189925A CN 101702065 B CN101702065 B CN 101702065B
- Authority
- CN
- China
- Prior art keywords
- couples
- pel array
- sweep trace
- building
- array according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
一种像素阵列，其包括多条扫描线、多条数据线以及与扫描线和数据线耦接且阵列排列的多个像素结构。每一像素结构包括开关元件、像素单元、补偿电容以及二极管。在第i列像素结构中的每一像素结构中，开关元件的控制端以及第一端分别耦接第i条扫描线以及其中一条数据线，像素单元耦接开关元件的第二端，而补偿电容耦接像素单元，且二极管的阳极端以及阴极端分别耦接第(i+1)条扫描线以及补偿电容。
Description
【技术领域】
本发明涉及一种像素阵列，且特别涉及一种改善馈通效应(feed through effect)的像素阵列。
【背景技术】
随着光电与半导体技术的演进，其带动了显示面板的蓬勃发展。在诸多显示面板中，液晶显示面板(Liquid Crystal Display panel，LCD panel)近来已被广泛地使用，并取代阴极射线管显示面板(Cathode Ray Tube，CRT)成为下一代显示面板的主流之一。
图1A绘示一种现有液晶显示面板的像素阵列的等效电路图。请参照图1A，像素阵列100包括多条彼此平行的扫描线GLi-1、GLi、GLi+1、...、多条彼此平行的数据线DL以及与扫描线GLi-1、GLi、GLi+1、...和数据线DL耦接的多个像素结构110，其中每一像素结构110包括薄膜晶体管110T以及像素单元110P。其中每一像素单元110P包含与像素电极相连的电容，有接至下基板的扫描线或共用电极线的存储电容Cst’，接至上基板的共用电极的液晶电容CLC’。
承上述，扫措线GLi-1、GLi、GLi+1、...以及数据线DL彼此相交，并定义出阵列排列的像素结构110，其中每一薄膜晶体管110T的栅极以及源极分别耦接至对应的扫描线以及对应的数据线，漏极耦接至对应的像素电极。更详细地说，第i列像素结构110中的薄膜晶体管110T的栅极耦接至第i条扫描线GLi，如此类推其余列之像素结构110与对应的扫描线的耦接关系。
图1B是根据图1A中耦接至第i条扫描线的其中一个像素结构所绘示的驱动波形图。请参照图1B，在ta期间，第i条扫描线GLi致能，此时扫描电压SGi’的电压电平为高电平，且数据线DL所传送的数据电压Vdata’可通过薄膜晶体管110T而传送至对应的像素单元110P内的像素电极中，并进行充电的动作。由图1B可知，对应的像素电极的像素电压波形如Vpixel’所绘示，其中像素电压波形Vpixel’的电压电平即为图1A中节点N1的电压电平。
随后，ta期间结束的瞬间，扫描线GLi停止致能，此时因像素结构110中的栅极-漏极寄生电容Cgd的存在，使得像素电压Vpixel’受到扫描电压SGi的下降沿的影响而随之下降馈通电压(feed through voltage)ΔVFT’。一般称此现象称为馈通效应(feed through effect)，其会使像素电压Vpixel’发生偏离数据电压Vdata’的情形。
然而，馈通效应会导致液晶显示面板产生闪烁(flicker)等不良画面。此外，当液晶显示面板的尺寸越大时，不同像素单元的馈通效应不尽相同，而使显示画面不均匀的情形变得严重，如此画面闪烁的现象便更难以解决。
【发明内容】
本发明所要解决的技术问题是提供一种像素阵列，其可降低馈通现象，进而使显示画面的闪烁现象获得大幅度的改善。
本发明提出一种像素阵列，其包括多条扫描线、多条数据线以及与扫描线和数据线耦接且阵列排列的多个像素结构。每一像素结构包括开关元件、像素单元、补偿电容以及二极管。在第i列像素结构中的每一像素结构中，开关元件的控制端以及第一端分别耦接第i条扫描线以及其中一条数据线，像素单元耦接开关元件的第二端，而补偿电容耦接像素单元，且二极管的阳极端以及阴极端分别耦接第(i+1)条扫描线以及补偿电容。
在本发明的一实施例中，每一像素单元包括液晶电容。液晶电容的一端耦接开关元件的第二端以及补偿电容，而其另一端耦接共用电压。在一实施例中，第i列像素结构中的每一像素单元还包括储存电容，其中储存电容的一端耦接开关元件的第二端以及补偿电容，而其另一端耦接第(i+1)条扫描线。
在本发明的一实施例中，每一二极管为薄膜晶体管，其中薄膜晶体管的源极和漏极两者中之一者与薄膜晶体管的栅极耦接。
在本发明的一实施例中，当第(i+1)条扫描线致能时，与第(i+1)条扫描线耦接的二极管导通，并对补偿电容进行充电。
在本发明的一实施例中，当第(i+1)条扫描线禁能时，与第(i+1)条扫描线耦接的二极管关闭，补偿电容电压电平维持不变。
在本发明的一实施例中，每一像素单元包括像素电极，其中像素电极耦接开关元件的第二端以及补偿电容。在一实施例中，当耦接第(i+1)条扫描线的二极管导通时，对应的补偿电容提供对应的像素电极补偿电压。
在本发明的一实施例中，补偿电容由像素电极以及构成二极管的阴极端的导电材料所组成。
在本发明的一实施例中，补偿电容由像素电极以及导电结构所组成。在一实施例中，导电结构的材质与像素电极的材质相同。在另一实施例中，导电结构的材质与扫描线的材质相同。在又一实施例中，导电结构的材质与数据线的材质相同。
基于上述，本发明之像素阵列通过补偿电容的设置以及每一像素结构中开关元件以及二极管分别耦接至两相邻的扫描线的巧妙配置，使得馈通电压获得补偿，进而使馈通效应所产生的不良画面获得改善。
为让本发明之上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
图1A绘示一种现有液晶显示面板的像素阵列的等效电路图。
图1B是根据图1A中耦接至第i条扫描线的其中一个像素结构所绘示的驱动波形图。
图2绘示本发明的一实施例的像素阵列的等效电路图。
图2A绘示本发明的一实施例的像素阵列的另一等效电路图。
图3A～图6A分别绘示本发明的一实施例之四种像素阵列的俯视示意图。
图3B～图6B分别是根据图3A～图6A中剖面线A-A’、B-B’、C-C’和D-D’所绘示的剖面示意图。
图7绘示本发明的一实施例之驱动波形图。
【具体实施方式】
图2绘示本发明的一实施例之像素阵列的等效电路图。请参照图2，本实施例之像素阵列200包括多条彼此平行的扫描线GLi-1、GLi、GLi+1、...、多条彼此平行的数据线DL以及与扫描线GLi-1、GLi、GLi+1、...和数据线DL耦接的多个像素结构210。其中，扫描线GLi-1、GLi、GLi+1、...以及数据线DL彼此相交，以进一步定义出这些阵列排列的像素结构210。
详细而言，本实施例之每一像素结构210包括开关元件SW、像素单元PIX、补偿电容CC以及二极管D。更进一步地说，就第i列像素结构210中的各个构件而言，开关元件SW的控制端EC以及第一端E1分别耦接第i条扫描线GLi以及其中一条数据线DL，像素单元PIX耦接开关元件SW的第二端E2，而补偿电容CC耦接像素单元PIX以及开关元件SW的第二端E2，且二极管D的阳极端+以及阴极端-分别耦接第(i+1)条扫描线GLi+1以及补偿电容CC。同理，可得知其他列像素结构210中之各个构件的配置关系。
由上述可知，每一像素结构210中的开关元件SW以及二极管D并非耦接至同一条扫描线，而是分别耦接至两相邻的扫描线。
在本实施例中，每一开关元件SW例如为薄膜晶体管，其中开关元件SW的控制端EC为薄膜晶体管的栅极，而开关元件SW的第一、第二端E1、E2两端可作为薄膜晶体管的源极、漏极。在下述实施例中，主要以由薄膜晶体管所构成的开关元件SW进行说明，其中第一、第二端E1、E2两端例如为第一、第二源/漏极。
将本实施例的像素阵列210应用于液晶显示面板中，则像素单元PIX包括液晶电容CLC。如图2所示，本实施例的液晶电容CLC的一端耦接至开关元件SW的第二端E2(第二源/漏极)以及补偿电容CC，而其另一端则耦接至共用电压Vcom。
实务上，为了提升液晶显示面板的显示品质，通常会在每一像素单元PIX中进一步设置储存电容Cst，例如，本实施例采用储存电容Cst位于栅极上方(Cs on gate)的设计。详细而言，就第i列像素结构210中的每一储存电容Cst而言，其一端耦接开关元件SW的第二端E2(第二源/漏极)以及补偿电容CC，而其另一端耦接至第(i+1)条扫描线GLi+1。然而，本发明并不限定储存电容的型态，在其他实施例中，也可采用储存电容位于共用电极上方(Cs on common)的设计。
特别一提的是，本实施例的二极管D可以薄膜晶体管T来实现，如图2A的等效电路图所示，其中薄膜晶体管T的源极以及漏极两者中之一者与薄膜晶体管T的栅极耦接。
根据图2以及图2A所绘示的等效电路图，本实施例的像素阵列200的布局设计可以如图3A～图6A以及图3B～图6B所绘示，其中图3B～图6B分别是根据图3A～图6A中剖面线A-A’、B-B’、C-C’和D-D’所绘示的剖面示意图。此外，构成本实施例之二极管D的薄膜晶体管可以采取图式中TA、TB、TC以及TD四种形式，但本发明不以此为限。
在本实施例中，液晶电容CLC(绘示于图2以及图2A)可由两电极夹设液晶层(未绘示)所构成，其中一个电极可在像素单元PIX中通过设置耦接至开关元件SW的第二端E2(第二源/漏极)以及补偿电容CC的像素电极212(例如图3A、图4A、图5A以及图6A所绘示)来实现，而另一电极(未绘示)则为上板(未绘示)中耦接至共用电压Vcom的共用电极。
由图3A～图6A可知，用以形成开关元件SW的控制端EC(栅极)的导电层M1以及用以形成开关元件SW的第二端E2(第二源/漏极)的导电层M2互相重叠，因而控制端EC(栅极)的以及第二端E2(第二源/漏极)之间存在栅极-漏极寄生电容(parasitic capacitor)Cgd。
另外，由图3A以及图3B可知，薄膜晶体管TA通过接触窗HA与导电结构(即导电层M1)电性连接，且导电层M1与像素电极212两者之间因电容耦合而形成补偿电容CC，其中导电层M1的材质与扫描线GLi-1、GLi、GLi+1的材质相同。
而由图4A以及图4B可知，薄膜晶体管TB通过接触窗HB与导电结构(即导电层ITO)电性连接，且导电层ITO与像素电极212两者之间因电容耦合而形成补偿电容CC。其中，导电层ITO的材质亦为构成像素电极212的材质。
承上述，由图5A以及图5B可知，薄膜晶体管TC与导电结构(即导电层M2)电性连接，且导电层M2与像素电极212两者之间因电容耦合而形成补偿电容CC，其中导电层M2的材质与数据线DL的材质相同。然而，图5A以及图5B所绘示的设计布局还可进一步简化为图6A以及图6B的形式，亦即薄膜晶体管TD不通过额外设置的导电结构，而直接通过其源/漏极的导电特性与像素电极212电容耦合以形成补偿电容CC，也可以看成薄膜晶体管TD直接与构成二极管D的阳极端+的导电材料，其中本实施例的薄膜晶体管TD的源/漏极以及形成二极管D的阳极端+的导电材料可由导电层M2所构成。
在此需要说明的是，上述图3A～图6A以及图3B～图6B所绘示的布局仅用以方便说明本实施例，并非限制本发明。也就是说，本发明的像素阵列的布局设计还可以为其他形式。然而，实际的布局设计应视产品的需求而定，因而在此不逐一绘示。
图7绘示本发明的一实施例的驱动波形图，其中图7仅绘示第i列其中一个像素电极212的电压波形为例。请同时参照图2～图7，在本实施例中，在t1期间，第i条扫描线GLi致能，此时扫描电压SGi的电压电平为高电平。同时，数据线DL所传送的数据电压Vdata可通过开关元件SW而传送至像素电极212中，并进行充电的动作。其中，像素电极212的像素电压波形如Vpixel所绘示，其中像素电压波形Vpixel的电压电平即为图2中节点N2的电压电平。
接着，t1期间结束的瞬间，扫描线GLi停止致能，此时因像素结构210中之栅极-漏极寄生电容Cgd的存在，使得像素电极212的像素电压Vpixel受到扫描电压SGi的下降沿的影响而随之下降一定程度的电压电平。由图7可知，像素电压Vpixel偏离数据电压Vdata馈通电压(feed through voltage)ΔVFT，一般称此现象为馈通效应(feed through effect)。
然而，本实施例在接下来第(i+1)条扫描线GLi+1致能的瞬间，即t2时，与第(i+1)条扫描线GLi+1耦接的二极管D导通，并对补偿电容CC进行充电。此时，扫描电压SGi+1的上升沿会使像素电极212的像素电压Vpixel上升补偿电压，其中所述补偿电压与馈通电压ΔVFT的数值大致相等。如此一来，像素电压Vpixel便回复至等同于数据电压Vdata。
较特别的是，待第(i+1)条扫描线GLi+1禁能时，即t3时，与第(i+1)条扫描线GLi+1耦接的二极管D会呈现关闭状态，且补偿电容CC的电压电平维持不变。此时，扫描电压SGi+1的下降沿便不会对像素电压Vpixel造成影响，而使像素电压Vpixel的电平基本维持不变。于是，耦接至此扫描线GLi+1的二极管D自关闭到下一次导通期间，像素电压Vpixel的电平便可基本维持不变。
由上述可知，在本实施例中，因馈通电压所导致的馈通效应可获得解决。此外，当液晶显示面板的尺寸越大时，受到电阻电容延迟(RC delay)的影响而使扫描电压的上升沿以及下降沿的幅度不尽相同，进而使面板各处的馈通电压不尽相同。然而，本实施例之每一条扫描线停止致能时所导致的馈通电压可随即通过下一条扫描线的致能动作来获得实质上等值的补偿电压，因而使显示面板各处发生程度不一的馈通效应获得解决。简而言之，无论液晶显示面板的尺寸大小为何，本实施例的像素阵列均可进行改善。
综上所述，本发明的像素阵列通过补偿电容的设置以及每一像素结构中开关元件以及二极管的巧妙安排，可对馈通电压进行补偿。如此一来，由馈通效应所产生的画面闪烁、画面不均等不良画面便可获得大幅度地改善。
在上述实施例中，仅对本发明进行了示范性描述，但是本领域技术人员在阅读本专利申请后可以在不脱离本发明的精神和范围的情况下对本发明进行各种修改。
Claims (13)
1.一种像素阵列，其包括多条扫描线、多条数据线以及与所述扫描线和所述数据线耦接且阵列排列的多个像素结构，其特征在于，第i列像素结构中的每一像素结构包括：
开关元件，其控制端耦接第i条扫描线，其第一端耦接其中一条数据线；
像素单元，耦接所述开关元件的第二端；
补偿电容，耦接所述像素单元；以及
二极管，其阳极端耦接第(i+1)条扫描线，其阴极端耦接所述补偿电容。
2.根据权利要求1所述的像素阵列，其特征在于，每一像素单元包括：
液晶电容，其一端耦接所述开关元件的所述第二端以及所述补偿电容，其另一端耦接共用电压。
3.根据权利要求2所述的像素阵列，其特征在于，第i列像素结构中的每一像素单元还包括：
储存电容，其一端耦接所述开关元件的所述第二端以及所述补偿电容，其另一端耦接第(i+1)条扫描线。
4.根据权利要求1所述的像素阵列，其特征在于，每一二极管为薄膜晶体管，所述薄膜晶体管的源极以及漏极两者中之一者与所述薄膜晶体管的栅极耦接。
5.根据权利要求1所述的像素阵列，其特征在于，当第(i+1)条扫描线致能时，与所述第(i+1)条扫描线耦接的所述二极管导通，并对补偿电容进行充电。
6.根据权利要求1所述的像素阵列，其特征在于，当第(i+1)条扫描线禁能时，与所述第(i+1)条扫描线耦接的所述二极管关闭，补偿电容电压电平维持不变。
7.根据权利要求1所述的像素阵列，其特征在于，每一像素单元包括：
像素电极，耦接所述开关元件的所述第二端以及所述补偿电容。
8.根据权利要求7所述的像素阵列，其特征在于，当耦接所述第(i+1)条扫描线的所述二极管导通时，所述对应的补偿电容提供所述对应的像素电极补偿电压。
9.根据权利要求1所述的像素阵列，其特征在于，所述补偿电容由像素电极以及构成所述二极管的所述阴极端的导电材料所组成。
10.根据权利要求1所述的像素阵列，其特征在于，所述补偿电容由像素电极以及导电结构组成。
11.根据权利要求10所述的像素阵列，其特征在于，所述导电结构的材质与所述像素电极的材质相同。
12.根据权利要求10所述的像素阵列，其特征在于，所述导电结构的材质与所述扫描线的材质相同。
13.根据权利要求10所述的像素阵列，其特征在于，所述导电结构的材质与所述数据线的材质相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910189925 CN101702065B (zh) | 2009-09-01 | 2009-09-01 | 像素阵列 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910189925 CN101702065B (zh) | 2009-09-01 | 2009-09-01 | 像素阵列 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101702065A CN101702065A (zh) | 2010-05-05 |
| CN101702065B true CN101702065B (zh) | 2011-07-13 |
Family
ID=42156985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910189925 Active CN101702065B (zh) | 2009-09-01 | 2009-09-01 | 像素阵列 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101702065B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI459349B (zh) * | 2012-05-16 | 2014-11-01 | Innocom Tech Shenzhen Co Ltd | 顯示器與畫素驅動方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105182643B (zh) * | 2015-09-24 | 2019-04-09 | 深超光电（深圳）有限公司 | 主动式阵列基板及显示面板 |
| CN106527006A (zh) * | 2016-12-30 | 2017-03-22 | 惠科股份有限公司 | 像素结构 |
| CN109243391B (zh) * | 2018-10-17 | 2020-07-10 | 深圳市华星光电技术有限公司 | 像素驱动电路及显示面板 |
| CN110491326A (zh) * | 2019-08-28 | 2019-11-22 | 深圳市华星光电半导体显示技术有限公司 | 像素电路、显示面板及显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1991964A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 液晶显示装置及其驱动方法 |
-
2009
- 2009-09-01 CN CN 200910189925 patent/CN101702065B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1991964A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 液晶显示装置及其驱动方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2003-186050A 2003.07.03 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI459349B (zh) * | 2012-05-16 | 2014-11-01 | Innocom Tech Shenzhen Co Ltd | 顯示器與畫素驅動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101702065A (zh) | 2010-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239092B1 (ko) | 액정표시장치의 구동방법 | |
| US9311875B2 (en) | Display device | |
| CN102183852B (zh) | 液晶显示器 | |
| CN101226714B (zh) | 平面显示装置及其控制电路与控制方法 | |
| US20130328855A1 (en) | Method and apparatus for driving active matrix display panel, and display | |
| CN101369082B (zh) | 像素阵列、驱动像素阵列的方法及显示面板 | |
| CN201072484Y (zh) | 主动元件阵列基板以及液晶显示面板 | |
| CN202049315U (zh) | 阵列基板像素结构、阵列基板、液晶面板及显示设备 | |
| CN101702065B (zh) | 像素阵列 | |
| CN103777423B (zh) | 液晶面板及其像素结构 | |
| CN101256327A (zh) | 液晶显示器 | |
| CN104483792A (zh) | 阵列基板及显示装置 | |
| CN105372892A (zh) | 阵列基板及液晶显示面板 | |
| CN1773602A (zh) | 列反转方法、液晶显示面板以及驱动模块 | |
| CN104102058A (zh) | 阵列基板、显示面板及显示装置 | |
| KR20110107659A (ko) | 액정표시장치 | |
| CN104319354A (zh) | 一种管脚绑定结构及显示面板 | |
| TWI356377B (en) | Liquid crystal display device and driving circuit | |
| CN103185997A (zh) | 像素结构及薄膜晶体管阵列基板 | |
| CN104503179A (zh) | 显示器及其驱动方法、显示装置 | |
| CN101738794B (zh) | 液晶面板 | |
| CN102096252A (zh) | 薄膜晶体管液晶显示器 | |
| CN100533239C (zh) | 液晶显示面板 | |
| CN101446722A (zh) | 液晶显示面板与液晶显示装置 | |
| CN202281890U (zh) | Tft阵列基板及液晶面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |