CN101697053A

CN101697053A - 有源组件阵列基板

Info

Publication number: CN101697053A
Application number: CN200910190399A
Authority: CN
Inventors: 钟明达
Original assignee: Century Technology Shenzhen Corp Ltd
Current assignee: Century Technology Shenzhen Corp Ltd
Priority date: 2009-09-23
Filing date: 2009-09-23
Publication date: 2010-04-21
Anticipated expiration: 2029-09-23
Also published as: CN101697053B

Abstract

本发明提供一种有源组件阵列基板，其具有一基板，且基板具有一显示区以及位于显示区外的一周边电路区。有源组件阵列基板包括一像素阵列、多条走线以及一第三导体层。像素阵列位于显示区内。多条走线位于周边电路区上并电性连接至像素阵列，其中走线的至少一部分包括一第一导体层、一第二导体层以及一保护层。第一导体层位于基板上，第二导体层设置于第一导体层其正投影面上方的邻侧，且第二导体层与第一导体层错位配置于基板上。保护层覆盖第一导体层以及第二导体层。第三导体层位于保护层上，且跨越走线的第一导体层与第二导体层。

Description

有源组件阵列基板

【技术领域】

本发明是涉及一种阵列基板，且特别是涉及一种有源组件阵列基板。

【背景技术】

随着电脑性能的大幅进步以及网际网路、多媒体技术的高度发展，视讯或影像装置的体积日渐趋于轻薄。在显示器的发展上，随着光电技术与半导体制造技术的进步，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的液晶显示面板已逐渐成为市场的主流。

图1A为已知的液晶显示面板的有源组件阵列基板的俯视图。请参考图1A，已知的有源组件阵列基板100包括一具有显示区102以及周边电路区104的基板110、多条扫描线(scan line)120、多条数据线(data line)130、一像素阵列140、多条走线(trace)150与多个接垫(pad)160。像素阵列140中具有阵列排列的多个像素142，且像素142分别藉由这些扫描线120以及这些数据线130所控制。

如图1A所示，各走线150分别连接至接垫160与扫描线120或数据线130。举例而言，电子信号通常依序经由对应的接垫160、走线150、数据线130与像素142中的有源组件144而输入对应像素142中的像素电极146。图1B为图1A沿AA’剖面线的区域的剖面图。请参照图1B，走线150是由两层导体层170a、170b相互堆叠而成，当有透明导体层170c跨越走线150并于其上进行信号传输时，透明导体层170c容易在底层地形(topography)坡度变化最剧烈处发生烧毁的现象，其发生的位置如图1A、图1B中标示为B处。如此一来，走线150则无法顺利地传递信号，导致像素阵列140上的像素142无法顺利的被驱动，影响整体液晶显示面版的显示机能。

【发明内容】

本发明所要解决的技术问题是提供一种有源组件阵列基板，其可降低走线中的透明导体层因底层地形所产生的高度断差，进而降低其在跨越走线时发生烧毁等不良的机率。

本发明提出一种有源组件阵列基板，其具有一基板，且基板具有一显示区以及位于显示区外的一周边电路区，且该有源组件阵列基板包括一像素阵列、多条走线以及一第三导体层。像素阵列位于显示区内。多条走线位于周边电路区上并电性连接至像素阵列，其中各走线的至少一部分包括一第一导体层、一第二导体层以及一保护层。第一导体层位于基板上。第二导体层设置于第一导体层其正投影面上方的邻侧，且第二导体层与第一导体层错位配置于基板上。保护层覆盖第一导体层以及第二导体层。第三导体层位于保护层上，且第三导体层跨越走线的第一导体层与第二导体层。

在本发明一实施例中，上述第一导体层与第二导体层在基板上的面积彼此分离。

在本发明一实施例中，上述有源组件阵列基板还可以进一步包括一栅绝缘层，其中栅绝缘层位于第一导体层与第二导体层之间。此时，在走线中，第一导体层与第三导体层之间例如是由栅绝缘层与保护层的叠层所构成，第二导体层与第三导体层之间例如是由保护层所构成。

在本发明一实施例中，以基板为基准，上述第三导体层在走线中的最大高度为h₁，第三导体层在基板上的最小高度为h₂，且h₁-h₂≤3500埃。

在本发明一实施例中，上述有源组件阵列基板可更包括一驱动电路，其中驱动电路经由走线而将一驱动信号输入像素阵列，且第一导体层与第二导体层可以传递相同的驱动信号。当然，第一导体层与第二导体层也可以传递不同的驱动信号。

在本发明一实施例中，上述像素阵列包括多条扫描线以及多条数据线以及多个像素。走线例如电性连接扫描线的其中之一或数据线的其中之一。每一像素包括一有源组件以及一像素电极，其中有源组件与对应的扫描线以及数据线电性连接，有源组件包括一栅极、一栅绝缘层、一通道层、一源极与一漏极，其中栅极位于基板上，栅绝缘层覆盖栅极，通道层为于栅极上方的栅绝缘层上，源极与漏极位于通道层的两侧。像素电极与漏极连接。其中，栅极、扫描线与第一导体层为同一膜层，源极、漏极、数据线与第二导体层为同一膜层，像素电极与第三导体层为同一膜层，栅绝缘层位于第一导体层与第二导体层之间，且保护层位于第二导体层与第三导体层之间。

在本发明一实施例中，上述走线中的由第一导体层所构成的第一子走线数量为多条，走线中的由第二导体层所构成的第二子走线数量为多条，且第一子走线与第二子走线彼此交错配置于基板上，且第一子走线与第二子走线在基板上的投影面积彼此不重叠。

在本发明一实施例中，上述第三导体层与另一条走线电性连接，而第三导体层与第一导体层或第二导体层传递不同的信号。

基于上述，本发明位于周边电路区的走线采用多层导体层彼此错位的设计，使得位于布局于该走线上方的透明导体层可以较为平缓地跨越，因此本发明能够缩小透明导体层下方走线的膜厚差距，以改善有源组件阵列基板上的走线烧毁的现象。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作如下详细说明。

【附图说明】

图1A为已知的液晶显示面板的有源组件阵列基板的俯视图。

图1B为图1A沿AA’剖面线的区域的剖面图。

图2为本发明一实施例的有源组件阵列基板的俯视图。

图3A为依照本发明第一实施例的有源组件阵列基板的俯视图。

图3B为沿图3A沿A-A’线的剖面图。

图4A为依照本发明第二实施例的有源组件阵列基板的俯视图。

图4B为沿图4A沿A-A’线的剖面图。

图5的左侧为图4B所示的走线的剖面示意图，右侧为图2中像素的剖面示意图。

【具体实施方式】

图2为本发明一实施例的有源组件阵列基板的俯视图。请参照图2，本实施例的有源组件阵列基板200具有基板201，且基板201上具有一显示区202以及位于显示区202外的一周边电路区204，且该有源组件阵列基板200包括一位于显示区202内的像素阵列210以及位于周边电路区204上的多条走线220，其中走线220电性连接至显示区202内的像素阵列210，在本实施例中，有源组件阵列基板200更可于周边电路区204中设置一驱动电路230，其中驱动电路230经由走线220而将一驱动信号输入像素阵列210。此外，如图2所示，像素阵列210包括多条扫描线240以及多条数据线250以及多个像素260。走线220例如电性连接扫描线240的其中之一或数据线250的其中之一。在显示区202中，每一像素260包括一有源组件262以及一像素电极264，其中有源组件262与对应的扫描线240以及数据线250电性连接。

特别的是，本发明的有源组件阵列基板200在周边电路区204中，针对走线220的结构进一步设计，使得位于走线220上方的透明导体层能够较为平缓地覆盖在走线220上方，进而避免透明导体层在其与走线220的交叉处发生烧毁的现象。为了进一步清楚说明，以下将以布局于图2的区域204内的走线220为例，局部放大进行说明，也就是说，本发明的主动阵列基板201上的走线220可以是布局于图2区域204内的任一位置的走线220。

图3A为依照本发明第一实施例的有源组件阵列基板的俯视图，而图3B为沿图3A的A-A’线的剖面图。请同时参考图3A与图3B，本实施例的有源组件阵列基板200上的走线220的至少一部分包括第一导体层M1、一第二导体层M2以及一保护层I2。具体而言，第一导体层M1位于基板201上。在本实施例中，第二导体层M2与第一导体层M1之间例如为并联，也就是说，第一导体层M1与第二导体层M2在该走线220的两端(即信号输入端与信号输出端)彼此连接，用以传递相同的信号至像素阵列210。当然，在其他实施例中第一导体层M1与第二导体层M2在该走线220的两端(即信号输入端与信号输出端)彼此不连接，以使走线上的第二导体层M2与第一导体层M1分别传递不同的信号，本发明并不以此为限。如图3A与图3B所示，第二导体层M2配置于第一导体层M1其正投影面上方的邻侧，特别的是，在同一条走线220中，第二导体层M2与第一导体层M1是分别错位配置于基板201上。保护层I2覆盖第一导体层M1以及第二导体层M2。并且，本实施例的有源组件阵列基板200在周边电路区204上具有一跨越走线220的第三导体层M3，且第三导体层M3位于保护层I2上，在本实施例中，第三导体层M3例如是由铟锡氧化物或铟锌氧化物所组成的透明导体层。

更详细而言，第三导体层M3例如电性连接于不同的走线220之间，如图3A所示，第三导体层M3与另一条走线220’电性连接，因此第三导体层M3所传递的信号不同于第一导体层M1所传递的信号以及第二导体层M2所传递的信号。此外，第一导体层M1与第二导体层M2在基板201上的面积彼此不重叠，也就是说，如图3B所示，第一导体层M1与第二导体层M2在基板201上的面积彼此分离，并相距一间距d1。如此一来，对于跨越第一导体层M1与第二导体层M2上方的第三导体层M3而言，由于其底层的膜厚较为均一，因此第三导体层M3得以较为平缓地覆盖在走线220上，使得第三导体层M3跨越具有多层导体层的走线220时不会有巨大的地形起伏。因此，在实际的运作过程中，信号可以在较为平顺的第三导体层M3中顺利地被传递，以解决已知技术中透明导体层在跨越走线220时容易烧毁的问题。

此外，在本实施例的有源组件阵列基板200中，在形成走线时，可于第一导体层M1与第二导体层M2之间进一步设置一栅绝缘层I1，使得在走线220中，第一导体层M1与第三导体层M3之间例如是由栅绝缘层I1与保护层I2的叠层所构成，第二导体层M2与第三导体层M3之间例如是由保护层I2所构成。如此一来，可以拉近走线220中对应第一导体层M1区域以及对应第二导体层M2区域之间的膜厚差距，进而降低第三导体层M3跨越走线220时的爬坡坡度。举例来说，与以基板201为基准，第三导体层M3在走线220中的最大高度例如为h₁，第三导体层M3在基板201上的最小高度例如为h₂，且在本实施例的主动阵列基板201的走线220中h₁-h₂≤3500埃。

当然，依据前述走线220结构的设计精神，在同一条走线220中，第一导体层M1与第二导体层M2为彼此错位配置，因此在其他实施例中，第一导体层M1与第二导体层M2也可以直接配置于基板201上，也就是说，在其他实施例中，走线220中亦可以选择不设置栅绝缘层I1，本发明的有源组件阵列基板200上的走线220并不限定第一导体层M1与基板201之间或是第二导体层M2与基板201之间的膜层结构。

具体而言，在一实际的制作流程中，第一导体层M1的厚度例如为3500埃，栅绝缘层I1的厚度例如为3300埃，第一导体层M1的厚度例如为2800埃，保护层I2的厚度例如为2000埃。因此，在本实施例中，第三导体层M3跨越在走线220中对应第一导体层M1的断差H₁(高度差)为3500埃，而第三导体层M3跨越在走线220中对应第二导体层M2的断差H₂(高度差)为2800埃，而第三导体层M3在走线220中对应第一导体层M1区域以及对应第二导体层M2区域的断差H₃(高度差)为500埃。

在本发明的第一实施例中，走线220中第一导体层M1所构成的第一子走线220A数量为单一条，而走线220中由第二导体层M2所构成的第二子走线220B数量为单一条，但本发明并不以此为限，设计者可基于走线220阻抗、基板201布局空间、或是工艺上的需求，而将前述的走线220设计概念扩及为同一走线220中，第一子走线220A的数量以及第二子走线220B的数量为多条。

图4A为依照本发明第二实施例的有源组件阵列基板的走线俯视图，图4B为沿图4A中A-A’线的剖面图。请同时参考图4A与图4B，在本实施例的有源组件阵列基板200，走线320中由第一导体层M1所构成的第一子走线220A数量为多条，而由第二导体层M2所构成的第二子走线220B数量为多条，且该多条第一导体层的宽度以及该多条第二导体层的宽度并不以相同为限；并且，第一子走线220A与第二子走线220B为彼此交错配置于基板201上，也就是说，每一第一子走线220A位于两相邻第二子走线220B之间，且每一第二子走线220B位于两相邻第一子走线220A之间。并且，第一子走线220A与第二子走线220B在基板201上的投影面积彼此不重叠。

此外，值得一提的是，前述走线220、320的制作方式与有源组件阵列基板的原有工艺相容。下文将以图2A的像素260的结构为例，说明走线220的组成膜层与像素260结构的组成膜层之间的关系。

图5的左侧为图4B所示的走线的剖面示意图，而图5右侧为图2中像素的剖面示意图。请参照图5，有源组件262包括一栅极262G、一栅绝缘层I1、一通道层262C、一源极262S与一漏极262D，其中栅极262G位于基板201上，栅绝缘层I1覆盖栅极262G，通道层262C位于栅极262G上方的栅绝缘层I1上，且源极262S与漏极262D位于通道层262C的两侧上，而像素电极264经由保护层I2的开口而与漏极262D连接。如图5所示，栅极262G、扫描线240与第一导体层M1为同一膜层，并且栅极262G、扫描线240(绘示于图2)与第一导体层M1可通过同一道光罩工艺来制作。源极262S、漏极262D、数据线250(绘示于图2)与第二导体层M2为同一膜层，且源极262S、漏极262D、数据线250(绘示于图2)与第二导体层M2可通过同一道光罩工艺来制作。像素电极264与第三导体层M3为同一膜层，且像素电极264与第三导体层M3可通过同一道光罩工艺来制作。此外，如前述，走线220中可更包括栅绝缘层I1，而栅绝缘层I 1位于第一导体层M1与第二导体层M2之间，且保护层I2位于第二导体层M2与第三导体层M3之间。

综上所述，本发明的有源组件阵列基板具有下列至少部分或全部优点：

一、相较于已知技术使用叠层导体层作为非显示区上的走线，由于本发明将走线变更为彼此错位配置的多层导体层，因此本发明的错位配置的走线具有较平缓的地形，以改善跨越走线的透明导体层在传递信号过程中发生烧毁的现象。

二、本发明的有源组件阵列基板虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域的工作人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求所界定者为准。

Claims

1.一种有源组件阵列基板，具有一基板，且该基板有一显示区以及位于该显示区外的一周边电路区，其特征在于：该有源组件阵列基板包括：

一像素阵列，位于该显示区内；以及

多条走线，位于该周边电路区并电性连接至该像素阵列，其中各该走线具有至少一部分包括：

一第一导体层，位于该基板上；

一第二导体层，设置于该第一导体层其正投影面上方的邻侧，且该第二导体层与该第一导体层错位配置于该基板上；

一保护层，覆盖该第一导体层以及该第二导体层；以及

一第三导体层，位于该保护层上，且该第三导体层跨越该走线的该第一导体层与该第二导体层。

2.如权利要求1所述的有源组件阵列基板，其特征在于：该第一导体层与该第二导体层在该基板上的投影面积彼此分离。

3.如权利要求1所述的有源组件阵列基板，其特征在于：该有源组件阵列基板进一步包括一栅绝缘层，其中该栅绝缘层位于该第一导体层与该第二导体层之间。

4.如权利要求3所述的有源组件阵列基板，其特征在于：在该走线中，该第一导体层与该第三导体层之间是由该栅绝缘层与该保护层的叠层所构成，该第二导体层与该第三导体层之间是由该保护层所构成。

5.如权利要求1所述的有源组件阵列基板，其特征在于：以该基板为基准，该第三导体层在该走线中的最大高度为h₁，该第三导体层在该基板上的最小高度为h₂，且h₁-h₂≤3500埃。

6.如权利要求1所述的有源组件阵列基板，其特征在于：该有源组件阵列基板进一步包括一驱动电路，其中该驱动电路通过该多条走线而将一驱动信号输入该像素阵列，且该第一导体层与该第二导体层传递相同的驱动信号。

7.如权利要求6所述的有源组件阵列基板，其特征在于：该第一导体层与该第二导体层传递不同的驱动信号。

8.如权利要求1所述的有源组件阵列基板，其特征在于：该像素阵列包括：

多条扫描线以及多条数据线，其中该走线电性连接该多条扫描线的其中之一或该多条数据线的其中之一；

多个像素，其中每一像素包括：

一有源组件，与对应的该多条扫描线以及该多条数据线电性连接，该有源组件包括一栅极、一栅绝缘层、一通道层、一源极与一漏极，其中该栅极位于该基板上，该栅绝缘层覆盖该栅极，该通道层为于该栅极上方的该栅绝缘层上，该源极与该漏极位于该通道层的两侧；以及

一像素电极，与该漏极连接，

其中，该多个栅极、该多条扫描线与该第一导体层为同一膜层，该多个源极、该多个漏极、该多条数据线与该第二导体层为同一膜层，该多个像素电极与该第三导体层为同一膜层，该栅绝缘层位于该第一导体层与该第二导体层之间，且该保护层位于该第二导体层与该第三导体层之间。

9.如权利要求1所述的有源组件阵列基板，其特征在于：该走线中的由该第一导体层所构成的第一子走线数量为多条，该走线中的由该第二导体层所构成的第二子走线数量为多条，且该多条第一子走线与该多条第二子走线彼此交错配置于该基板上，且该多条第一子走线与该多条第二子走线在该基板上的投影面积彼此不重叠。

10.如权利要求1所述的有源组件阵列基板，其特征在于：该第三导体层与另一条走线电性连接，而该第三导体层与该第一导体层或该第二导体层传递不同的信号。