CN101681826B - 干式蚀刻方法 - Google Patents

干式蚀刻方法 Download PDF

Info

Publication number
CN101681826B
CN101681826B CN2008800159148A CN200880015914A CN101681826B CN 101681826 B CN101681826 B CN 101681826B CN 2008800159148 A CN2008800159148 A CN 2008800159148A CN 200880015914 A CN200880015914 A CN 200880015914A CN 101681826 B CN101681826 B CN 101681826B
Authority
CN
China
Prior art keywords
etching
thermal conductivity
substrate
thin slice
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800159148A
Other languages
English (en)
Other versions
CN101681826A (zh
Inventor
森川泰宏
邹红红
林俊雄
佐藤正幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AIHATSUSHINA Co Ltd
Original Assignee
AIHATSUSHINA Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AIHATSUSHINA Co Ltd filed Critical AIHATSUSHINA Co Ltd
Publication of CN101681826A publication Critical patent/CN101681826A/zh
Application granted granted Critical
Publication of CN101681826B publication Critical patent/CN101681826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种即便对基板的两面进行干式蚀刻也不会发生基板裂开的干式蚀刻方法。向真空室内导入由氟碳气体和稀有气体构成的蚀刻气体,使真空室内为规定的压力,并产生等离子体,对在设置于基板载置部的导热性薄片的粘接面上紧密粘贴的被处理基板实施蚀刻加工。

Description

干式蚀刻方法
技术领域
本发明涉及干式蚀刻方法。
背景技术
以往,在干式蚀刻装置中,作为用于固定基板的机构,使用静电卡盘或机械卡盘。作为该静电卡盘,例如已知有双极型的静电卡盘,该双极型的静电卡盘具备静电卡盘电极,在该静电卡盘电极的上面通过在第一电极和第二电极之间分别产生的静电力来吸附晶片,所述静电卡盘电极具有环状的第一电极和由在该第一电极的中心侧且与晶片的中心部相对应的中心电极部及第一电极的外侧的***电极部构成的第二电极(例如参照专利文献1),此时,在晶片和静电卡盘电极之间的微小间隙中流过氦气,对被处理基板进行冷却。
可是,由于近年来对电子设备、通信设备的小型化的要求,作为关键器件的水晶振子,水晶片尺寸为1.2mm左右的所谓超小型器件通过光刻法等来制作并被实用化,但仍要求更微细的微米级水晶振子。对于如此数量级的水晶振子,已知无法实施机械加工,所以利用干式蚀刻法对水晶基板实施微细加工而形成水晶振子(例如参照专利文献2)。此时,从基板的两侧进行蚀刻而形成水晶振子、或从基板的一个面实施非常深的蚀刻而形成水晶振子。
专利文献1:日本特开平10-125769号公报(0018段及图6)
专利文献2:日本特开2006-186847号公报(权利要求8及图2)
但是,在对基板的两面进行蚀刻或从基板的一个面进行非常深的蚀刻的情况下,在通过使用了如上所述的静电卡盘的蚀刻装置持续蚀刻时,由于被处理基板变薄,所以基板的强度降低,另外,容易受到温度变化的影响,存在所谓基板裂开的问题。另外,会有在静电卡盘电极和基板之间存在的冷却用氦气从该已裂开的部分中漏出的问题。
发明内容
本发明的课题正是为了解决上述现有技术的问题,提供一种即便在对基板的两面进行蚀刻时或对基板的一个面进行非常深的蚀刻时,也能够以基板不会裂开的方式边固定基板边进行微细加工的干式蚀刻方法。
本发明的干式蚀刻方法,其特征在于,向真空室内导入由氟碳气体和稀有气体构成的蚀刻气体,使真空室内为规定的压力,并产生等离子体,对在设置于基板载置部的导热性薄片的粘接面上紧密粘贴着的被处理基板实施蚀刻加工。通过利用导热性薄片来固定被处理基板,可以均匀地支承整个基板,同时容易向基板导热,并可以控制基板的温度,因此可以在基板不会裂开的情况下进行期望的蚀刻。
另外,本发明的干式蚀刻方法,其特征在于,向真空室内导入由氟碳气体和稀有气体构成的蚀刻气体,使真空室内为规定的压力,产生等离子体,对在设置于基板载置部的导热性薄片的粘接面上紧密粘贴着的被处理基板的一个面实施蚀刻加工,然后从导热性薄片上剥离被处理基板并使其反转,使上述一个面紧密粘贴于导热性薄片的粘接面上,以与上述一个面相同的条件对被处理基板的另一面实施蚀刻加工。通过利用导热性薄片来固定被处理基板,可以均匀地支承整个基板,同时易于向基板导热,而可以控制基板的温度,因此可以对两面实施蚀刻。
此时,优选通过加热或UV照射从导热性薄片上剥离上述被处理基板。这是因为,只要经过这样的工序剥离被处理基板,对基板的损害就少。另外,优选上述被处理基板是水晶基板。进而,优选在上述导热性薄片上形成狭缝。这是因为,通过形成狭缝,易于从导热性薄片上剥离被处理基板,另外,使导热性薄片下的气泡减少。
另外,在蚀刻加工中,优选上述稀有气体的流量是蚀刻气体总流量的80~95%,该稀有气体优选是从Ar、Kr及Xe中选择的至少一种气体。如果不到80%,则活性种过多,无法进行期望的蚀刻。另一方面,如果超过95%,则活性种过少,所以无法充分地蚀刻。
进而,优选以1Pa以下的低压工艺进行上述干式蚀刻方法。这是因为,如果压力高于1Pa,则很难抑制自由基反应,微细加工变得困难。
另外,本发明的干式蚀刻方法,其特征在于,在基体上固定导热性薄片,在该导热性薄片的粘接面上紧密粘贴水晶基板,将该基体载置于真空室内的基板载置部,接着,向真空室内导入由氟碳气体和稀有气体构成的蚀刻气体,边使真空室内为1Pa以下边形成磁中性线,施加电场而使真空室内发生等离子体,对水晶基板的一个面实施蚀刻加工,然后从导热性薄片上剥离水晶基板并使其反转,使该水晶基板的一个面紧密粘贴于导热性薄片的粘接面上,以与上述一个面相同的条件对水晶基板的另一面实施蚀刻加工。通过使用形成磁中性线以发生等离子体的干式蚀刻装置,对在导热性薄片上紧密粘贴着的水晶基板进行蚀刻,由此可以边均匀地保持整个被处理基板,边由高效率的等离子体进行期望的双面蚀刻。
此时,优选上述稀有气体的流量是蚀刻气体总流量的80~95%,另外,上述稀有气体是从Ar、Kr及Xe中选择的至少一种气体,在上述导热性薄片上形成狭缝,上述被处理基板通过加热或UV照射从导热性薄片上剥离。
根据本发明的干式蚀刻方法,可以在基板不裂开的情况下,简单地进行期望的蚀刻。
附图说明
图1是表示在本发明的干式蚀刻方法中使用的蚀刻装置的构成的示意图。
图2是用于说明本发明的双面干式蚀刻方法的示意图。
图3是用于表示在实施例1中使用的导热性薄片的狭缝的形状的示意图。
图4是表示实施例1的结果的SEM照片,(a)是基板的截面SEM照片,(b)是从斜上方观察基板时的SEM照片。
图5是用于表示在比较例3~6中使用的导热性薄片的狭缝的形状的示意图,(a)是比较例3的情况,(b)是比较例4的情况,(c)是比较例5的情况,(d)是比较例6的情况。
图中符号说明:1-蚀刻装置,2-基板载置部,3-蚀刻气体导入机构,11-真空室,12-真空排气机构,13-基板处理室,14-等离子体发生室,15-顶板,21-基板电极,22-静电卡盘电极,23-支承台,24-级间耦合电容器,25-高频电源,26-导热性薄片,27-基体,31-气体导入路径,32-气体流量控制机构,33-稀有气体用气源,34-氟碳气体用气源,41-磁场线圈,42-天线线圈,42-高频天线线圈,43-高频电源,S-被处理基板,L31、L32、L33-狭缝,L51、L52、L53、L54-狭缝。
具体实施方式
图1表示在本发明的层间绝缘膜的干式蚀刻方法中使用的蚀刻装置1。蚀刻装置1由真空室11构成,可以进行基于低温、高密度等离子体的蚀刻。该真空室11具备涡轮分子泵等真空排气机构12。
真空室11由下部的基板处理室13和其上部的等离子体发生室14构成。在基板处理室13内的底部中央设置有基板载置部2。基板载置部2由基板电极21、在基板电极21上设置的静电卡盘电极22和支承该基板电极21和静电卡盘电极22的支承台23构成。此外,基板电极21经由级间耦合电容器24与第一高频电源25连接,在电位上成为浮置电极而成为负的偏置电位。静电卡盘电极22可以使用公知的电极。
在本发明中,用静电卡盘电极22对载置有导热性薄片26的基体27进行固定,在该导热性薄片的粘接面上紧密粘贴被处理基板S。通过在这样的粘接面上紧密粘贴被处理基板S,不需要用静电卡盘电极固定被处理基板S本身,可以稳定地保持整个被处理基板S,可以防止基板裂开。另外,如果如此构成,则静电卡盘电极22中的通过未图示的氦气的冷却效果经由导热性薄片26到达被处理基板S,可以充分控制基板温度,防止基板裂开。
作为在导热性薄片26中使用的粘接层的材料,有导热性良好的树脂,例如有丙烯酸系或所谓异戊二烯、异丁烯之类的橡胶系、或硅酮系等的树脂。这样的粘接层只要能够热剥离或UV剥离即可。导热性薄片26只要具有如上所述的由导热性的粘接面至少一面即可。
另外,也可以在导热性薄片26上形成狭缝,再贴附在基体27上。如此,导热性薄片易于剥离,且可以防止空气或抽真空时的蚀刻气体等气体进入到导热性薄片和基体之间(发生气泡),而有时使基板裂开。作为狭缝的形状,不仅可以为线状,还可以为多边形、圆形等,也可以组合两种以上的形状。例如在使用条纹状的掩模进行蚀刻的情况下,优选在基板的对角线上形成第一狭缝,且沿着条纹状的掩模的条纹方向设置第二狭缝。另外,为了防止这样的气体的进入,优选在基体上固定了导热性薄片之后,进而通过橡胶辊、刮刀、按压等压接导热性薄片。
与该基板载置部2对置地设置于等离子体发生室14的上部的顶板15,被固定在等离子体发生室14的侧壁。在顶板15上连接有气体导入机构3的气体导入路径31,该气体导入机构3用于向真空室11内导入蚀刻气体。该气体导入路径31形成分支,分别经由气体流量控制机构32,与稀有气体用气源33及氟碳气体用气源34连接。
另外,在该顶板15上,可以设置与气体导入机构3连接的喷淋板。
等离子体发生室14具备圆筒形的电介质侧壁,在该侧壁的外侧设置有作为磁场发生机构的磁场线圈41,此时,由磁场线圈41在等离子体发生室14内形成环状磁中性线(未图示)。
在磁场线圈41和等离子体发生室14的侧壁的外侧之间,配置有等离子体发生用的高频天线线圈42。该高频天线线圈42具有并联天线结构,构成为可以从第二高频电源43施加电压。此外,在通过磁场线圈41形成磁中性线时,沿着已形成的磁中性线施加交变电场,在该磁中性线处发生放电等离子体。
需要说明的是,也可以设置使向天线线圈施加的电压值成为规定值的装置。
如上所述构成的蚀刻装置由简单的结构构成,也没有施加的高频电场相互干扰这样的问题,可以形成高效率的等离子体。
用于实施本发明的干式蚀刻方法的蚀刻装置,可以在高频天线线圈42的内侧设置未图示的法拉第屏蔽(或静电场屏蔽)用浮置电极。该法拉第屏蔽是已知的法拉第屏蔽,例如是平行设置多个狭缝且在该狭缝的长度方向的中间与狭缝正交地设置有天线线圈的金属板。在狭缝的长度方向的两端设置有使矩形形状的金属板的电位相同的金属框。天线线圈42的静电场被金属板屏蔽,但感应磁场未被屏蔽。该感应磁场进入到等离子体中而形成感应电场。狭缝的宽度可以根据目的适当设计,为0.5~10mm、优选1~2mm的狭缝。如果该狭缝的宽度过大,则会发生静电场的渗入,不优选。狭缝的厚度为~2mm左右即可。
接着,关于使用上述的蚀刻装置1对被处理基板S实施双面蚀刻的方法,使用图1及图2进行说明。
作为使用上述蚀刻装置1进行蚀刻的蚀刻对象,特别优选水晶基板。通过对水晶基板自身进行加工,例如可以制作以往无法通过机械加工得到的微米级的水晶振子等。另外,也可以对通常使用的基板上形成了SiO2膜、含有SiO2的化合物膜及由在光学元件所使用的材料构成的膜而得到的基板进行加工。
作为含有SiO2的化合物,例如有TEOS-SiO2、磷酸硅酸盐玻璃、添加了硼酸的磷酸硅酸盐玻璃、掺杂有稀土的玻璃、低膨胀结晶玻璃。作为在光学元件中使用的材料,例如有铌酸锂、钽酸锂、氧化钛、氧化钽、氧化铋。
另外,还可以是形成了如下膜的基板,即像HSQ、MSQ那样通过旋涂形成的SiOCH系材料膜、通过CVD形成的为SiOC系材料且比介电常数为2.0~3.2的Low-k材料膜、多孔材料膜。
作为SiOCH系材料,例如有商品名LKD5109r5/JSR公司制、商品名HSG-7000/日立化成公司制、商品名HOSP/Honeywell Electric Materials公司制、商品名Nanoglass/Honeywell Electric Materials公司制、商品名OCD T-12/东京应化公司制、商品名OCD T-32/东京应化公司制、商品名IPS2.4/触媒化工工业公司制、商品名IPS2.2/触媒化工工业公司制、商品名ALCAP-S5100/旭化成公司制、商品名ISM/ULVAC公司制。
作为SiOC系材料,例如有商品名Aurola2.7/日本ASM公司制、商品名Aurola2.4/日本ASM公司制、商品名Orion2.2/Fastgate·TRIKON公司制、商品名Coral/Novellus公司制、商品名Black Diamond/AMAT公司制、商品名NCS/富士通公司制。另外,还有商品名SiLK/Dow Chemical公司制、商品名Porous-SiLK/Dow Chemical公司制、商品名FLARE/Honeywell Electric Materials公司制、商品名PorousFLARE/Honeywell Electric Materials公司制、商品名GX-3P/HoneywellElectric Materials公司制等。
在作为该蚀刻对象的被处理基板S上,如图2所示形成掩模M,作为掩模材料,例如可以举出KrF抗蚀剂材料、ArF抗蚀剂材料等有机系材料,Ni等公知的金属材料。
对于上述的已形成掩模M的被处理基板S,使其面S1朝上,将其紧密粘贴在基体27上的导热性薄片26的粘接面上(参照图2(a)),将该基体27载置于真空室11内的静电卡盘电极22上。接着,从蚀刻气体导入机构4导入蚀刻气体,从第二高频电源43施加RF功率,使等离子体发生室14内发生等离子体,对被处理基板S的面S1进行蚀刻(参照图2(b))。在对被处理基板S的两面进行蚀刻的情况下,随后从导热性薄片26上剥离被处理基板S,使被处理基板S上下反转,以面S2为上面固定于导热性薄片26上,以相同的条件进行面S2的蚀刻,由此可以进行双面蚀刻(图2(c))。只要如此使用导热性薄片26,即便进行双面蚀刻而被处理基板S被非常薄地残留,被处理基板S也不会裂开,可以得到通过所需的蚀刻加工成的基板。
在加热导热性薄片进行剥离的情况下,可以举出用加热板、热风炉、近红外线等使温度达到剥离温度例如170℃左右。
作为蚀刻气体,可以使用在氟碳气体中添加了从Ar、Xe、Kr等稀有气体中选择的至少一种气体而得到的气体。作为氟碳气体,例如可以使用CF4、C2F6、C4F8或C3F8,特别优选C4F8或C3F8。此时,稀有气体被气体流量控制机构32控制成以蚀刻气体总流量基准计为80~95%并被导入。将该蚀刻气体在等离子体气氛中以1.0Pa以下的工作压力导入到100~300sccm真空室11内进行蚀刻。
通过使用了这样的蚀刻装置1的干式蚀刻方法,在为水晶基板的情况下,可以蚀刻至厚10μm。由此,例如从两侧对厚50~150μm的基板进行蚀刻,可以进行宽1μm、深20~70μm这样的长宽比高的蚀刻。
实施例1
在本实施例中,使用图1所示的蚀刻装置1进行水晶基板的双面蚀刻。
首先,准备两面具有粘接层的日东电工公司制的热剥离片(商品名利巴阿鲁富(リバアルフア),热剥离温度170℃)作为导热性薄片26,在该导热性薄片26上形成如图3所示的形状的狭缝。图3中,虚线所示的结构是预定贴附的基板S,在导热性薄片26上,形成与基板的对角线对应的两根线状的狭缝L31、和通过基板的中心且与基板的横向平行的一根线状的狭缝L32,而且,还形成与掩模的条纹方向平行的两根长方形的狭缝L33。将形成有这些狭缝的导热性薄片26贴附在作为基体27的硅基体上。此外,在由水晶构成的被处理基板S上(厚100μm)以掩模间隔400μm形成Ni掩模,将上述基板S载置在导热性薄片26上,并进行固定。接着,将该硅基体载置于蚀刻装置1的静电卡盘电极22上,通过第二高频电源43发生等离子体,同时导入由C4F8气体和Ar气体构成的蚀刻气体100sccm(Ar气体按蚀刻气体总流量基准计为80%),进行被处理基板S的蚀刻。蚀刻条件为第一高频电源(基板侧)550W、第二高频电源(天线侧)1800W、基板设定温度:10℃、压力:0.67Pa。
随后,在导入气体50分钟并对水晶基板蚀刻约45μm之后,将硅基体从蚀刻装置1中取出,通过加热板在120℃下从导热性薄片上剥离被处理基板S。接着,使基板S上下反转,使尚未进行蚀刻处理的面朝上,紧密粘贴于导热性薄片上,再次在相同条件下导入气体50分钟,进行45μm蚀刻。如此得到的基板的截面SEM照片及从斜上方观察基板时的SEM照片,分别示于图4(a)及(b)。
从图4(a)及(b)可知,能够通过蚀刻切削基板S的面S1及S2,仅残留非常薄的中央部(约10μm),在不裂开的情况下进行双面蚀刻。
(比较例1)
与实施例1的不同点在于,不设置导热性薄片而将被处理基板直接设置在作为基体的硅基体上,除此之外在相同条件下进行蚀刻。在表面蚀刻之后,取出硅基体,此时观察到基体已裂开。考虑这是因为,将被处理基板直接设置在基体上时,由于导热性差,所以无法充分冷却,导致基板高温而裂开。
(比较例2)
与实施例1的不同点在于,不设置导热性薄片而将导热膏剂涂布在作为基体的硅基体上,对被处理基板S进行固定,除此之外在相同条件下进行蚀刻。在背面蚀刻之后,取出硅基体,此时观察到被处理基板S已裂开。考虑这是因为,由于膏剂中的气泡发生热膨胀,所以被处理基板S裂开。进而,在使用了该导热膏剂的情况下,为了除去膏剂,需要进行酒精超声波清洗,但在酒精超声波清洗之后,被处理基板会更细微地裂开。
(比较例3)
与实施例1的不同点在于,使导热性薄片的狭缝的形状为图5(a)所示的形状(与基板的对角线一致的线状狭缝和与基板的一边平行的线状狭缝L51),除此之外在相同条件下进行蚀刻。在表面蚀刻之后,取出硅基体,此时基板未裂开,但观察到金属掩模已剥离。
(比较例4)
与实施例1的不同点在于,使导热性薄片的狭缝的形状为图5(b)所示的形状(与基板的对角线对应的多边形狭缝L52),除此之外在相同条件下进行蚀刻。在表面蚀刻之后,取出硅基体,此时观察到基板已裂开,金属掩模已剥离。
(比较例5)
与实施例1的不同点在于,使导热性薄片的狭缝的形状为图5(c)所示的形状(与掩模的条纹方向平行的两根长方形狭缝L53),除此之外在相同条件下进行蚀刻。在表面蚀刻之后,取出硅基体,此时观察到基板已裂开,金属掩模已剥离。
(比较例6)
与实施例1的不同点在于,使导热性薄片的狭缝的形状为图5(d)所示的形状(通过基板的中心的十字形的多边形狭缝L54),除此之外在相同条件下进行蚀刻。在表面蚀刻之后,取出硅基体,此时观察到基板已裂开,金属掩模已剥离。
综上可知,仅在使用了以实施例1的形状形成狭缝的导热性薄片的情况下,可以使用蚀刻装置1进行水晶基板的双面蚀刻。
工业上的可利用性
根据本发明的干式蚀刻方法,可以稳定地蚀刻基板的两面。因此,本发明可以被用于半导体技术领域。

Claims (10)

1.一种干式蚀刻方法,其特征在于,
向真空室内导入由氟碳气体和稀有气体构成的蚀刻气体,使真空室内为规定的压力并产生等离子体,对在设置于基板载置部的导热性薄片的粘接面上紧密粘贴着的被处理基板实施蚀刻加工。
2.一种干式蚀刻方法,其特征在于,
向真空室内导入由氟碳气体和稀有气体构成的蚀刻气体,使真空室内为规定的压力,并产生等离子体,对在设置于基板载置部的导热性薄片的粘接面上紧密粘贴着的被处理基板的一个面实施蚀刻加工,然后从导热性薄片上剥离被处理基板并使其反转,使所述实施蚀刻加工的一个面紧密粘贴于导热性薄片的粘接面上,以与所述实施蚀刻加工的一个面相同的条件对被处理基板的另一面实施蚀刻加工。
3.根据权利要求1或者2所述的干式蚀刻方法,其特征在于,通过加热或UV照射从导热性薄片上剥离所述被处理基板。
4.根据权利要求1或2所述的干式蚀刻方法,其特征在于,所述基板是水晶基板。
5.根据权利要求1或2所述的干式蚀刻方法,其特征在于,在所述导热性薄片上形成狭缝。
6.根据权利要求1或2所述的干式蚀刻方法,其特征在于,所述稀有气体的流量是蚀刻气体总流量的80~95%。
7.根据权利要求1或2所述的干式蚀刻方法,其特征在于,所述稀有气体是从Ar、Kr及Xe中选择的至少一种气体。
8.根据权利要求1或2所述的干式蚀刻方法,其特征在于,以1Pa以下的低压工艺进行所述干式蚀刻方法。
9.一种干式蚀刻方法,其特征在于,
在基体上固定导热性薄片,在该导热性薄片的粘接面上紧密粘贴水晶基板,将该基体载置于真空室内的基板载置部,接着,向真空室内导入由氟碳气体和稀有气体构成的蚀刻气体,边使真空室内为1Pa以下边形成磁中性线,施加电场而使真空室内产生等离子体,对水晶基板的一个面实施蚀刻加工,然后从导热性薄片上剥离水晶基板并使其反转,使该水晶基板的所述实施蚀刻加工的一个面紧密粘贴于导热性薄片的粘接面上,以与所述实施蚀刻加工的一个面相同的条件对水晶基板的另一面实施蚀刻加工。
10.根据权利要求9所述的干式蚀刻方法,其特征在于,
所述稀有气体的流量是蚀刻气体总流量的80~95%,另外,所述稀有气体是从Ar、Kr及Xe中选择的至少一种气体,在所述导热性薄片上形成狭缝,所述被处理基板通过加热或UV照射从上述导热性薄片上剥离。
CN2008800159148A 2007-05-14 2008-05-08 干式蚀刻方法 Active CN101681826B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007127789 2007-05-14
JP127789/2007 2007-05-14
PCT/JP2008/058534 WO2008143004A1 (ja) 2007-05-14 2008-05-08 ドライエッチング方法

Publications (2)

Publication Number Publication Date
CN101681826A CN101681826A (zh) 2010-03-24
CN101681826B true CN101681826B (zh) 2011-08-10

Family

ID=40031716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800159148A Active CN101681826B (zh) 2007-05-14 2008-05-08 干式蚀刻方法

Country Status (8)

Country Link
US (1) US20100133233A1 (zh)
EP (1) EP2148360B1 (zh)
JP (1) JP5090443B2 (zh)
KR (1) KR101242464B1 (zh)
CN (1) CN101681826B (zh)
AU (1) AU2008252203A1 (zh)
TW (1) TWI449101B (zh)
WO (1) WO2008143004A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5185847B2 (ja) * 2009-01-30 2013-04-17 パナソニック株式会社 基板のドライエッチング方法
JP5352777B2 (ja) * 2009-01-30 2013-11-27 パナソニック株式会社 水晶デバイスの製造方法
JP5468325B2 (ja) * 2009-07-27 2014-04-09 株式会社アルバック デバイスの製造方法
CN110880444B (zh) * 2019-11-28 2022-04-12 河北工程大学 一种基于等离子体蚀刻的连续双面蚀刻光学器件的装置
WO2024135385A1 (ja) * 2022-12-21 2024-06-27 東京エレクトロン株式会社 プラズマ処理装置及び制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101110A (ja) * 2003-09-22 2005-04-14 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
CN1665129A (zh) * 2004-03-02 2005-09-07 精工爱普生株式会社 压电振动片、压电振子及压电振荡器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125769A (ja) 1996-10-21 1998-05-15 Matsushita Electron Corp 静電チャック電極構造
JPH11150133A (ja) * 1997-09-04 1999-06-02 Hitachi Ltd 半導体素子の搭載方法及びそのシステム、半導体素子分離装置並びにicカードの製造方法
KR100278137B1 (ko) * 1997-09-04 2001-01-15 가나이 쓰도무 반도체소자의 탑재방법 및 그 시스템, 반도체소자 분리장치 및ic카드의 제조방법
JP2001156584A (ja) * 1999-11-30 2001-06-08 Sony Corp 圧電素子とその製造方法
JP2002059363A (ja) * 2000-08-23 2002-02-26 Chemitoronics Co Ltd ウエーハ支持体
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP2003142979A (ja) * 2001-10-31 2003-05-16 River Eletec Kk 水晶振動子及びその製造方法
US20050178741A1 (en) * 2003-05-03 2005-08-18 Yeoh Joon C. Method of etching porous dielectric
US20050036267A1 (en) * 2003-05-20 2005-02-17 Savas Stephen Edward Clamp for holding and efficiently removing heat from workpieces
TWI231534B (en) * 2003-12-11 2005-04-21 Advanced Semiconductor Eng Method for dicing a wafer
TWI236058B (en) * 2004-08-06 2005-07-11 Touch Micro System Tech Method of performing double side processes upon a wafer
JP4729924B2 (ja) 2004-12-28 2011-07-20 エプソントヨコム株式会社 Atカット水晶片集合体の製造方法
JP2007053189A (ja) * 2005-08-17 2007-03-01 Konica Minolta Holdings Inc シリコン構造体の製造に用いるマスクパターンを有するシリコン基板及びシリコン構造体の製造方法
JP2007096756A (ja) * 2005-09-29 2007-04-12 Seiko Epson Corp 基板の製造方法、水晶振動片及びジャイロ振動片
TWI276844B (en) * 2006-03-28 2007-03-21 United Microelectronics Corp Etching method
JP4197001B2 (ja) * 2006-04-04 2008-12-17 エプソントヨコム株式会社 圧電振動片の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101110A (ja) * 2003-09-22 2005-04-14 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
CN1665129A (zh) * 2004-03-02 2005-09-07 精工爱普生株式会社 压电振动片、压电振子及压电振荡器

Also Published As

Publication number Publication date
US20100133233A1 (en) 2010-06-03
CN101681826A (zh) 2010-03-24
WO2008143004A1 (ja) 2008-11-27
JP5090443B2 (ja) 2012-12-05
TWI449101B (zh) 2014-08-11
KR20100016479A (ko) 2010-02-12
JPWO2008143004A1 (ja) 2010-08-05
KR101242464B1 (ko) 2013-03-12
EP2148360B1 (en) 2014-01-22
TW200903633A (en) 2009-01-16
EP2148360A4 (en) 2010-07-21
EP2148360A1 (en) 2010-01-27
AU2008252203A1 (en) 2008-11-27

Similar Documents

Publication Publication Date Title
JP6321937B2 (ja) 剥離乾燥装置及び方法
JP6532066B2 (ja) 原子層をエッチングする方法
CN105144352B (zh) 用于对半导体晶圆进行等离子体切片的方法和设备
CN104810274B (zh) 用于对基板进行等离子切割的方法
CN101681826B (zh) 干式蚀刻方法
US20120304483A1 (en) Substrate freeze dry apparatus and method
WO2020018366A1 (en) Selectively etching for nanowires
CN101681830B (zh) 干式蚀刻装置及干式蚀刻方法
CN107180754B (zh) 等离子体处理方法
CN101165852A (zh) 利用图案掩模的等离子体蚀刻法
TWI745590B (zh) 蝕刻多孔質膜之方法
JP3164195B2 (ja) マイクロ波プラズマ処理装置
TW201515089A (zh) 電漿蝕刻方法
TW201939580A (zh) 藉由多色圖案化技術的線切方法
JP2005175028A (ja) プラズマ処理方法およびプラズマ処理装置
TW201842532A (zh) 有機材料的自我限制蝕刻之實行程序
JP2017163071A (ja) 素子チップおよびその製造方法
CN106560916B (zh) 元件芯片的制造方法
JP4632316B2 (ja) プラズマ処理装置
KR101317160B1 (ko) 플라즈마 식각 장치, 이를 포함하는 플라즈마 식각 시스템및 이를 이용하는 기판의 식각 방법
CN106098612B (zh) 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
US20200067161A1 (en) High-frequency substrate and manufacturing method for high-performance, high-frequency applications
JP2002110490A (ja) 半導体装置用基板及びその製造方法
JPH0516657B2 (zh)
JP2006128728A (ja) エッチング装置及びエッチング処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant