CN101667449A - 一种提高ssd随机写性能的方法 - Google Patents
一种提高ssd随机写性能的方法 Download PDFInfo
- Publication number
- CN101667449A CN101667449A CN200910019044A CN200910019044A CN101667449A CN 101667449 A CN101667449 A CN 101667449A CN 200910019044 A CN200910019044 A CN 200910019044A CN 200910019044 A CN200910019044 A CN 200910019044A CN 101667449 A CN101667449 A CN 101667449A
- Authority
- CN
- China
- Prior art keywords
- nand flash
- write
- flash chip
- ssd
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000000872 buffer Substances 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 9
- 230000003139 buffering effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000012795 verification Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000011079 streamline operation Methods 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种提高SSD随机写性能的方法,属于硬盘写性能领域,在Nand Flash芯片写控制流程及控制电路中,采取以下措施,使SSD写速度得以很大的提高:(1)将原本独立的SSD的存储介质Nand Flash芯片并行起来,共用Nand Flash芯片的控制逻辑,但分别使用各自的数据线;(2)根据NandFlash芯片的写操作工作原理,将写操作分为寻址、数据写入和ECC检测3个步骤,并组成一个3级流水线;(3)在流水线数据写入级中加入2个Nand Flash芯片的页大小的Buffer,作为写入数据缓冲。本发明和现有技术相比,SSD的写速度得到很大的提高。
Description
技术领域
本发明涉及硬盘写性能领域,具体地说是一种提高SSD随机写性能的方法。
背景技术
SSD(固态硬盘、Solid State Disk或Solid State Drive),也称作电子硬盘或者固态电子盘,是由控制单元和固态存储单元(DRAM或FLASH芯片)组成的硬盘。固态硬盘的接口规范和定义、功能及使用方法上与普通硬盘的相同,在产品外形和尺寸上也与普通硬盘一致。
Nand Flash芯片是现在市场上主要的非易失闪存技术。Nand flash芯片的结构能提供极高的单元密度,可以达到高存储密度,并且写入和擦除的速度也很快。
SSD(固态硬盘)因为其存储介质为Nand Flash芯片,所以它便具有了与Nand Flash芯片相似优势:轻便、存储密度大、功耗低、抗震和温度适应范围宽。
虽然与传统硬盘相比,SSD的读写速度会快很多,但由于Nand Flash芯片的结构,其在做写操作时Nand Flash芯片会自动进行由页数据寄存器到内部存储单元的操作,这段时间为200us以上,是导致Nand Flash写操作较慢的主要原因。
发明内容
本发明的技术任务是提供一种在Nand Flash的写控制操作及电路设计中,采取必要的措施,使得SSD的写速度得到很大的提高的一种提高SSD随机写性能的方法。
本发明的技术任务是按以下方式实现的,包括Nand Flash芯片,在NandFlash芯片写控制流程及控制电路中,采取以下措施,使SSD写速度得以很大的提高:
(1)、将原本独立的SSD的存储介质Nand Flash芯片并行起来,共用NandFlash芯片的控制逻辑,但分别使用各自的数据线;
(2)、根据Nand Flash芯片的写操作工作原理,将写操作分为寻址、数据写入和ECC检测3个步骤,并组成一个3级流水线;
(3)、在流水线数据写入级中加入2个Nand Flash芯片的页大小的Buffer,作为写入数据缓冲。
并行的Nand Flash芯片个数为4个,它们受控于同一个的Nand Flash芯片的控制逻辑,每个Nand Flash芯片单独具有8位数据线,组成32位数据总线。
Nand Flash芯片的读写流程为:
(1)、当数据准备写入Nand Flash芯片时,Nand Flash芯片的控制逻辑向Nand Flash芯片送出控制信号;
(2)、数据经过32位数据总线准备写入Nand Flash芯片中;
(3)、通过Nand Flash芯片中的写判断逻辑兼顾4片Nand Flash芯片中的工作状态,检测Buffer是否为空,检测Nand Flash芯片与Buffer间的数据线是否空闲,写入数据;
(4)、ECC校验是否正确。
ECC是“Error Checking and Correcting”的简写,中文名称是“错误检查和纠正”。ECC是一种能够实现“错误检查和纠正”的技术。
Buffer是缓冲器,在数据传输中,用来弥补不同数据处理速率速度差距的存储装置。
本发明的一种提高SSD随机写性能的方法具有以下优点:通过Nand Flash芯片的并行连接,流水线操作以及增加写Buffer,Nand Flash芯片的写入速度得到很大提高,从而大大提高了SSD随机写入速度;因而,具有很好的推广使用价值。
附图说明
下面结合附图对本发明进一步说明。
附图1为一种提高SSD随机写性能的方法的Nand Flash芯片的电路结构框图。
具体实施方式
参照说明书附图和具体实施例对本发明的一种提高SSD随机写性能的方法作以下详细地说明。
实施例:
本发明的一种提高SSD随机写性能的方法,包括Nand Flash芯片,在NandFlash芯片写控制流程及控制电路中,采取以下措施,使SSD写速度得以很大的提高:
(1)、将原本独立的SSD的存储介质Nand Flash芯片并行起来,共用NandFlash芯片的控制逻辑,但分别使用各自的数据线;
(2)、根据Nand Flash芯片的写操作工作原理,将写操作分为寻址、数据写入和ECC检测3个步骤,并组成一个3级流水线;
(3)、在流水线数据写入级中加入2个Nand Flash芯片的页大小的Buffer,作为写入数据缓冲。
并行的Nand Flash芯片个数为4个,它们受控于同一个的Nand Flash芯片的控制逻辑,每个Nand Flash芯片单独具有8位数据线,组成32位数据总线。
Nand Flash芯片的读写流程为:
(1)、当数据准备写入Nand Flash芯片时,Nand Flash芯片的控制逻辑向Nand Flash芯片送出控制信号;
(2)、数据经过32位数据总线准备写入Nand Flash芯片中;
(3)、通过Nand Flash芯片中的写判断逻辑兼顾4片Nand Flash芯片中的工作状态,检测Buffer是否为空,检测Nand Flash芯片与Buffer间的数据线是否空闲,写入数据;
(4)、ECC校验是否正确。
如附图1所示,4个Nand Flash芯片与8个Buffer间的数据线分别为Data[0:7]、Data[8:15]、Data[16:23]、Data[24:31]。
除说明书所述的技术特征外,均为本专业技术人员的已知技术。
Claims (3)
1、一种提高SSD随机写性能的方法,包括Nand Flash芯片,其特征在于在Nand Flash芯片写控制流程及控制电路中,采取以下措施,使SSD写速度得以很大的提高:
(1)、将原本独立的SSD的存储介质Nand Flash芯片并行起来,共用NandFlash芯片的控制逻辑,但分别使用各自的数据线;
(2)、根据Nand Flash芯片的写操作工作原理,将写操作分为寻址、数据写入和ECC检测3个步骤,并组成一个3级流水线;
(3)、在流水线数据写入级中加入2个Nand Flash芯片的页大小的Buffer,作为写入数据缓冲。
2、根据权利要求1所述的一种提高SSD随机写性能的方法,其特征在于并行的Nand Flash芯片个数为4个,它们受控于同一个的Nand Flash芯片的控制逻辑,每个Nand Flash芯片单独具有8位数据线,组成32位数据总线。
3、根据权利要求1或2所述的一种提高SSD随机写性能的方法,其特征在于Nand Flash芯片的读写流程为:
(1)、当数据准备写入Nand Flash芯片时,Nand Flash芯片的控制逻辑向Nand Flash芯片送出控制信号;
(2)、数据经过32位数据总线准备写入Nand Flash芯片中;
(3)、通过Nand Flash芯片中的写判断逻辑兼顾4片Nand Flash芯片中的工作状态,检测Buffer是否为空,检测Nand Flash芯片与Buffer间的数据线是否空闲,写入数据;
(4)、ECC校验是否正确。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910019044A CN101667449A (zh) | 2009-09-27 | 2009-09-27 | 一种提高ssd随机写性能的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910019044A CN101667449A (zh) | 2009-09-27 | 2009-09-27 | 一种提高ssd随机写性能的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101667449A true CN101667449A (zh) | 2010-03-10 |
Family
ID=41804030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910019044A Pending CN101667449A (zh) | 2009-09-27 | 2009-09-27 | 一种提高ssd随机写性能的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101667449A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102073561A (zh) * | 2011-01-26 | 2011-05-25 | 浪潮电子信息产业股份有限公司 | 一种固态硬盘写操作纠错的方法 |
CN102214482A (zh) * | 2010-04-07 | 2011-10-12 | 中国科学院电子学研究所 | 高速大容量固态电子记录器 |
CN108920984A (zh) * | 2018-07-06 | 2018-11-30 | 北京计算机技术及应用研究所 | 一种防克隆篡改安全ssd主控芯片架构 |
-
2009
- 2009-09-27 CN CN200910019044A patent/CN101667449A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102214482A (zh) * | 2010-04-07 | 2011-10-12 | 中国科学院电子学研究所 | 高速大容量固态电子记录器 |
CN102073561A (zh) * | 2011-01-26 | 2011-05-25 | 浪潮电子信息产业股份有限公司 | 一种固态硬盘写操作纠错的方法 |
CN108920984A (zh) * | 2018-07-06 | 2018-11-30 | 北京计算机技术及应用研究所 | 一种防克隆篡改安全ssd主控芯片架构 |
CN108920984B (zh) * | 2018-07-06 | 2021-11-16 | 北京计算机技术及应用研究所 | 一种防克隆篡改安全ssd主控芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI430094B (zh) | 記憶體儲存裝置、記憶體控制器與溫度管理方法 | |
CN101398745B (zh) | 并行数据存取架构的固态盘存储***与固态盘控制器 | |
US10261697B2 (en) | Storage device and operating method of storage device | |
CN101573760B (zh) | 具有处于相同分级层级的易失性及非易失性存储器装置的存储器***及方法 | |
KR101626084B1 (ko) | 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법 | |
US8856424B2 (en) | Semiconductor storage device and method of throttling performance of the same | |
US8325555B2 (en) | Data storage devices and power management methods thereof | |
TWI729654B (zh) | 記憶體裝置及其操作方法及相關的非暫時性電腦可讀儲存媒體 | |
CN101354906B (zh) | 应用于固态硬盘的闪存控制器 | |
US11042304B2 (en) | Determining a transfer rate for channels of a memory system | |
US20210271409A1 (en) | Data Storage With Improved Suspend Resume Performance | |
CN102541458B (zh) | 一种提高电子硬盘数据写入速度的方法 | |
CN103049216B (zh) | 固态硬盘及其数据处理方法、*** | |
TWI512609B (zh) | 讀取命令排程方法以及使用該方法的裝置 | |
CN114286989B (zh) | 一种固态硬盘混合读写的实现方法以及装置 | |
CN103035282A (zh) | 存储器储存装置、存储器控制器与温度管理方法 | |
CN102176325B (zh) | 一种用于固态硬盘的闪存控制器 | |
TW201320072A (zh) | 記憶體儲存裝置、記憶體控制器與其資料傳輸方法 | |
CN101740103A (zh) | 一种多通道闪存控制器 | |
CN101515221A (zh) | 一种读数据的方法、装置和*** | |
CN104409099A (zh) | 基于FPGA的高速eMMC阵列控制器 | |
CN101667449A (zh) | 一种提高ssd随机写性能的方法 | |
CN104035897A (zh) | 一种存储控制器 | |
CN101539785B (zh) | 集成闪存存储单元的主板 | |
CN206331414U (zh) | 一种固态硬盘 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100310 |