CN101667047B - 电压调节模块、印刷电路板以及基底偏压方法 - Google Patents

电压调节模块、印刷电路板以及基底偏压方法 Download PDF

Info

Publication number
CN101667047B
CN101667047B CN2009101741541A CN200910174154A CN101667047B CN 101667047 B CN101667047 B CN 101667047B CN 2009101741541 A CN2009101741541 A CN 2009101741541A CN 200910174154 A CN200910174154 A CN 200910174154A CN 101667047 B CN101667047 B CN 101667047B
Authority
CN
China
Prior art keywords
voltage
substrate bias
type substrate
order
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101741541A
Other languages
English (en)
Other versions
CN101667047A (zh
Inventor
詹姆斯·R·隆柏格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN101667047A publication Critical patent/CN101667047A/zh
Application granted granted Critical
Publication of CN101667047B publication Critical patent/CN101667047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

本发明提供一种电压调节模块、印刷电路板以及基底偏压方法。该电压调节模块包括一可调式电压调节器和一电压产生器，当在低功耗模式时，可调式电压调节器调低正电源电压并且调高负电源电压，而电压产生器提供一相等于正电源电压(正常操作电位)的N型基底偏压，以及一相等于负电源电压(正常操作电位)的P型基底偏压。因此，在低功耗模式时，改变的是电源电压而不是基底偏压。电压产生器可作为电压调节器、偏压产生器或充电泵使用。本发明可通过调整电源电压的大小来减少次临界漏电流。

Description

电压调节模块、印刷电路板以及基底偏压方法
技术领域
本发明有关于一种用以降低次临界漏电流(sub-thresholdleakage)的半导体元件的基底偏压技术，特别是有关于一种通过调整电源电压大小来减少次临界漏电流的***和方法。
背景技术
互补金属氧化物半导体(Complementary Metal-OxideSemiconductor，以下简称CMOS)电路比其他形式的集成电路(integrated circuit，以下简称IC)技术更具有低消耗功率、高密集度的特性，因此互补金属氧化物半导体技术已成为数字集成电路设计中的主轴。互补金属氧化物半导体电路由N沟道金属氧化物半导体(n-channel metal-oxide-semiconductor，以下简称NMOS)元件和P沟道金属氧化物半导体(p-channelmetal-oxide-semiconductor，以下简称PMOS)元件所组成，并且在不同的设计、尺寸大小、材料、制程之下，每个N沟道金属氧化物半导体元件和P沟道金属氧化物半导体元件都具有一个临界电压(此指栅极-源极电压)。随着集成电路的设计和制造技术的进步，操作电压和元件尺寸也逐渐缩减。65纳米(nm)制程为大量使用在互补金属氧化物半导体制程中的一先进的光刻制程(lithographic process)，并且对超大型集成电路(very largescale integrated circuit，以下简称VLSI)，如微处理器等，是十分有帮助的。随着元件尺寸和操作电压的缩减，每个元件的沟道长度和氧化层厚度也跟着微缩。制造商为了降低临界电压而改变了栅极材料，但也因此导致次临界漏电流的增加。对互补金属氧化物半导体元件而言，当栅极-源极电压低于临界电压时，流动于漏极与源极间的电流，称为次临界漏电流。在许多传统电路中，互补金属氧化物半导体元件中的基底(substrate)(亦称为基底接点(bulk tie/connection)或阱区)界面耦接至对应的电源电压；例如P沟道金属氧化物半导体元件的基底耦接至正电源电压(VDD)，N沟道金属氧化物半导体元件的基底耦接至负电源电压(VSS)。在传统架构中，次临界漏电流约占了动态环境(如正常操作模式期间)下的功率消耗的30％或更多。
因此如何使集成电路运作在一个低功耗模式(low powermode)(睡眠或休眠模式)以及尽可能降低功率消耗，成为一个重要的课题。本领域技术人员应能理解，增加互补金属氧化物半导体元件的临界电压可降低漏电流。临界电压与源极-基底电压的平方根成正比，因此可通过增加源极-基底电压来增加临界电压，从而降低漏电流。因此，在特定的组态下，偏压产生器或充电泵使用在晶片的晶粒(die)中，并在低功耗模式下施加一不同于电源电压的偏压至元件的基底上。举例来说，充电泵用以将P沟道金属氧化物半导体元件的基底电压拉高至正电源电压之上，并将N沟道金属氧化物半导体元件的基底电压降低至负电源电压之下。此基底偏压方式能在低功耗模式下有效减少次临界漏电流，也因此节省了大量的功率。一般而言，充电泵用来将P沟道金属氧化物半导体元件的基底电压拉高至正电源电压之上，并将N沟道金属氧化物半导体元件的基底电压降低至负电源电压之下。然而，充电泵将整体的电压范围增加至超过电源电压的范围(VDD～VSS)时，却会呈现出某些无效率的问题，这是现有技术亟需解决的问题。
发明内容
本发明提供一种电压调节模块，包括一可调式电压调节器以及一电压产生器。可调式电压调节器有一第一输出端和一第二输出端，分别用以输出一正电源电压和一负电源电压；以及一模式控制输入端，用以接收一模式选择信号。当模式选择信号显示为一高功耗模式时，可调式电压调节器输出具有一第一核心电位的正电源电压，以及具有一第二核心电位的负电源电压。当模式选择信号显示为一低功耗模式时，可调式电压调节器调低正电源电压并且调高负电源电压。一电压产生器，当模式选择信号显示为低功耗模式时，电压产生器输出具有第一核心电位的一N型基底偏压，以及输出具有第二核心电位的一P型基底偏压。
电压产生器可作为电压调节器、偏压产生器或充电泵使用。在一实施例中的电压产生器为一电压调节器，当模式选择信号显示为高功耗模式或低功耗模式时，电压调节器输出并维持N型基底偏压在第一核心电位、P型基底偏压在第二核心电位。其他实施例中的电压产生器为一偏压产生器，偏压产生器通过适当的偏移电压来调整已更动的电源电压，用以维持不变的基底偏压。
印刷电路板包括一处理模块和一电压调节模块。处理模块包括一正电源电压输入端，一负电源电压输入端，一P型基底偏压输入端，一N型基底偏压输入端以及一电压控制输出端，电压控制输出端输出用以显示一高功耗模式或一低功耗模式的一电压控制信号。电压调节模块包括一可调式电压调节器和一电压产生器。当电压控制信号显示为一低功耗模式时，可调式电压调节器调低正电源电压并且调高负电源电压，而电压产生器则维持基底偏压在正常操作电位。电压产生器可作为电压调节器、偏压产生器或充电泵使用。
本发明亦提供一种基底偏压方法，应用于一处理模块中的多个半导体元件基底。在一实施例的高功耗模式时，提供具有一正核心电位的一正电源电压以及具有一负核心电位的一负电源电压至处理模块；在低功耗模式时，调低正电源电压并且调高负电源电压。在低功耗模式时，提供具有正核心电位的一N型基底偏压至处理模块，用以偏压处理模块中的多个P沟道金属氧化物半导体元件。在低功耗模式时，提供具有负核心电位的一P型基底偏压至处理模块，用以偏压处理模块中的多个N沟道金属氧化物半导体元件。
基底偏压方法包括在低功耗模式时，调低正电源电压的步骤是由正电源电压减去一第一偏移电压，而调高负电源电压的步骤是由负电源电压加上一第二偏移电压。
基底偏压方法包括在低功耗模式时，由调低的正电源电压加上第一偏移电压，用以提供一初始N型基底偏压；在低功耗模式时，由调高的负电源电压减去第二偏移电压，用以提供一初始P型基底偏压；在高功耗模式时，选择正电源电压作为N型基底偏压，并选择负电源电压作为P型基底偏压；以及在低功耗模式时，选择初始N型基底偏压作为N型基底偏压，并选择初始P型基底偏压作为P型基底偏压。
基底偏压方法包括在调低正电源电压的同时，增加调低的正电源电压一第一偏移电压，用以提供且维持N型基底偏压在正核心电位；以及在调高负电源电压的同时，减少调高的负电源电压一第二偏移电压，用以提供且维持该P型基底偏压在负核心电位。
基底偏压方法包括在高功耗模式时，提供具有正核心电位的N型基底偏压以及具有负核心电位的P型基底偏压至处理模块；在低功耗模式时，则维持N型基底偏压和P型基底偏压的电位。
本发明可通过调整电源电压的大小来减少次临界漏电流。
附图说明
图1为本发明的一实施例中一集成电路100的示意图；
图2所示为一印刷电路板的简化模块图。该印刷电路板包括一电压调节模块；
图3所示为电压调节模块的一实施例的模块图，该电压调节模块可作为图2的电压调节模块使用；
图4所示为电压调节模块的另一实施例的模块图，该电压调节模块可作为图2的电压调节模块使用；
图5所示为电压调节模块的又一实施例的模块图，该电压调节模块可作为图2的电压调节模块使用。
附图中符号的简单说明如下：
100：集成电路
101：P型基底
103、107：N型阱区
105：深层N型阱区
109：P型阱区
111：P沟道金属氧化物半导体元件
113：N沟道金属氧化物半导体元件
115、117、127：P型扩散区
119、123、125：N型扩散区
121、129：栅极绝缘层
131、133：基底偏压电源线
200：印刷电路板
201、300、400、500：电压调节模块
203：处理区块
P1：P沟道金属氧化物半导体元件
N1：N沟道金属氧化物半导体元件
301：选择控制逻辑电路
303：可调式电压调节器
305、405：电压产生器
307：第一多工器
309：第二多工器
505：电压调节器
VDD：正电源电压
VSS：负电源电压
VBNA：N型基底偏压
VBPA：P型基底偏压
MS：模式选择信号
MD1：动态模式
MD2：低功耗模式
PVBNA：初始N型基底偏压
PVBPA：初始P型基底偏压。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
由于具有功能区块(functional block)的装置在功能区块为关闭模式或低功耗模式时，存在着减少次临界漏电流的需求。因此，本发明提出一种通过调整电源电压来减少次临界漏电流的***与方法，并参照图1至图5说明如下。
图1为一集成电路100的示意图。集成电路100包括整合于一P型基底101上的多个互补金属氧化物半导体元件。基底偏压电源线(rails)131与133整合于集成电路100上，用以施加偏压至互补金属氧化物半导体元件的基底。本元件使用双层阱(twin-well)制程，当然其他形式的制程(例如N型阱(NWELL)、P型阱(PWELL)、三层阱(triple-well)等)也是可以使用的。N型阱区103、105和107形成在P型基底101中，其中N型阱区105为深层N型阱区(deep N-well region)。被隔绝的(isolated)P型阱区109形成在深层N型阱区105中。N型阱区103用以制造一P沟道金属氧化物半导体元件111，而被隔绝的P型阱区109用以制造一N沟道金属氧化物半导体元件113。本领域技术人员应能理解，N型阱区107可作其他元件使用，在此不再赘述。虽然在此图中只显示两个金属氧化物半导体元件，但任何数量的额外的元件也可实现在P型基底101上。
一对P型扩散区(diffusion region)(P+)115与117和一N型扩散区(N+)119形成在P沟道金属氧化物半导体元件111的N型阱区103中。P沟道金属氧化物半导体元件111更包括一栅极绝缘层121覆盖于P型扩散区115和117的N型阱区103上。在P沟道金属氧化物半导体元件111中，P型扩散区115形成为漏极端，标注为“D”；P型扩散区117形成为源极端，标注为“S”；以及栅极绝缘层121形成为栅极端，标注为“G”。P沟道金属氧化物半导体元件111中的漏极(D)和栅极(G)，依照元件的特定功能耦接至集成电路100上的对应的信号(本图没有显示)。如图1所示，P沟道金属氧化物半导体元件111中的源极(S)耦接至一电源电压VDD，为了区别，因此称为正电源电压(positive supply voltage)VDD。在一实施例中，上述正电源电压VDD由一第一电源供应节点提供。N型扩散区119形成被标为“B”的一阱区或基底，耦接至基底偏压电源线131，并且基底偏压电源线131用以提供一N型基底偏压VBNA至P沟道金属氧化物半导体元件111。一对N型扩散区123与125、一P型扩散区127形成于隔离的P型阱区109内，以及一栅极绝缘层129形成在覆盖于N型扩散区123和125的P型阱区109上。N型扩散区125形成为漏极端(D)；N型扩散区123形成为源极端(S)；以及栅极绝缘层129形成为栅极端(G)。N沟道金属氧化物半导体元件113中的漏极(D)和栅极(G)，依照元件的特定功能耦接至集成电路100上对应的信号(本图没有显示)。如图1所示，N沟道金属氧化物半导体元件113中的源极(S)耦接至另一电源电压VSS，为了与上述电源电压VDD区别，因此称为负电源电压(negative supply voltage)VSS，上述负电源电压VSS于实施例中为一接地信号。在一实施例中，上述负电源电压VSS由一第二电源供应节点提供。P型扩散区127形成被标记为“B”的一阱区或基底，耦接至基底偏压电源线133。并且基底偏压电源线133用以提供一P型基底偏压VBPA至N沟道金属氧化物半导体元件113。
本领域技术人员应能理解，在集成电路或芯片中，可使用导体、导线、导电孔、导电节点、导电轨道(conductive rails)、导电总线或是总线信号等来提供电源电压VDD或VSS。当在一般或高功率运作模式下，该电源电压VDD具有一正核心电位，该电源电压VSS具有一负核心电位。基底偏压电源线131与133亦可以导体或导线来实现。
集成电路100可在多重电源模式下运作，而多重电源模式包含一在高功耗运作的动态模式(正常操作模式)以及至少一种低功耗模式。当运作在动态模式(第一模式或MD1)，基底偏压电源线131上的N型基底偏压VBNA被驱动至与正电源电压VDD具有相同的电位，而基底偏压电源线133上的P型基底偏压VBPA被驱动至与负电源电压VSS具有相同的电位。换句话说，当运作在动态模式时，P沟道金属氧化物半导体元件111中的基底(B)驱动至正电源电压VDD，而N沟道金属氧化物半导体元件113中的基底(B)驱动至负电源电压VSS。虽然在此时仍有明显的次临界漏电流流动而降低电源效能，但P沟道金属氧化物半导体元件111和N沟道金属氧化物半导体元件113运作在其最佳状态，故这之间的取舍(trade-off)是可接受的。当运作在低功耗模式(第二模式或MD2)时，正电源电压VDD降低一第一偏移电压OFF1变成一个较低的电位VDDA，负电源电压VSS增加一第二偏移电压OFF2变成一个较高的电位VSSA，N型基底偏压VBNA和P型基底偏压VBPA则大体上维持不变。如此一来，N型基底偏压VBNA就会高于正电源电压VDD(此时正电源电压VDD被降低一第一偏移电压OFF1变为一较低电位VDDA，VDDA＝VDD-OFF1)，P型基底偏压VBPA则会低于负电源电压VSS(此时负电源电压VSS被增加一第二偏移电压OFF2变为一较高电位VSSA，VSSA＝VSS+OFF2)，故次临界漏电流也因此变小。
在传统架构的低功耗模式下，正电源电压VDD大体上保持不变或稍微减少一些，而负电源电压VSS则保持不变。此外，在低功耗模式下，N型基底偏压VBNA会增加一偏移电压量，同时P型基底偏压VBPA会下降一偏移电压量，下降到比负电源电压VSS还低的电压，以便降低次临界漏电流。如此一来，在低功耗模式下的N型基底偏压VBNA与P型基底偏压VBPA之间的电压差将会增加且大于正电源电压VDD与负电源电压VSS的正常操作电位之间的电压差，并且N型基底偏压必须高于正电源电压。在本实施例的集成电路100中，是通过降低正电源电压VDD和增加负电源电压VSS，来达到次临界漏电流最小化与最小功耗的目的。若想运作在正常操作模式，只需将正电源电压VDD和负电源电压VSS调回正常操作模式运作下的电位即可。
图2为本发明实施例中的一印刷电路板(printed circuitboard，PCB)的简化模块图，其中印刷电路板200包括一电压调节模块(voltage regulator module，VRM)201。本领域技术人员应能理解，电压调节模块201和处理区块(处理模块)203设置在印刷电路板200(例如主机板)中。处理区块203代表任何形式的功能模块或电路(例如处理器或微处理器)，处理区块203包括多个具有类似于互补金属氧化物半导体元件(P沟道金属氧化物半导体元件111和N沟道金属氧化物半导体元件113)所示的基底接点的半导体元件。如图2所示，处理区块203至少包括一P沟道金属氧化物半导体元件P1和一N沟道金属氧化物半导体元件N1，P沟道金属氧化物半导体元件P1具有一源极(S)耦接至正电源电压VDD，一基底(B)耦接至N型基底偏压VBNA；N沟道金属氧化物半导体元件N1具有一源极(S)耦接至负电源电压VSS，一基底(B)耦接至P型基底偏压VBPA。相邻于P沟道金属氧化物半导体元件P 1与N沟道金属氧化物半导体元件N1的省略符号用以表示处理区块203可包括任何数量的具有基底接点的半导体元件。电压调节模块201提供N型基底偏压VBNA、正电源电压VDD、负电源电压VSS以及P型基底偏压VBPA至处理区块203，而处理区块203提供一模式选择信号MS至电压调节模块201。在一实施例中，模式选择信号MS为一电压控制信号。
模式选择信号MS表示处理区块203中的任一操作模式，在此实施例的操作模式至少包括动态模式MD1以及低功耗模式MD2。图示中的模式选择信号MS为单一信号，但使用集群信号也是可行的。在本实施例中，处理区块203为一微处理器，用以提供一多位电压识别认证(VID)信号，用以指示所需使用的正电源电压VDD。电压调节模块201通过判断模式选择信号MS来决定正电源电压VDD的电位与负电源电压VSS的电位。如先前所述，当操作在动态模式MD1时，电压调节模块201输出具有正常操作电位的正电源电压VDD；当操作在低功耗模式MD2时，电压调节模块201则会将正电源电压VDD调低至电压电位VDDA。同样地，当操作在动态模式MD1时，电压调节模块201输出具有正常操作电位的负电源电压VSS；当操作在低功耗模式MD2时，电压调节模块201则会将负电源电压VSS调高至电压电位VSSA。因此，处理区块203会输出模式选择信号MS代表低功耗模式MD2，用以降低次临界漏电流。
图3为一电压调节模块的模块图。电压调节模块300可用以实现电压调节模块201。电压调节模块300包括一选择控制逻辑电路301、一可调式电压调节器303以及一电压产生器305，并且选择控制逻辑电路301、可调式电压调节器303与电压产生器305皆具有一输入端用以接收模式选择信号MS。可调式电压调节器303具有一对输出端用以提供正电源电压VDD与负电源电压VSS，而电压产生器305具有一对输出端用以提供N型基底偏压VBNA与P型基底偏压VBPA的初始值(如图所示分别为初始N型基底偏压PVBNA与初始P型基底偏压PVBPA)。电压调节模块300更包括一第一多工器(MUX)307与一第二多工器(MUX)309。第一多工器307具有一逻辑(1)输入端接收初始N型基底偏压PVBNA，一逻辑(0)输入端接收正电源电压VDD，一输出端用以输出N型基底偏压VBNA以及一选择(S)输入端。第二多工器309具有一逻辑(1)输入端接收初始P型基底偏压PVBPA，一逻辑(0)输入端接收负电源电压VSS，一输出端用以输出P型基底偏压VBPA以及一选择(S)输入端。选择控制逻辑电路301具有两个输出端分别耦接至第一多工器307的选择(S)输入端与第二多工器309的选择(S)输入端。选择控制逻辑电路301、第一多工器307、第二多工器309共同形成一选择逻辑电路，依照模式选择信号MS来控制N型基底偏压VBNA和P型基底偏压VBPA(以下将更详细说明)。电压产生器305具有一对输入端用以接收正电源电压VDD与负电源电压VSS。
在本实施例中，可调式电压调节器303为一种电压调节器，本领域技术人员应能理解，该可调式电压调节器用以在不同的负载条件下，维持正电源电压VDD和负电源电压VSS在既定或特定的电压范围内。如图2所示，当处理区块203(亦可为微处理器)操作在动态模式MD1时需要相当高的功耗率。本领域技术人员应能理解，带有正电源电压VDD与负电源电压VSS的多个导体或导线，则需规划成可承受所需的电流大小。在本实施例中，N型基底偏压VBNA和P型基底偏压VBPA不被限定在某特定的电压范围内。再者，较低的电流也降低了N型基底偏压VBNA和P型基底偏压VBPA的功耗率，并且只需维持与正电源电压VDD和负电源电压VSS相应的适当的偏移电压，用以降低次临界漏电流。在本实施例中，电压产生器305可作为一偏压产生器或一适当的充电泵。
当模式选择信号MS表示动态模式MD1(正常操作模式)时，可调式电压调节器303为了提供全功率至外部装置，产生具有正常操作电位或核心电位的正电源电压VDD和负电源电压VSS。在动态模式MD1时，电压产生器305可以关闭使得其输出是无用的(N/A)，或者输出正电源电压VDD与负电源电压VSS作为初始N型基底偏压PVBNA与初始P型基底偏压PVBPA，而选择控制逻辑电路301控制第一多工器307和第二多工器309皆选择其逻辑(0)输入端，因此第一多工器307所输出的N型基底偏压VBNA与正电源电压VDD会具有相同的电位，并且第二多工器309所输出的P型基底偏压VBPA与负电源电压VSS会具有相同的电位。
当模式选择信号MS表示低功耗模式MD2时，可调式电压调节器303将正电源电压VDD调低一第一偏移电压OFF1变成一个较低的电位VDDA，并将负电源电压VSS调高一第二偏移电压OFF2变成一个较高的电位VSSA。电压产生器305接收电压VDDA，然后输出一相等于电压VDDA加上第一偏移电压OFF1的初始N型基底偏压PVBNA，因此初始N型基底偏压PVBNA相等于正电源电压VDD。同样地，电压产生器305接收电压VSSA，然后输出一相等于电压VSSA减去第二偏移电压OFF2的初始P型基底偏压PVBPA，因此该初始P型基底偏压PVBPA相等于负电源电压VSS。选择控制逻辑电路301控制第一多工器307和第二多工器309皆选择其逻辑(1)输入端，因此第一多工器307会选择初始N型基底偏压PVBNA作为N型基底偏压VBNA，而第二多工器309会选择初始P型基底偏压PVBPA作为P型基底偏压VBPA。换句话说，在低功耗模式MD2下，正电源电压VDD会被调低并且负电源电压VSS会被调高，但N型基底偏压VBNA和P型基底偏压VBPA则大体上维持不变。
当模式选择信号MS从低功耗模式MD2变回动态模式MD1时，可调式电压调节器303使正电源电压VDD由电位VDDA回升至原本的电位并且负电源电压VSS由电位VSSA降回至原本的电位。在本实施例中，当可调式电压调节器303使电压VDDA回升至原本的电位(VDD)时，电压产生器305也跟着调低所施加的第一偏移电压OFF1，直到初始N型基底偏压PVBNA稳定在正电源电压VDD；当电压VSSA降回至原本的电位(VSS)时，电压产生器305也跟着调低所施加的第二偏移电压OFF2，直到初始N型基底偏压PVBNA稳定在负电源电压VSS。在到达稳定后，选择控制逻辑电路301将第一多工器307和第二多工器309的逻辑状态切换回逻辑(0)输入端；要特别注意，若在未达稳定前就切换至逻辑(0)输入端，那么第一多工器307会因为输入电压VDDA尚未回升至原电位(VDD)，而导致输出的N型基底偏压VBNA跟着下降，第二多工器(MUX)309会因为输入的基底偏压VSSA尚未降回至原电位(VSS)，而导致输出的P型基底偏压VBPA跟着上升。
回到印刷电路板200，当处理区块203使模式选择信号MS发出动态模式MD1信号时，正电源电压VDD相等于N型基底偏压VBNA、电源电压VSS相等于P型基底偏压VBPA，并且都为正常核心电位，使处理区块203能在最佳效能下运作。当处理区块203使模式选择信号MS发出低功耗模式MD2信号时，N型基底偏压VBNA大体上维持不变而正电源电压VDD则被调低，用以减少了处理区块203中P沟道金属氧化物半导体元件P1和其他P沟道金属氧化物半导体元件的次临界漏电流。同样地，P型基底偏压VBPA大体上维持不变而负电源电压VSS则被调高，用以减少了处理区块203中N沟道金属氧化物半导体元件N1和其他N沟道金属氧化物半导体元件的次临界漏电流。若处理区块203使模式选择信号MS变回动态模式MD1时，正电源电压VDD与负电源电压VSS则回到正常操作电位，N型基底偏压VBNA与P型基底偏压VBPA仍大体上维持不变。
图4为一电压调节模块的模块图。电压调节模块400可用以作为电压调节模块201。在本实施例中，电压调节模块400也包括一可调式电压调节器303，并且其操作方式与于电压调节模块300中的相同。在本实施例中，删除了选择控制逻辑电路301、第一多工器307和第二多工器309，电压产生器405取代了电压产生器305；该电压产生器405除了不需经过选择逻辑电路而直接输出N型基底偏压VBNA和P型基底偏压VBPA外，其余功能与电压产生器305相同。因此在本实施例中的动态模式MD1下，电压产生器405输出相等于正电源电压VDD的一N型基底偏压VBNA，以及相等于负电源电压VSS的一P型基底偏压VBPA。在动态模式MD1与低功耗模式MD2之间的转换，电压产生器405的转换运作与可调式电压调节器303的转换运作同步，用以确保N型基底偏压VBNA和P型基底偏压VBPA维持不变。举例来说，当可调式电压调节器303调高(或调低)正电源电压VDD，电压产生器405也随着相同比例地减少(或增加)N型基底偏压VBNA，如此便能维持N型基底偏压VBNA在固定的电位；当可调式电压调节器303调高(或调低)负电源电压VSS，电压产生器405也随着相同比例地减少(或增加)P型基底偏压VBPA，如此便能维持P型基底偏压VBPA在固定的电位。相较于电压调节模块300，电压调节模块400的优点在于不需要选择逻辑电路。
图5为一电压调节模块的模块图。电压调节模块500可用以作为电压调节模块201。在本实施例中，电压调节模块500也包括一可调式电压调节器303，其操作方式与于上述电压调节模块300中的相同。电压调节器505取代了电压产生器405并直接输出N型基底偏压VBNA与P型基底偏压VBPA。在本实施例中，无论在动态模式MD1或低功耗模式MD2下，电压调节器505始终维持N型基底偏压VBNA在正电源电压VDD(正常操作电位)，P型基底偏压VBPA在负电源电压VSS(正常操作电位)。因此模式选择信号MS不需送信号至电压调节器505。如图5所示，一参考电压REF耦接至电压调节器505以及可调式电压调节器303，在此参考电压REF维持在负电源电压VSS(正常操作电位)，而本实施例中参考电压REF为接地电位。在动态模式MD1下，可调式电压调节器303输出相等于参考电压REF的一负电源电压VSS；在低功耗模式MD2下负电源电压的电位则会被调高第二偏移电压OFF2而变成VSSA(即VSS+OFF2)。无论在动态模式MD1或低功耗模式MD2下，电压调节器505始终输出相等于参考电压REF的一P型基底偏压VBPA，以及相等于正电源电压VDD(正常操作电位)的一N型基底偏压VBNA。
以下所提供的特定组态适用于任一上述实施例中，在动态模式MD1下，负电源电压VSS约为0伏特，正电源电压VDD约为1伏特。第一偏移电压OFF1和第二偏移电压OFF2相对应于该电源电压，最大值为800毫伏特(mV)。举例来说，在低功耗模式MD2下，若正电源电压VDD从1伏特降至0.5伏特，N型基底偏压VBNA仍维持在1伏特；若负电源电压VSS从0伏特上升至0.5伏特，P型基底偏压VBPA仍维持在0伏特。元件中的操作模式关系着电源电压的大小。举例来说，在某些组态或条件下，正电源电压VDD约在500毫伏特(mV)到1.4伏特之间。此外，依照特定运作，第一偏移电压OFF1和第二偏移电压OFF2可以是相同或不同的。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (14)

1.一种电压调节模块，其特征在于，该电压调节模块包括：
一可调式电压调节器，具有一第一输出端和一第二输出端，分别用以输出一正电源电压和一负电源电压，以及一模式控制输入端，用以接收一模式选择信号；
其中当该模式选择信号显示为一高功耗模式时，该可调式电压调节器输出具有一第一核心电位的该正电源电压和具有一第二核心电位的该负电源电压，当该模式选择信号显示为一低功耗模式时，该可调式电压调节器调低该正电源电压并且调高该负电源电压，调低的正电源电压为该正电源电压减去一第一偏移电压，而调高的负电源电压为该负电源电压加上一第二偏移电压；以及
一电压产生器，用以于该低功耗模式时，输出具有该第一核心电位的一N型基底偏压以及具有该第二核心电位的一P型基底偏压，该电压产生器包括一偏压产生器，该偏压产生器具有一第一输入端用以接收该正电源电压，一第二输入端用以接收该负电源电压，以及一第三输入端用以接收该模式选择信号；
其中于该低功耗模式时，该偏压产生器输出该N型基底偏压和该P型基底偏压，该N型基底偏压为该调低的正电源电压加上该第一偏移电压，而该P型基底偏压为该调高的负电源电压减去该第二偏移电压。
2.根据权利要求1所述的电压调节模块，其特征在于，该偏压产生器增加该调低的正电源电压的比例等于该可调式电压调节器减少该正电源电压的比例，用以维持该N型基底偏压在一固定的电压，并且该偏压产生器减少该调高的负电源电压的比例等于该可调式电压调节器增加该负电源电压的比例，用以维持该P型基底偏压在一固定的电压。
3.一种电压调节模块，其特征在于，该电压调节模块包括：
一可调式电压调节器，具有一第一输出端和一第二输出端，分别用以输出一正电源电压和一负电源电压，以及一模式控制输入端，用以接收一模式选择信号；
其中当该模式选择信号显示为一高功耗模式时，该可调式电压调节器输出具有一第一核心电位的该正电源电压和具有一第二核心电位的该负电源电压，当该模式选择信号显示为一低功耗模式时，该可调式电压调节器调低该正电源电压并且调高该负电源电压；以及
一电压产生器，用以于该低功耗模式时，输出具有该第一核心电位的一初始N型基底偏压以及具有该第二核心电位的一初始P型基底偏压，该电压产生器包括一偏压产生器，该偏压产生器具有一第一输入端用以接收该正电源电压，一第二输入端用以接收该负电源电压，以及一第三输入端用以接收该模式选择信号，其中该偏压产生器具有一第一输出端，用以输出与该正电源电压相关的该初始N型基底偏压，以及一第二输出端，用以输出与该负电源电压相关的该初始P型基底偏压；
该电压调节模块还包括一选择逻辑电路，当该模式选择信号显示为该高功耗模式时，该选择逻辑电路选择该正电源电压作为一N型基底偏压，并选择该负电源电压作为一P型基底偏压；当该模式选择信号显示为该低功耗模式时，该选择逻辑电路选择该初始N型基底偏压作为该N型基底偏压，并选择该初始P型基底偏压作为该P型基底偏压。
4.根据权利要求3所述的电压调节模块，其特征在于，该选择逻辑电路包括：
一第一多工器，具有一第一输入端用以接收该初始N型基底偏压，一第二输入端用以接收该正电源电压，一输出端用以输出该N型基底偏压，以及一选择输入端；
一第二多工器，具有一第一输入端用以接收该初始P型基底偏压，一第二输入端用以接收该负电源电压，一输出端用以输出该P型基底偏压，以及一选择输入端；以及
一选择控制逻辑电路，具有一输入端用以接收该模式选择信号，一第一输出端耦接至该第一多工器的该选择输入端，以及一第二输出端耦接至该第二多工器的该选择输入端。
5.一印刷电路板，其特征在于，该印刷电路板包括：
一处理模块，包括一正电源电压输入端，一负电源电压输入端，一P型基底偏压输入端，一N型基底偏压输入端以及一电压控制输出端，该电压控制输出端输出用以显示一高功耗模式或一低功耗模式的一电压控制信号；以及
一电压调节模块，该电压调节模块包括：
一可调式电压调节器，具有一第一输出端用以输出一正电源电压至该处理模块的该正电源电压输入端，一第二输出端用以输出一负电源电压至该处理模块的该负电源电压输入端，以及一电压控制输入端耦接至该处理模块的该电压控制输出端，用以接收该电压控制信号；
其中当该电压控制信号显示为该高功耗模式时，该可调式电压调节器输出具有一第一核心电位的该正电源电压和具有一第二核心电位的该负电源电压，并且当该电压控制信号显示为该低功耗模式时，该可调式电压调节器调低该正电源电压并且调高该负电源电压，调低的正电源电压为该正电源电压减去一第一偏移电压，调高的负电源电压为该负电源电压加上一第二偏移电压；以及
一电压产生器，具有一第一输出端以及一第二输出端，分别用以当该电压控制信号显示为该低功耗模式时，输出具有该第一核心电位的一N型基底偏压以及具有该第二核心电位的一P型基底偏压，该电压产生器包括一偏压产生器，该偏压产生器具有一第一输入端用以接收该正电源电压，一第二输入端用以接收该负电源电压，以及一第三输入端用以接收该电压控制信号；
其中当该电压控制信号显示为该低功耗模式时，该偏压产生器输出该N型基底偏压和该P型基底偏压，该N型基底偏压为该调低的正电源电压加上该第一偏移电压，该P型基底偏压为该调高的负电源电压减去该第二偏移电压。
6.根据权利要求5所述的印刷电路板，其特征在于，该处理模块还包括：
一P沟道金属氧化物半导体元件，具有一第一端耦接至该正电源电压输入端，以及一基底接点耦接至该N型基底偏压输入端；以及
一N沟道金属氧化物半导体元件，具有一第一端耦接至该负电源电压输入端，以及一基底接点耦接至该P型基底偏压输入端。
7.根据权利要求5所述的印刷电路板，其特征在于，该偏压产生器增加该调低的正电源电压的比例等于该可调式电压调节器调低该正电源电压的比例，用以维持该N型基底偏压在一固定的电压，并且该偏压产生器减少该调高的负电源电压的比例等于该可调式电压调节器增加该负电源电压的比例，用以维持该P型基底偏压在一固定的电压。
8.一印刷电路板，其特征在于，该印刷电路板包括：
一处理模块，包括一正电源电压输入端，一负电源电压输入端，一P型基底偏压输入端，一N型基底偏压输入端以及一电压控制输出端，该电压控制输出端输出用以显示一高功耗模式或一低功耗模式的一电压控制信号；以及
一电压调节模块，该电压调节模块包括：
一可调式电压调节器，具有一第一输出端用以输出一正电源电压至该处理模块的该正电源电压输入端，一第二输出端用以输出一负电源电压至该处理模块的该负电源电压输入端，以及一电压控制输入端耦接至该处理模块的该电压控制输出端，用以接收该电压控制信号；
其中当该电压控制信号显示为该高功耗模式时，该可调式电压调节器输出具有一第一核心电位的该正电源电压和具有一第二核心电位的该负电源电压，并且当该电压控制信号显示为该低功耗模式时，该可调式电压调节器调低该正电源电压并且调高该负电源电压；以及
一电压产生器，具有一第一输出端以及一第二输出端，分别用以当该电压控制信号显示为该低功耗模式时，输出具有该第一核心电位的一初始N型基底偏压以及具有该第二核心电位的一初始P型基底偏压，该电压产生器包括一偏压产生器，该偏压产生器具有一第一输入端用以接收该正电源电压，一第二输入端用以接收该负电源电压，以及一第三输入端用以接收该电压控制信号，其中该偏压产生器具有一第一输出端，用以输出与该正电源电压相关的该初始N型基底偏压，以及一第二输出端，用以输出与该负电源电压相关的该初始P型基底偏压；
该电压调节模块还包括一选择逻辑电路，当该电压控制信号显示为该高功耗模式时，该选择逻辑电路选择该正电源电压作为一N型基底偏压，并选择该负电源电压作为一P型基底偏压；当该电压控制信号显示为该低功耗模式时，该选择逻辑电路选择该初始N型基底偏压作为该N型基底偏压，并选择该初始P型基底偏压作为该P型基底偏压。
9.根据权利要求8所述的印刷电路板，其特征在于，该选择逻辑电路包括：
一第一多工器，具有一第一输入端耦接至该偏压产生器的该第一输出端，用以接收该初始N型基底偏压，一第二输入端耦接至该可调式电压调节器的该第一输出端，用以接收该正电源电压，一输出端用以输出该N型基底偏压，以及一选择输入端；
一第二多工器，具有一第一输入端耦接至该偏压产生器的该第二输出端，用以接收该初始P型基底偏压，一第二输入端耦接至该可调式电压调节器的该第二输出端，用以接收该负电源电压，一输出端用以输出该P型基底偏压，以及一选择输入端；以及
一选择控制逻辑电路，具有一输入端用以接收该电压控制信号，一第一输出端耦接至该第一多工器的该选择输入端，以及一第二输出端耦接至该第二多工器的该选择输入端。
10.根据权利要求8所述的印刷电路板，其特征在于，该处理模块还包括：
一P沟道金属氧化物半导体元件，具有一第一端耦接至该正电源电压输入端，以及一基底接点耦接至该N型基底偏压输入端；以及
一N沟道金属氧化物半导体元件，具有一第一端耦接至该负电源电压输入端，以及一基底接点耦接至该P型基底偏压输入端。
11.一种基底偏压方法，其特征在于，应用于一处理模块中的多个半导体元件基底，该基底偏压方法包括：
在一高功耗模式时，提供具有一正核心电位的一正电源电压以及具有一负核心电位的一负电源电压至该处理模块；
在一低功耗模式时，调低该正电源电压并且调高该负电源电压，调低该正电源电压的步骤是由该正电源电压减去一第一偏移电压，而调高该负电源电压的步骤是由该负电源电压加上一第二偏移电压；
在该低功耗模式时，提供具有该正核心电位的一N型基底偏压至该处理模块，用以偏压该处理模块中的多个P沟道金属氧化物半导体元件；以及
在该低功耗模式时，提供具有该负核心电位的一P型基底偏压至该处理模块，用以偏压该处理模块中的多个N沟道金属氧化物半导体元件，
其中，在该低功耗模式时，由调低的正电源电压加上该第一偏移电压，用以提供一初始N型基底偏压；
在该低功耗模式时，由调高的负电源电压减去该第二偏移电压，用以提供一初始P型基底偏压；
在该高功耗模式时，选择该正电源电压作为该N型基底偏压，并选择该负电源电压作为该P型基底偏压；以及
在该低功耗模式时，选择该初始N型基底偏压作为该N型基底偏压，并选择该初始P型基底偏压作为该P型基底偏压。
12.根据权利要求11所述的基底偏压方法，其特征在于，还包括提供一电压控制信号，用以显示该高功耗模式或该低功耗模式。
13.一种基底偏压方法，其特征在于，应用于一处理模块中的多个半导体元件基底，该基底偏压方法包括：
在一高功耗模式时，提供具有一正核心电位的一正电源电压以及具有一负核心电位的一负电源电压至该处理模块；
在一低功耗模式时，调低该正电源电压并且调高该负电源电压；
在该低功耗模式时，提供具有该正核心电位的一N型基底偏压至该处理模块，用以偏压该处理模块中的多个P沟道金属氧化物半导体元件；以及
在该低功耗模式时，提供具有该负核心电位的一P型基底偏压至该处理模块，用以偏压该处理模块中的多个N沟道金属氧化物半导体元件，
其中，在调低该正电源电压的同时，增加该调低的正电源电压一第一偏移电压，用以提供且维持该N型基底偏压在该正核心电位；以及
在调高该负电源电压的同时，减少该调高的负电源电压一第二偏移电压，用以提供且维持该P型基底偏压在该负核心电位。
14.根据权利要求13所述的基底偏压方法，其特征在于，还包括提供一电压控制信号，用以显示该高功耗模式或该低功耗模式。
CN2009101741541A 2008-10-07 2009-09-30 电压调节模块、印刷电路板以及基底偏压方法 Active CN101667047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/247,008 2008-10-07
US12/247,008 US7812662B2 (en) 2008-10-07 2008-10-07 System and method for adjusting supply voltage levels to reduce sub-threshold leakage

Publications (2)

Publication Number Publication Date
CN101667047A CN101667047A (zh) 2010-03-10
CN101667047B true CN101667047B (zh) 2012-01-11

Family

ID=41803689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101741541A Active CN101667047B (zh) 2008-10-07 2009-09-30 电压调节模块、印刷电路板以及基底偏压方法

Country Status (3)

Country Link
US (1) US7812662B2 (zh)
CN (1) CN101667047B (zh)
TW (1) TWI436595B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503644B (zh) * 2012-10-05 2015-10-11 Faraday Tech Corp 電壓調節器校正電路
US9112495B1 (en) * 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US10248177B2 (en) 2015-05-22 2019-04-02 Advanced Micro Devices, Inc. Droop detection and regulation for processor tiles
US9946278B2 (en) 2015-05-22 2018-04-17 Advanced Micro Devices, Inc. Droop detection for low-dropout regulator
EP3365743B1 (en) * 2015-10-21 2024-06-19 Advanced Micro Devices, Inc. Droop detection and regulation for processor tiles
WO2018231230A1 (en) * 2017-06-14 2018-12-20 Code 3, Inc. Low-dropout current regulator for light head
US10571939B2 (en) * 2017-09-29 2020-02-25 Arm Limited Configuration of voltage regulation circuitry

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097113A (en) * 1997-10-14 2000-08-01 Mitsubishi Denki Kabushiki Kaisha MOS integrated circuit device operating with low power consumption
US6545525B2 (en) * 1997-02-28 2003-04-08 Hitachi, Ltd. Semiconductor device including interface circuit, logic circuit, and static memory array having transistors of various threshold voltages and being supplied with various supply voltages
US6861739B1 (en) * 2001-05-15 2005-03-01 Lsi Logic Corporation Minimum metal consumption power distribution network on a bonded die

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0564204A3 (en) * 1992-03-30 1994-09-28 Mitsubishi Electric Corp Semiconductor device
US5583457A (en) * 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
JP3557275B2 (ja) * 1995-03-29 2004-08-25 株式会社ルネサステクノロジ 半導体集積回路装置及びマイクロコンピュータ
JP4109340B2 (ja) * 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
TW453032B (en) * 1998-09-09 2001-09-01 Hitachi Ltd Semiconductor integrated circuit apparatus
JP3928837B2 (ja) * 1999-09-13 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路装置
JP3762856B2 (ja) * 2000-05-30 2006-04-05 株式会社ルネサステクノロジ 半導体集積回路装置
US6744301B1 (en) * 2000-11-07 2004-06-01 Intel Corporation System using body-biased sleep transistors to reduce leakage power while minimizing performance penalties and noise
US6967522B2 (en) * 2001-04-17 2005-11-22 Massachusetts Institute Of Technology Adaptive power supply and substrate control for ultra low power digital processors using triple well control
JP2003031681A (ja) * 2001-07-16 2003-01-31 Matsushita Electric Ind Co Ltd 半導体集積回路
KR100542398B1 (ko) * 2001-12-04 2006-01-10 주식회사 하이닉스반도체 전압 공급 회로
JP2004171445A (ja) * 2002-11-22 2004-06-17 Renesas Technology Corp 半導体データ処理装置及びデータ処理システム
US6977519B2 (en) * 2003-05-14 2005-12-20 International Business Machines Corporation Digital logic with reduced leakage
JP4321678B2 (ja) * 2003-08-20 2009-08-26 パナソニック株式会社 半導体集積回路
JP4221274B2 (ja) * 2003-10-31 2009-02-12 株式会社東芝 半導体集積回路および電源電圧・基板バイアス制御回路
US7164307B2 (en) * 2005-01-21 2007-01-16 Intel Corporation Bias generator for body bias
JP4237221B2 (ja) * 2006-11-20 2009-03-11 エルピーダメモリ株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545525B2 (en) * 1997-02-28 2003-04-08 Hitachi, Ltd. Semiconductor device including interface circuit, logic circuit, and static memory array having transistors of various threshold voltages and being supplied with various supply voltages
US6097113A (en) * 1997-10-14 2000-08-01 Mitsubishi Denki Kabushiki Kaisha MOS integrated circuit device operating with low power consumption
US6861739B1 (en) * 2001-05-15 2005-03-01 Lsi Logic Corporation Minimum metal consumption power distribution network on a bonded die

Also Published As

Publication number Publication date
US20100085108A1 (en) 2010-04-08
TW201015862A (en) 2010-04-16
CN101667047A (zh) 2010-03-10
US7812662B2 (en) 2010-10-12
TWI436595B (zh) 2014-05-01

Similar Documents

Publication Publication Date Title
CN101667047B (zh) 电压调节模块、印刷电路板以及基底偏压方法
US7042245B2 (en) Low power consumption MIS semiconductor device
US20090195292A1 (en) Semiconductor integrated circuit device
US7908499B2 (en) Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines
JP2008182004A (ja) 半導体集積回路
US20020190752A1 (en) High speed semiconductor circuit having low power consumption
US8350409B2 (en) Semiconductor device and information processing apparatus using the same
US20100164600A1 (en) Novel charge pump
TW200409461A (en) Semiconductor integrated circuit device having a leakage current cutoff circuit, constructed using MT-CMOS, for reducing standby leakage current
US20060132218A1 (en) Body biasing methods and circuits
KR980012291A (ko) 반도체 장치
US7541651B2 (en) Semiconductor integrated circuit
EP2178115B1 (en) Semiconductor integrated circuit
US6630717B2 (en) CMOS semiconductor circuit with reverse bias applied for reduced power consumption
US20080098342A1 (en) Semiconductor integrated circuit designing method, semiconductor integrated circuit device, and electronic device
CN105099428B (zh) 微处理器装置、集成电路以及选择基底偏压的方法
CN109600131B (zh) 低功率芯片
US8742829B2 (en) Low leakage digital buffer using bootstrap inter-stage
JP2004047810A (ja) 半導体集積回路
TW417284B (en) Semiconductor integrated circuit device and flash EEPROM
KR100857826B1 (ko) 지그재그 파워 게이팅을 적용한 파워 네트워크 회로 및 이를 포함하는 반도체 장치
JP2000353782A (ja) 半導体装置及びそれを用いた電子機器
JP2004289107A (ja) 半導体集積回路装置
JPH07235608A (ja) 半導体集積回路装置
JP2002368124A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant