CN101661908B - 水平电场型半透过式液晶显示装置的阵列基板制造方法 - Google Patents

水平电场型半透过式液晶显示装置的阵列基板制造方法 Download PDF

Info

Publication number
CN101661908B
CN101661908B CN2008101191392A CN200810119139A CN101661908B CN 101661908 B CN101661908 B CN 101661908B CN 2008101191392 A CN2008101191392 A CN 2008101191392A CN 200810119139 A CN200810119139 A CN 200810119139A CN 101661908 B CN101661908 B CN 101661908B
Authority
CN
China
Prior art keywords
electrode
liquid crystal
time
crystal display
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101191392A
Other languages
English (en)
Other versions
CN101661908A (zh
Inventor
宋泳锡
崔承镇
刘圣烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Gaochuang Suzhou Electronics Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2008101191392A priority Critical patent/CN101661908B/zh
Priority to US12/547,846 priority patent/US7906356B2/en
Publication of CN101661908A publication Critical patent/CN101661908A/zh
Application granted granted Critical
Publication of CN101661908B publication Critical patent/CN101661908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种水平电场型半透过式液晶显示装置的阵列基板制造方法。其中该方法采用一个单调掩模板和两个双调掩模板制造了液晶显示装置的阵列基板，具体为：通过采用单调掩模板形成栅线、栅电极和显示区域；通过采用第一双调掩模板形成TFT和位于板状电极上的透射区域和反射区域；通过采用第二双调掩模板形成过孔和缝隙电极。相比采用三个双调掩模板的现有技术，本发明采用了一个单调掩模板和两个双调掩模板，从而不仅通过降低掩模板的价格降低了制作成本，而且通过减少一次灰化工艺实现了工艺的简单化。

Description

水平电场型半透过式液晶显示装置的阵列基板制造方法
技术领域
本发明涉及水平电场型半透过式液晶显示装置的阵列基板制造方法，特别涉及利用三次掩模工艺的水平电场型半透过式液晶显示装置的阵列基板的制造方法。 
背景技术
液晶显示装置(Liquid Crystal Display，简称为LCD)是一种主要的平板显示装置(Flat Panel Display，简称为FPD)。 
根据驱动液晶的电场方向，液晶显示装置分为垂直电场型液晶显示装置和水平电场型液晶显示装置。水平电场型液晶显示装置中进一步包括：边界电场切换(Fringe Field Switching，简称为FFS)型液晶显示装置。 
边界电场切换技术是通过缝隙电极产生的边缘电场，使液晶分子都能在水平方向产生旋转，从而不仅能够增大视角而且还能提高液晶层的透光率。FFS型液晶显示装置具有很好的视角性能，同时也具有很好的亮度性能和对比度性能。 
根据液晶显示装置的显示方式，液晶显示装置分为透过式液晶显示装置、半透过式液晶显示装置和反射式液晶显示装置。其中，透过式液晶显示装置通过透射从背光源照射出来的亮光显示画面；半透过式液晶显示装置通过透射从背光源照射出来的亮光和反射从外部照射进来的亮光显示画面；反射式液晶显示装置通过反射从外部照射进来的亮光显示画面。 
在本发明中，将板状电极、栅线、硅岛、薄膜晶体管沟道和源漏电极的复合结构定义为预置层；将过孔和缝隙电极的复合结构定义为后置层。 
作为一种通过改进制作工艺减少投资和提高产量的制造方法，技术人员提出了通过三次掩模工艺制造水平电场型半透过式液晶显示装置的方法，该方法包括预置层的制作和后置层的制作，其中预置层的制作包括： 
第一次掩模工艺，依次沉积第一透明导电层和第一金属层，用第一双调掩模板(dual tone mask)形成由第一透明导电层和第一金属层构成的栅线，并且在显示区域的反射区域形成由第一金属层构成的反射板，在显示区域的透射区域形成由第一透明导电层构成的板状电极； 
第二次掩模工艺，依次沉积第一绝缘层、半导体层、掺杂半导体层和第二金属层，用第二个双调掩模板形成硅岛、薄膜晶体管沟道、源漏电极； 
其中后置层的制作包括： 
第三次掩模工艺，沉积第二绝缘层，用第三个双调掩模板形成过孔，对残留的光刻胶进行灰化，并沉积第二透明导电层，在剥离(lift off)残留的光刻胶之后形成缝隙电极。 
上述的3次掩模工艺虽然降低了掩模板的数量，但是采用了价格昂贵的双调掩模板。 
发明内容
本发明的目的是提供一种液晶显示装置的阵列基板制造方法，从而有效地解决了现有技术中成本高、过程繁杂的缺陷。 
为实现上述目的，本发明提供了一种水平电场型半透过式液晶显示装置的阵列基板制造方法，包括预置层的制作和后置层的制作，其特征在于，所述预置层的制作包括： 
第一次掩模工艺，在基板上依次沉积第一透明导电层和第一金属层之后涂布光刻胶，采用单调掩模板进行曝光显影之后进行蚀刻，形成分别由所述第一透明导电层和所述第一金属层构成的显示区域的图案、栅线和从所述栅线分支出来的栅电极； 
第二次掩模工艺，在经过所述第一次掩模工艺的基板上依次沉积第一绝 缘层、半导体层、掺杂半导体层和第二金属层并且涂布光刻胶，采用第一双调掩模板进行曝光显影之后进行蚀刻，形成硅岛图案和数据线图案并且在所述显示区域的透射区域中露出所述第一金属层，对所述光刻胶进行灰化工艺之后再进行蚀刻，在所述硅岛图案上形成沟道、与数据线连接的源电极和漏电极，并且在所述显示区域的图案上形成板状电极，并且所述板状电极的反射区域由所述第一透明导电层和所述第一金属层构成，所述板状电极的透射区域由所述第一透明导电层构成。 
其中，在所述第二次掩模工艺中，对所述光刻胶进行灰化工艺之后，在所述显示区域中露出位于反射区域的所述第二金属层。 
其中，所述后置层的制作具体为： 
第三次掩模工艺，在经过所述第二次掩模工艺的基板上涂布第二绝缘层，采用第二双调掩模板进行曝光显影之后进行第一次蚀刻，在所述漏电极上形成过孔，对所述光刻胶进行灰化工艺之后沉积第二透明导电层，剥离残留的光刻胶之后在所述显示区域形成通过所述过孔与所述漏电极连接的缝隙电极。 
其中，第一金属层为反射率大于等于30％的金属材料。 
其中，所述第三次掩模工艺中所述缝隙电极为像素电极。 
其中，在所述第二次掩模工艺中，采用第一双调掩模板进行曝光显影之后，在所述显示区域的反射区域上露出位于公共线连接部的接触区域的所述第二金属层。 
其中，所述后置层的制作具体为： 
第三次掩模工艺，在经过所述第二次掩模工艺的基板上涂布第二绝缘层，采用第二双调掩模板进行曝光显影之后进行第一次蚀刻，在所述漏电极上形成过孔，在所述公共线连接部上形成过孔，对所述光刻胶进行灰化工艺之后沉积第二透明导电层，剥离残留的光刻胶之后在所述显示区域形成通过所述过孔与所述漏电极连接的缝隙电极。 
其中，第二金属层为反射率大于等于30％的金属材料。 
其中，所述第三次掩模工艺中所述缝隙电极为像素电极。 
其中，在所述第二次掩模工艺中，在所述显示区域的图案上形成的板状电极为公共电极。 
本发明通过采用单调掩模板形成栅线、栅电极和显示区域的图案，通过采用第一双调掩模板形成板状电极和沟道，并且在板状电极的反射区域残留第一金属层作为反射板，通过采用第二双调掩模板形成过孔和缝隙电极，从而用一个单调掩模板和两个双调掩模板制造了水平电场型水平电场型半透过式液晶显示装置的阵列基板。相比现有技术，本发明水平电场型半透过式液晶显示装置的阵列基板制造方法用一个廉价的单调掩模板替代了一个昂贵的双调掩模板，从而有效地降低了制造成本。并且由于用一个单调掩模板替代了一个双调掩模板，因此相比现有技术，本发明水平电场型半透过式液晶显示装置的阵列基板制造方法减少了一次灰化工艺，从而有效地简化了生产过程，并且还提高了生产速度。 
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 
附图说明
图1为本发明实施例一的方法流程示意图； 
图2a为本发明制造方法实施例一的第一次掩模工艺中采用单调掩模板进行曝光显影后的平面示意图； 
图2b为图2a的A-A’截面示意图； 
图2c为图2a的B-B’截面示意图； 
图3a为本发明制造方法实施例一的第一次掩模工艺中进行蚀刻后的平面示意图； 
图3b为图3a的A-A’截面示意图； 
图3c为图3a的B-B’截面示意图； 
图4a为本发明制造方法实施例一的第二次掩模工艺中采用第一双调掩模板进行曝光显影后的平面示意图； 
图4b为图4a的A-A’截面示意图； 
图4c为图4a的B-B’截面示意图； 
图5a为本发明制造方法实施例一的第二次掩模工艺中进行蚀刻和对光刻胶进行灰化后的平面示意图； 
图5b为图5a的A-A’截面示意图； 
图5c为图5a的B-B’截面示意图； 
图6a为本发明制造方法实施例一的第二次掩模工艺中再次进行蚀刻和清洗光刻胶后的平面示意图； 
图6b为图6a的A-A’截面示意图； 
图6c为图6a的B-B’截面示意图； 
图7a为本发明制造方法实施例一的第三次掩模工艺中曝光显影后的平面示意图； 
图7b为图7a的A-A’截面示意图； 
图7c为图7a的B-B’截面示意图； 
图8a为本发明制造方法实施例一的第三次掩模工艺中进行蚀刻后的平面示意图； 
图8b为图8a的A-A’截面示意图； 
图8c为图8a的B-B’截面示意图； 
图9a为本发明制造方法实施例一的第三次掩模工艺中剥离光刻胶后的平面示意图； 
图9b为图9a的A-A’截面示意图； 
图9c为图9a的B-B’截面示意图； 
图10为本发明实施例二的方法流程示意图； 
图11a为本发明制造方法实施例二的第一次掩模工艺中采用单调掩模板 进行曝光显影后的平面示意图； 
图11b为图11a的A-A’截面示意图； 
图11c为图11a的B-B’截面示意图； 
图11d为图11a的C-C’截面示意图； 
图12a为本发明制造方法实施例二的第一次掩模工艺中进行蚀刻后的平面示意图； 
图12b为图12a的A-A’截面示意图； 
图12c为图12a的B-B’截面示意图； 
图12d为图12a的C-C’截面示意图； 
图13a为本发明制造方法实施例二的第二次掩模工艺中采用第一双调掩模板进行曝光显影后的平面示意图； 
图13b为图13a的A-A’截面示意图； 
图13c为图13a的B-B’截面示意图； 
图13d为图13a的C-C’截面示意图； 
图14a为本发明制造方法实施例二的第二次掩模工艺中进行蚀刻和对光刻胶进行灰化后的平面示意图； 
图14b为图14a的A-A’截面示意图； 
图14c为图14a的B-B’截面示意图； 
图14d为图14a的C-C’截面示意图； 
图15a为本发明制造方法实施例二的第二次掩模工艺中再次进行蚀刻和清洗光刻胶后的平面示意图； 
图15b为图15a的A-A’截面示意图； 
图15c为图15a的B-B’截面示意图； 
图15d为图15a的C-C’截面示意图； 
图16a为本发明制造方法实施例二的第三次掩模工艺中曝光显影后的平面示意图；
图16b为图16a的A-A’截面示意图； 
图16c为图16a的B-B’截面示意图； 
图16d为图16a的C-C’截面示意图； 
图17a为本发明制造方法实施例二的第三次掩模工艺中进行蚀刻后的平面示意图； 
图17b为图17a的A-A’截面示意图； 
图17c为图17a的B-B’截面示意图； 
图17d为图17a的C-C’截面示意图； 
图18a为本发明制造方法实施例二的第三次掩模工艺中剥离光刻胶后的平面示意图； 
图18b为图18a的A-A’截面示意图； 
图18c为图18a的B-B’截面示意图； 
图18d为图18a的C-C’截面示意图。 
附图标记说明 
1—基板；             2—第一透明导电层；          3—第一金属层； 
4—光刻胶；           5—第一绝缘层；              6—半导体层； 
7—掺杂半导体层；     8—第二金属层；              9—第二绝缘层； 
10—第二透明导电层。 
具体实施方式
实施例一 
图1为本发明实施例一的方法流程示意图。如图1所示，水平电场型半透过式液晶显示装置的阵列基板制造方法包括预置层的制作和后置层的制作，其中预置层的制作方法具体包括： 
第一次掩模工艺101，在干净的基板上依次沉积第一透明导电层和第一金属层，在沉积有第一透明导电层和第一金属层基板上涂布光刻胶，并且采用 单调掩模板(full tone mask)进行曝光显影。 
图2a为本发明制造方法实施例一的第一次掩模工艺中采用单调掩模板进行曝光显影后的平面示意图。图2b为图2a的A-A’截面示意图。图2c为图2a的B-B’截面示意图。 
如图2a～图2c所示，在第一次掩模工艺中对光刻胶4进行曝光显影之后，在栅线和从栅线分支出来的栅电极、横穿显示区域的公共线和在显示区域内从公共线分支出来的公共电极上残留光刻胶4。此时，在栅线连接部(图2b)上残留光刻胶4，而在数据线连接部(图2c)上没有光刻胶4。 
图3a为本发明制造方法实施例一的第一次掩模工艺中进行蚀刻后的平面示意图。图3b为图3a的A-A’截面示意图。图3c为图3a的B-B’截面示意图。 
如图3a～图3c所示，对位于基板1表面上的第一金属层3和第一透明导电层2依次进行蚀刻，形成由第一透明导电层2和第一金属层3构成的显示区域图案、位于显示区域外的栅线和从栅线分支出来的栅电极、横穿显示区域内的公共线和在显示区域内从公共线分支出来的公共电极。此时，数据线连接部(图3c)露出基板1。 
然后清洗残留的光刻胶4，准备进行第二次掩模工艺。 
第二次掩模工艺102，在经过第一次掩模工艺101的基板上依次沉积第一绝缘层、半导体层、掺杂半导体层和第二金属层并且涂布光刻胶，采用第一双调掩模板进行曝光显影。 
图4a为本发明制造方法实施例一的第二次掩模工艺中采用第一双调掩模板进行曝光显影后的平面示意图。图4b为图4a的A-A’截面示意图。图4c为图4a的B-B’截面示意图。 
如图4a～图4c所示，在第二次掩模工艺中对光刻胶4进行曝光显影之后，公共线、公共电极的反射区域、栅线、栅电极、数据线、与数据线连接的源电极、漏电极和硅岛上残留光刻胶4，并且在源电极和漏电极之间的沟道区域 公共线和公共电极的反射区域，栅线和栅电极上残留的光刻胶4比较薄，而在其他区域上残留的光刻胶4比较厚。此时，栅线连接部的末端露出第二金属层8，而数据线连接部上残留光刻胶4。 
图5a为本发明制造方法实施例一的第二次掩模工艺中进行蚀刻和对光刻胶进行灰化后的平面示意图。图5b为图5a的A-A’截面示意图。图5c为图5a的B-B’截面示意图。 
如图5a～图5c所示，依次对第二金属层8、掺杂半导体层7、半导体层6和第一绝缘层5进行蚀刻，并形成硅岛图案、公共线、公共电极、栅线、栅电极和数据线图案并且在显示区域露出第一金属层3，并且在公共电极的透射区域露出第一金属层3。此时，在栅线连接部的末端露出第一金属层3。 
然后，对光刻胶4进行灰化工艺。此时，硅岛上的沟道区域上露出第二金属层8。该硅岛图案由第一透明导电层、第一金属层3、第一绝缘层5、半导体层6、掺杂半导体层7和第二金属层8构成。在公共电极的透射区域露出第一金属层3，在公共电极的反射区域露出第二金属层8。 
此时，栅线连接部的末端露出第一金属层3，栅线连接部的其他区域露出第二金属层8。并且，数据线连接部依然被光刻胶4所覆盖。 
图6a为本发明制造方法实施例一的第二次掩模工艺中再次进行蚀刻和清洗光刻胶后的平面示意图。图6b为图6a的A-A’截面示意图。图6c为图6a的B-B’截面示意图。 
如图6a～图6c所示，对水平电场型半透过式液晶显示装置的阵列基板再次进行蚀刻，此时，在各个区域同时露出的第一金属层和第二金属层8均为金属材料，因此在蚀刻过程中，第一金属层和第二金属层8同时被蚀刻。 
然后，继续对掺杂半导体层7和部分半导体层6进行蚀刻。此时，掺杂半导体层7和半导体层6的蚀刻剂相同，并且该蚀刻剂不能蚀刻位于显示区域内的第一透明导电层2。 
经过蚀刻之后，在硅岛上的沟道区域形成由半导体层6构成的沟道，与 数据线连接的源电极以及漏电极。另外，在显示区域上形成由第一透明导电层2构成的板状电极，该板状电极的透射区域由第一透明导电层2构成，该板状电极的反射区域由第一透明导电层2和第一金属层构成。此时，栅线连接部的末端露出第一透明导电层，在栅线和栅电极上露出半导体层6。 
然后，清洗残留的光刻胶4，最终露出数据线、与数据线连接的源电极和漏电极，从而完成预置层的制作，并准备进行后置层的制作。 
其中，后置层的制作方法具体包括： 
第三次掩模工艺103，在经过第二次掩模工艺102的基板上沉积第二绝缘层，并且在第二绝缘层上均匀地涂布光刻胶，然后采用第二双调掩模板进行曝光显影。 
图7a为本发明制造方法实施例一的第三次掩模工艺中曝光显影后的平面示意图。图7b为图7a的A-A’截面示意图。图7c为图7a的B-B’截面示意图。 
如图7a～图7c所示，在第三次掩模工艺中对光刻胶4进行曝光显影之后，漏电极上方的部分区域、栅线连接部和数据线连接部未被光刻胶4覆盖，并且露出第二绝缘层9；在显示区域内与缝隙不对应的区域的光刻胶4比较薄；在显示区域内与缝隙对应的区域和其他区域的光刻胶4比较厚。 
图8a为本发明制造方法实施例一的第三次掩模工艺中进行蚀刻后的平面示意图。图8b为图8a的A-A’截面示意图。图8c为图8a的B-B’截面示意图。 
如图8a～图8c所示，对第二绝缘层进行蚀刻，并且在漏电极上方的部分区域露出第二金属层8，即在漏电极上形成由第二绝缘层9构成的过孔；在栅线连接部的末端露出第一透明导电层，并且在栅线连接部的其他区域露出半导体层6；在数据线连接部露出第二金属层8。 
然后，对光刻胶4进行灰化工艺。此时，在显示区域内与缝隙不对应的区域进一步地露出第二绝缘层9。
图9a为本发明制造方法实施例一的第三次掩模工艺中剥离光刻胶后的平面示意图。图9b为图9a的A-A’截面示意图。图9c为图9a的B-B’截面示意图。 
如图9a～图9c所示，对光刻胶进行灰化工艺之后，在残留的光刻胶上面继续沉积第二透明导电层10，然后剥离残留的光刻胶。此时，位于光刻胶上面的第二透明导电层10同时被剥离掉，并且在所述显示区域内形成与所述漏电极连接的缝隙电极。 
此时，栅线连接部的末端上形成有第二透明导电层10，并且第二透明导电层10与第一透明导电层电连接，从而可以通过栅线连接部的末端上形成第二透明导电层10向栅线和栅电极传输开关信号。此时，数据线连接部上形成有第二透明导电层10，并且第二透明导电层10与第二金属层8电连接，从而可以通过数据线连接部上形成的第二透明导电层10向数据线传输电信号。 
本发明水平电场型半透过式液晶显示装置的阵列基板制造方法，通过采用单调掩模板形成栅线、栅电极和显示区域的图案，通过采用第一双调掩模板形成板状电极和沟道，并且在板状电极的反射区域残留第一金属层作为反射板，通过采用第二双调掩模板形成过孔和缝隙电极，从而用一个单调掩模板和两个双调掩模板制造了水平电场型水平电场型半透过式液晶显示装置的阵列基板。相比现有技术，本发明水平电场型半透过式液晶显示装置的阵列基板制造方法用一个廉价的单调掩模板替代了一个昂贵的双调掩模板，从而有效地降低了制造成本。并且由于用一个单调掩模板替代了一个双调掩模板，因此相比现有技术，本发明水平电场型半透过式液晶显示装置的阵列基板制造方法减少了一次灰化工艺，从而有效地简化了生产过程，并且还提高了生产速度。 
在本实施例中，通过第一金属层制作了反射板，因此第一金属层反射率要大于或等于30％的金属，如铝等。 
在本发明水平电场型半透过式液晶显示装置的阵列基板制造方法中，所 述第三次掩模工艺中所述缝隙电极为像素电极。 
在本发明水平电场型半透过式液晶显示装置的阵列基板制造方法中，所述第一双调掩模板和所述第二双调掩模板分别为灰调掩模板(gray tone mask)或者半调掩模板(halftone mask)。其中，灰调掩模板又叫做裂缝掩模板(slitbar mask)，通过形成缝隙图案，利用光的衍射现象，形成半透射区域；半调掩模板通过具有不同透光率的物质形成半透射区域，例如CrOx等。 
在本发明水平电场型半透过式液晶显示装置的阵列基板制造方法中，所述第一透明导电层和所述第二透明导电层分别为ITO或者IZO。 
在本发明水平电场型半透过式液晶显示装置的阵列基板制造方法中，所述第二金属层为AlNd、Al、Cu、Mo、MoW或Cr的单层结构，或者为AlNd、Al、Cu、Mo、MoW，Ti或Cr任意组合所构成的复合层结构。 
在本发明水平电场型半透过式液晶显示装置的阵列基板制造方法中，所述第一绝缘层和所述第二绝缘层分别为SiNx、SiOx或SiOxNy的单层结构，或者为SiNx、SiOx或SiOxNy任意组合所构成的复合层结构。 
在本发明水平电场型半透过式液晶显示装置的阵列基板制造方法中，所述半导体层为非晶硅层，所述掺杂半导体层为重掺杂n+型非晶硅层。 
实施例二 
图10为本发明实施例二的方法流程示意图。如图10所示，水平电场型半透过式液晶显示装置的阵列基板制造方法包括预置层的制作和后置层的制作，其中预置层的制作方法具体包括： 
第一次掩模工艺201，在干净的基板上依次沉积第一透明导电层和第一金属层，在沉积有第一透明导电层和第一金属层基板上涂布光刻胶，并且采用单调掩模板(full tone mask)进行曝光显影。 
图11a为本发明制造方法实施例二的第一次掩模工艺中采用单调掩模板进行曝光显影后的平面示意图。图11b为图11a的A-A’截面示意图。图11c为图11a的B-B’截面示意图。图11d为图11a的C-C’截面示意图。
如图11a～图11d所示，在第一次掩模工艺中对光刻胶4进行曝光显影之后，在栅线和从栅线分支出来的栅电极、横穿显示区域的公共线和在显示区域内从公共线分支出来的公共电极上残留光刻胶4。此时，在栅线连接部(图11b)上残留光刻胶4，而在数据线连接部(图11c)上没有光刻胶4，在公共线连接部上残留光刻胶4。 
图12a为本发明制造方法实施例二的第一次掩模工艺中进行蚀刻后的平面示意图。图12b为图12a的A-A’截面示意图。图12c为图12a的B-B’截面示意图。图12d为图12a的C-C’截面示意图。 
如图12a～图12d所示，对位于基板1表面上的第一金属层3和第一透明导电层2依次进行蚀刻，形成分别由第一透明导电层2和第一金属层3构成的位于显示区域外的栅线和从栅线分支出来的栅电极、横穿显示区域内的公共线和在显示区域内从公共线分支出来的公共电极。此时，数据线连接部(图12c)露出基板1。 
然后清洗残留的光刻胶4，准备进行第二次掩模工艺。 
第二次掩模工艺102，在经过第一次掩模工艺101的基板上依次沉积第一绝缘层、半导体层、掺杂半导体层和第二金属层并且涂布光刻胶，采用第一双调掩模板进行曝光显影。 
图13a为本发明制造方法实施例二的第二次掩模工艺中采用第一双调掩模板进行曝光显影后的平面示意图。图13b为图13a的A-A’截面示意图。图13c为图13a的B-B’截面示意图。图13d为图13a的C-C’截面示意图。 
如图13a～图13d所示，在第二次掩模工艺中对光刻胶4进行曝光显影之后，位于像素区域内的公共线、公共电极的反射区域、栅线、栅电极、数据线、与数据线连接的源电极和漏电极上残留光刻胶4。其中，位于栅线和栅电极上的光刻胶4比较薄，而位于公共线、公共电极的反射区域、数据线、源电极和漏电极上的光刻胶比较厚。 
此时，栅线连接部的末端露出第二金属层8，数据线连接部上残留光刻胶 4，公共线连接部的接触区域露出第二金属层8。公共线连接部位于像素区域内的反射区域。 
图14a为本发明制造方法实施例二的第二次掩模工艺中进行蚀刻和对光刻胶进行灰化后的平面示意图。图14b为图14a的A-A’截面示意图。图14c为图14a的B-B’截面示意图。图14d为图14a的C-C’截面示意图。 
如图14a～图14d所示，依次对第二金属层8、掺杂半导体层7、半导体层6和第一绝缘层5进行蚀刻，并形成公共线、公共电极、栅线、栅电极和数据线图案，并且在显示区域的透射区域露出第一金属层3。此时，在栅线连接部的末端露出的第一金属层3，公共线连接部的接触区域露出第一金属层3。 
然后，对光刻胶4进行灰化工艺。此时，源电极和漏电极之间的沟道区域上露出第二金属层8。在显示区域的透射区域露出第一金属层3，在显示区域的反射区域露出第二金属层8。 
此时，栅线连接部的末端露出第一金属层3，栅线连接部的其他区域露出第二金属层8，数据线连接部依然被光刻胶4所覆盖，公共线连接部的接触区域露出第一金属层3之外其他区域均被光刻胶4所覆盖。 
图15a为本发明制造方法实施例二的第二次掩模工艺中再次进行蚀刻和清洗光刻胶后的平面示意图。图15b为图15a的A-A’截面示意图。图15c为图15a的B-B’截面示意图。图15d为图15a的C-C’截面示意图。 
如图15a～图15d所示，对阵列基板再次进行蚀刻，此时，在各个区域同时露出的第一金属层和第二金属层8均为金属材料，因此在蚀刻过程中，第一金属层和第二金属层8同时被蚀刻。 
然后，继续对掺杂半导体层7和部分半导体层6进行蚀刻。此时，掺杂半导体层7和半导体层6的蚀刻剂相同，并且该蚀刻剂不能蚀刻位于显示区域内的第一透明导电层2。 
经过蚀刻之后，在源电极和漏电极之间的沟道区域形成由半导体层6构成的沟道，与数据线连接的源电极以及漏电极。另外，在所述显示区域上形 成板状电极，该板状电极的透射区域由第一透明导电层2构成，该板状电极的反射区域由第一透明导电层2、第一金属层3、第一绝缘层5、半导体层6、掺杂半导体层7和第二金属层8构成。并且位于像素区域内的公共线上露出第二金属层8，位于像素区域外的公共线上露出第一透明导电层2。 
此时，栅线连接部的末端露出第一透明导电层2，在栅线和栅电极上露出半导体层6。 
然后，清洗残留的光刻胶4，最终露出数据线、与数据线连接的源电极和漏电极，并且在数据线连接部露出第二金属层8，公共线连接部的接触区域露出第一透明导电层，公共线连接部的其他区域露出第二金属层，从而完成预置层的制作，并准备进行后置层的制作。 
其中，后置层的制作方法具体包括： 
第三次掩模工艺203，在经过第二次掩模工艺202的基板上沉积第二绝缘层，并且在第二绝缘层上均匀地涂布光刻胶，然后采用第二双调掩模板进行曝光显影。 
图16a为本发明制造方法实施例二的第三次掩模工艺中曝光显影后的平面示意图。图16b为图16a的A-A’截面示意图。图16c为图16a的B-B’截面示意图。图16d为图16a的C-C’截面示意图。 
如图16a～图16d所示，在第三次掩模工艺中对光刻胶4进行曝光显影之后，漏电极上方的过孔区域、栅线连接部、数据线连接部和公共线连接部未被光刻胶4覆盖，并且露出第二绝缘层9；在显示区域内与缝隙不对应的区域的光刻胶4比较薄；在显示区域内与缝隙对应的区域和其他区域的光刻胶4比较厚。 
图17a为本发明制造方法实施例二的第三次掩模工艺中进行蚀刻后的平面示意图。图17b为图17a的A-A’截面示意图。图17c为图17a的B-B’截面示意图。图17d为图17a的C-C’截面示意图。 
如图17a～图17d所示，对第二绝缘层进行蚀刻，并且在漏电极上方的过 孔区域露出第二金属层8，即在漏电极上形成由第二绝缘层9构成的过孔；在栅线连接部的末端露出第一透明导电层，并且在栅线连接部的其他区域露出半导体层6；在数据线连接部露出第二金属层8；在公共线连接部的接触区域露出第一透明导电层，在公共线连接部的其他区域露出第二金属层。 
然后，对光刻胶4进行灰化工艺。此时，在显示区域内与缝隙不对应的区域进一步地露出第二绝缘层9。 
图18a为本发明制造方法实施例二的第三次掩模工艺中剥离光刻胶后的平面示意图。图18b为图18a的A-A’截面示意图。图18c为图18a的B-B’截面示意图。图18d为图18a的C-C’截面示意图。 
如图18a～图18d所示，对光刻胶进行灰化工艺之后，在残留的光刻胶上面继续沉积第二透明导电层10，然后剥离残留的光刻胶。此时，位于光刻胶上面的第二透明导电层10同时被剥离掉，并且在所述显示区域内形成与所述漏电极连接的缝隙电极。 
此时，栅线连接部的末端上形成有第二透明导电层10，并且第二透明导电层10与第一透明导电层电连接，从而可以通过栅线连接部的末端上形成的第二透明导电层10向栅线和栅电极传输开关信号。 
此时，数据线连接部上形成有第二透明导电层10，并且第二透明导电层10与第二金属层8电连接，从而可以通过数据线连接部上形成的第二透明导电层10向数据线传输电信号。 
此时，公共线连接部上形成有第二透明导电层10，并且通过第二透明导电层10，第一透明导电层2与第二金属层8电连接，并且位于显示区域的反射区域的第二金属层8形成公共电场。 
在本实施例中，通过第二金属层制作了反射板，因此第二金属层反射率要大于或等于30％的金属，如铝等。 
实施例二相比实施例一，反射板下面垫有掺杂半导体、半导体层、第一绝缘层、第一金属层和第一透明导电层，因此更有利于调整反射区域的盒厚 (cell gap)。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种水平电场型半透过式液晶显示装置的阵列基板制造方法，包括预置层的制作和后置层的制作，其特征在于，所述预置层的制作包括：
第一次掩模工艺，在基板上依次沉积第一透明导电层和第一金属层之后涂布光刻胶，采用单调掩模板进行曝光显影之后进行蚀刻，形成分别由所述第一透明导电层和所述第一金属层构成的显示区域的图案、栅线和从所述栅线分支出来的栅电极；
第二次掩模工艺，在经过所述第一次掩模工艺的基板上依次沉积第一绝缘层、半导体层、掺杂半导体层和第二金属层并且涂布光刻胶，采用第一双调掩模板进行曝光显影之后进行蚀刻，形成硅岛图案和数据线图案并且在所述显示区域的透射区域中露出所述第一金属层，对所述光刻胶进行灰化工艺之后再进行蚀刻，在所述硅岛图案上形成沟道、与数据线连接的源电极和漏电极，并且在所述显示区域的图案上形成板状电极，并且所述板状电极的反射区域由所述第一透明导电层和所述第一金属层构成，所述板状电极的透射区域由所述第一透明导电层构成。
2.根据权利要求1所述的水平电场型半透过式液晶显示装置的阵列基板制造方法，其特征在于，在所述第二次掩模工艺中，对所述光刻胶进行灰化工艺之后，在所述显示区域中露出位于反射区域的所述第二金属层。
3.根据权利要求2所述的水平电场型半透过式液晶显示装置的阵列基板制造方法，其特征在于，所述后置层的制作具体为：
第三次掩模工艺，在经过所述第二次掩模工艺的基板上涂布第二绝缘层，采用第二双调掩模板进行曝光显影之后进行第一次蚀刻，在所述漏电极上形成过孔，对所述光刻胶进行灰化工艺之后沉积第二透明导电层，剥离残留的光刻胶之后在所述显示区域形成通过所述过孔与所述漏电极连接的缝隙电极。
4.根据权利要求1或2或3所述的水平电场型半透过式液晶显示装置的阵列基板制造方法，其特征在于，第一金属层为反射率大于等于30％的金属材料。
5.根据权利要求3所述的水平电场型半透过式液晶显示装置的阵列基板制造方法，其特征在于，所述第三次掩模工艺中所述缝隙电极为像素电极。
6.根据权利要求1所述的水平电场型半透过式液晶显示装置的阵列基板制造方法，其特征在于，在所述第二次掩模工艺中，采用第一双调掩模板进行曝光显影之后，在所述显示区域的反射区域上露出位于公共线连接部的接触区域的所述第二金属层。
7.根据权利要求6所述的水平电场型半透过式液晶显示装置的阵列基板制造方法，其特征在于，所述后置层的制作具体为：
第三次掩模工艺，在经过所述第二次掩模工艺的基板上涂布第二绝缘层，采用第二双调掩模板进行曝光显影之后进行第一次蚀刻，在所述漏电极上形成过孔，在所述公共线连接部上形成过孔，对所述光刻胶进行灰化工艺之后沉积第二透明导电层，剥离残留的光刻胶之后在所述显示区域形成通过所述过孔与所述漏电极连接的缝隙电极。
8.根据权利要求6或7所述的水平电场型半透过式液晶显示装置的阵列基板制造方法，其特征在于，第二金属层为反射率大于等于30％的金属材料。
9.根据权利要求7所述的水平电场型半透过式液晶显示装置的阵列基板制造方法，其特征在于，所述第三次掩模工艺中所述缝隙电极为像素电极。
10.根据权利要求1所述的水平电场型半透过式液晶显示装置的阵列基板制造方法，其特征在于，在所述第二次掩模工艺中，在所述显示区域的图案上形成的板状电极为公共电极。
CN2008101191392A 2008-08-27 2008-08-27 水平电场型半透过式液晶显示装置的阵列基板制造方法 Active CN101661908B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2008101191392A CN101661908B (zh) 2008-08-27 2008-08-27 水平电场型半透过式液晶显示装置的阵列基板制造方法
US12/547,846 US7906356B2 (en) 2008-08-27 2009-08-26 Method of manufacturing array substrate of horizontal electric field type transreflective liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101191392A CN101661908B (zh) 2008-08-27 2008-08-27 水平电场型半透过式液晶显示装置的阵列基板制造方法

Publications (2)

Publication Number Publication Date
CN101661908A CN101661908A (zh) 2010-03-03
CN101661908B true CN101661908B (zh) 2011-06-29

Family

ID=41726045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101191392A Active CN101661908B (zh) 2008-08-27 2008-08-27 水平电场型半透过式液晶显示装置的阵列基板制造方法

Country Status (2)

Country Link
US (1) US7906356B2 (zh)
CN (1) CN101661908B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148195B (zh) 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102544025A (zh) * 2010-12-31 2012-07-04 京东方科技集团股份有限公司 半透半反式薄膜晶体管阵列基板及其制造方法
US8486740B1 (en) * 2012-03-11 2013-07-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing array substrate of transflective liquid crystal display
US8724060B2 (en) * 2012-08-02 2014-05-13 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing liquid crystal display module with photovoltaic cell and liquid crystal display module manufactured with same
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN104635416B (zh) * 2015-02-06 2018-12-25 合肥京东方光电科技有限公司 一种掩膜板及阵列基板的制造方法
WO2018094595A1 (zh) * 2016-11-23 2018-05-31 深圳市柔宇科技有限公司 阵列基板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614489A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101085142B1 (ko) * 2004-12-24 2011-11-21 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20070080476A (ko) 2006-02-07 2007-08-10 삼성전자주식회사 3 마스크 공정에 의한 액정표시장치의 제조방법
KR101294689B1 (ko) 2006-05-29 2013-08-08 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614489A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平8-286176A 1996.11.01

Also Published As

Publication number Publication date
US7906356B2 (en) 2011-03-15
CN101661908A (zh) 2010-03-03
US20100055817A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
CN101661908B (zh) 水平电场型半透过式液晶显示装置的阵列基板制造方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN105633016B (zh) Tft基板的制作方法及制得的tft基板
CN101887897B (zh) Tft-lcd阵列基板及其制造方法
US8553184B2 (en) Manufacturing method of an array substrate including a four step process
CN101556417B (zh) Ffs型tft-lcd阵列基板结构及其制造方法
CN202473925U (zh) 一种顶栅型tft阵列基板及显示装置
CN102023432A (zh) Ffs型tft-lcd阵列基板及其制造方法
CN101552241B (zh) 阵列基板及其制造方法和液晶显示装置
KR100910445B1 (ko) 어레이 기판의 제조방법
CN103413784B (zh) 一种阵列基板及其制备方法及显示装置
CN103762199A (zh) 一种液晶显示器的阵列基板的制造方法
CN106353944A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN101393363A (zh) Ffs型tft-lcd阵列基板结构及其制造方法
CN104916649A (zh) 阵列基板及其制造方法
CN101963726A (zh) Ffs型tft-lcd阵列基板及其制造方法
CN101710579A (zh) 薄膜晶体管阵列基板制造方法
CN102254861B (zh) 薄膜晶体管矩阵基板及显示面板的制造方法
CN101661199B (zh) 半透过式液晶显示装置的阵列基板制造方法
CN101577255A (zh) Tft阵列基板制造方法
CN101685803B (zh) 液晶显示装置的阵列基板制造方法
CN102637630B (zh) 阵列基板及其制造方法
CN101587861A (zh) 薄膜晶体管阵列基板制造方法
CN101661907B (zh) 液晶显示装置的阵列基板制造方法
JP3857142B2 (ja) 液晶用マトリクス基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141209

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141209

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141209

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

TR01 Transfer of patent right

Effective date of registration: 20201130

Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road

Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right