具体实施方式
以下,参照附图对本发明的多个实施方式进行说明。其中,在以下的说明中,对于附加了相同符号的各要素,除了特别言及的情况,作用、功能是相同的。
<A:第一实施方式>
图1是本发明的第一实施方式涉及的发光装置的框图。发光装置100作为显示图像的显示体被搭载于电子设备。如图1所示,发光装置100具备:排列有多个像素电路U的元件部10、和驱动各像素电路U的驱动电路30。驱动电路30包括:扫描线驱动电路32、信号线驱动电路34和电位控制电路36。驱动电路30例如分散安装成多个集成电路。其中,驱动电路30的至少一部分可以由在基板上形成的薄膜晶体管构成。
在元件部10中,形成有沿X方向延伸的m根扫描线12、和沿着与X方向交差的Y方向延伸的n根信号线14(m,n是自然数)。多个像素电路U被配置在各扫描线12与各信号线14的交差处,排列成纵m行×横n列的矩阵状。而且,在元件部10中,形成有与扫描线12一起在X方向上延伸的m根供电线16。
扫描线驱动电路32通过向各扫描线12输出以规定的顺序依次成为有效电平(高电平)的扫描信号GA(GA[1]~GA[m]),而以行单位依次选择各像素电路U。电位控制电路36生成电位VEL(VEL[1]~VEL[m]),并向各供电线16输出。
信号线驱动电路34生成对像素电路U的动作进行规定的信号S(S[1]~S[n]),并向各信号线14输出。如图1所示,信号线驱动电路34具备与各信号线14对应的n个单位电路40。第j个(j=1~n)单位电路40向第j根信号线14输出信号S[j]。例如,单位电路40将信号S[j]设定成与灰度值D对应的电位(以下称为“灰度电位”)VDATA,所述灰度值D是对由扫描线驱动电路32选择的行的第j列像素电路U指定的。
图2是像素电路U的电路图。在图2中,仅以属于第i行(i=1~m)的第j列的1个像素电路U为代表进行了图示。如图2所示,像素电路U包括发光元件E、驱动晶体管TDR、选择开关TSL和保持电容C1。发光元件E和驱动晶体管TDR串联连接在将供电线16和供电线18连接的路径上。从电源电路(省略图示)向供电线18(接地线)供给规定的电位VCT。发光元件E是在相对置的阳极和阴极之间夹设了有机EL材料的发光层的有机EL(Electroluminescence)元件。如图2所示,发光元件E附随有电容C2(电容值cp2)。
驱动晶体管TDR是漏极与供电线16连接、且源极与发光元件E的阳极连接的N沟道型晶体管(例如薄膜晶体管)。保持电容C1(电容值cp1)夹设在驱动晶体管TDR的栅极和源极之间。选择开关TSL夹设在信号线14与驱动晶体管TDR的栅极之间,对两者的电连接(导通/非导通)进行控制。选择开关TSL的栅极与扫描线12连接。
接着,参照图3,着眼于属于第I行的第j列像素电路U,对驱动电路30的动作(驱动像素电路U的方法)进行说明。如图3所示,扫描线驱动电路32在垂直扫描期间内的第i个选择期间PSL中,将扫描信号GA[i]设定成有效电平。如果扫描信号GA[i]被设成有效电平,则属于第i行的n个像素电路U的选择开关TSL同时变化成导通状态。
如图3所示,选择期间PSL包括初始化期间PRS、补偿期间PCP和写入期间PWR。驱动晶体管TDR的栅极-源极间的电压(即保持电容C1的两端间的电压)VGS,在初始化期间PRS中被初始化成规定的电压,在经过初始化期间PRS之后的补偿期间PCP中,渐近为驱动晶体管TDR的阈值电压VTH。在经过补偿期间PCP之后的写入期间PWR中,驱动晶体管TDR的电压VGS被设定成与对像素电路U指定的灰度值D对应的电压。在经过选择期间PSL之后的驱动期间PDR中,与驱动晶体管TDR的电压VGS对应的驱动电流IDR,从供电线16经由驱动晶体管TDR被提供给发光元件E。发光元件E以与驱动电流IDR对应的亮度发光。下面,划分成初始化期间PRS、补偿期间PCP、写入期间PWR和驱动期间PDR,对像素电路U的具体动作进行说明。
[1]初始化期间PRS(图4)
如图3及图4所示,在初始化期间PRS中,信号线驱动电路34将信号S[j]设定成基准电位VREF1,电位控制电路36将电位VEL[i]设定成电位V2。由于选择开关TSL为导通状态,所以驱动晶体管TDR的栅极电位VG借助信号线14和选择开关T SL被设定成信号S[j]的基准电位VREF1。而且,驱动晶体管TDR的源极电位VS被设定成电位V2。即,驱动晶体管TDR的电压VGS(保持电容C1的两端间的电压),被初始化成基准电位VREF1与电位V2的差值的电压VGS1(VGS1=VREF1-V2)。
基准电位VREF1及电位V2如以下的数学式(1)所示那样,被设定成两者的差值的电压VGS1充分高于驱动晶体管TDR的阈值电压VTH,且如数学式(2)所示那样,被设定成发光元件E的两端间的电压(V2-VCT)充分低于发光元件E的阈值电压VTH_OLED。因此,在初始化期间PRS中,驱动晶体管TDR成为导通状态,发光元件E成为截止状态(非发光状态)。
VGS1=VREF1-V2》VTH ……(1)
V2-VCT《VTH_OLED……(2)
[2]补偿期间PCP(图5、图6)
如图3所示,补偿期间PCP被划分成动作期间PCP1和保持期间PCP2。动作期间PCP1是从补偿期间PCP的起点(初始化期间PRS的终点)经过时间长度t1的期间,保持期间PCP2是补偿期间PCP的剩余期间(从动作期间PCP1的终点到补偿期间PCP的终点为止的期间)。动作期间PCP1的时间长度t1依照与对像素电路U指定的灰度值D被可变设定。即,如图3所示,灰度值D指定高灰度(高亮度)的情况的时间长度t1,比灰度值D指定低灰度(低亮度)的情况的时间长度t1短。其中,动作期间PCP1的时间长度t1的设定将在后面叙述。
如图3及图5所示,当动作期间PCP1开始时,电位控制电路36使供电线16的电位VEL[i](驱动晶体管TDR的漏极电位)变化成电位V1。如图3所示,电位V1充分高于电位V2、基准电位VREF1。另一方面,信号线驱动电路34与初始化期间PRS同样,将信号S[j]维持为基准电位VREF1。由于选择开关TSL即便在补偿期间PCP中也维持导通状态,所以驱动晶体管TDR的栅极电位VG被维持成基准电位VREF1。由于驱动晶体管TDR在初始化期间PRS中迁移为导通状态,所以在以上的状态的基础上,如图5所示,由以下的数学式(3)表述的电流Ids,在驱动晶体管TDR的漏极和源极之间流动。数学式(3)的μ是驱动晶体管TDR的迁移率。而W/L是驱动晶体管TDR的沟道宽度W相对于沟道长度L的相对比,Cox是驱动晶体管TDR的栅极绝缘膜的单位面积的电容。
Ids=1/2·μ·W/L·Cox·(VGS-VTH)2……(3)
由于通过从供电线16经由驱动晶体管TDR流过电流Ids,使得保持电容C1及电容C2被充电,所以如图3所示,驱动晶体管TDR的源极电位VS缓缓上升。由于驱动晶体管TDR的栅极电位VG被固定成基准电位VREF1,所以驱动晶体管TDR的栅极-源极间的电压VGS随着源极电位VS的升高而降低。如根据数学式(3)理解那样,电压VGS越降低而接近阈值电压VTH,电流Ids越减少。因此,在补偿期间PCP的动作期间PCP1中,驱动晶体管TDR的电压VGS从在初始化期间PRS中被设定的电压VGS1(VGS1=VREF1-V2)经时降低而渐近于阈值电压VTH。
如上所述,使电压VGS渐近于阈值电压VTH的动作(以下称为“补偿动作”),在电压VGS达到阈值电压VTH之前,在保持期间PCP2的起点(从补偿期间PCP的起点经过了时间长度t1的时间点)停止。驱动晶体管TDR的栅极-源极间的电压VGS,被设定成保持期间PCP2的起点到来的时间点的电压VGS2。补偿动作的停止将在下面详述。
如图3及图6所示,如果保持期间PCP2开始,则信号线驱动电路34使信号S[j]变化成基准电位VREF2。基准电位VREF2低于基准电位VREF1。由于选择开关TSL在动作期间PCP1之后继续维持导通状态,所以驱动晶体管TDR的栅极电位VG,在保持期间PCP2的开始的同时,从动作期间PCP1中的基准电位VREF1变化(降低)成基准电位VREF2。
由于在驱动晶体管TDR的栅极和源极之间夹设有保持电容C1,所以如图3所示,驱动晶体管TDR的源极电位VS与栅极电位VG连动变化(降低)。保持期间PCP2的起点处的电位VS的变化量,相当于根据保持电容C1与电容C2的电容比对电位VG的变化量ΔV REF(ΔV REF=VREF1-VREF2)进行分割而得到的电压(ΔVREF·cp1/(cp1+cp2))。因此,保持期间PCP2刚刚开始之后的电压VGS3,可利用动作期间PCP1的终点处的驱动晶体管TDR的栅极-源极间的电压VGS2,如以下的数学式(4)那样表述。
VGS3=VGS2-ΔVREF·cp2/(cp1+cp2)……(4)
基准电位VREF2被设定成数学式(4)的电压VGS3低于驱动晶体管TDR的阈值电压V TH。因此,通过在保持期间PCP2中使驱动晶体管TDR的栅极电位VG变化成基准电位VREF2,使得驱动晶体管TDR迁移为截止状态。即,通过在驱动晶体管TDR中流过电流Ids而使电压VGS渐近于阈值电压VTH的补偿动作,在保持期间PCP2的开始的同时停止,驱动晶体管TDR的电压VGS直到保持期间PCP2的终点为止都被保持成数学式(4)的电压VGS3。
[3]写入期间PWR(图7)
如图3及图7所示,如果写入期间PWR开始,则信号线驱动电路34使信号S[j]变化成灰度电位VDATA。灰度电位VDATA根据对像素电路U(发光元件E)指定的灰度值D而被可变设定。由于选择开关TSL即便在写入期间PWR中也维持导通状态,所以驱动晶体管TDR的栅极电位VG从在保持期间PCP2中被设定的基准电位VREF2变化成灰度电位VDATA。然后,驱动晶体管TDR的源极电位VS与电位VG连动变化。写入期间PWR刚刚开始之后的电位VS的变化量,相当于根据保持电容C1与电容C2的电容比对电位VG的变化量ΔV(ΔV=VDATA-VREF2)进行分割而得到的电压(ΔV·cp1/(cp1+cp2))。
因此,紧随写入期间PWR之后的驱动晶体管TDR的栅极-源极间(保持电容C1的两端间)的电压VGS4,被表述成如以下的数学式(5)那样。如上述所示,通过电压VGS4根据灰度电位VDATA(更详细而言是灰度电位VDATA和基准电位VREF1的差值)被设定,使得驱动晶体管TDR变成导通状态。
VGS4=VGS3+ΔV·cp2/(cp1+cp2)
={VGS2-ΔVREF·cp2/(cp1+cp2)}+ΔV·cp2/(cp1+cp2)
=VGS2+{-(VREF1-VREF2)+(VDATA-VREF2)}·cp2/(cp1+cp2)
=VGS2+(VDATA-VREF1)·cp2/(cp1+cp2)……(5)
[4]驱动期间PDR(图8)
如图3及图8所示,如果驱动期间PDR开始,则扫描线驱动电路32使扫描信号GA[i]变化成无效电平(低电平)。因此,第i行的各像素电路U的选择开关TSL变化为截止状态。即,驱动晶体管TDR的栅极成为电浮动状态(即,针对驱动晶体管TDR的栅极的电位供给停止)。另一方面,通过在写入期间PWR中迁移为导通状态的驱动晶体管TDR的漏极-源极间流过数学式(3)的电流Ids,使得电容C2被充电。因此,在驱动晶体管TDR的电压VGS被维持成式(5)的电压VGS4的状态下,电容C2的两端间的电压(驱动晶体管TDR的源极电位VS)缓缓增加。然后,在电容C2的两端间的电压达到了发光元件E的阈值电压VTH_OLED的时间点,电流Ids作为驱动电流IDR被提供给发光元件E。因此,驱动电流IDR被表述成以下的数学式(6)。
IDR=1/2·μ·W/L·Cox·(VGS4-VTH)2……(6)
如上所述,由于驱动电流IDR被控制成与反映了灰度电位VDATA的电压VGS4对应的电流量,所以发光元件E以与灰度电位VDATA(即灰度值D)对应的亮度发光。发光元件E的发光持续至扫描信号GA[i]接下来成为有效电平的选择期间PSL的开始为止。以上是像素电路U的动作。
接着,图9是表示将补偿动作持续的时间长度t1固定为规定值的构成(以下称为“对比例”)中的灰度电位VDATA与驱动电流IDR的电流量的误差的相关的曲线图。图9的横轴表示以基准电位VREF1为基准值(0.0)的灰度电位VDATA的电压值,图9的纵轴表示指定了相同灰度值D时的驱动电流IDR的电流量的最大值与最小值的相对比(最大误差比)。对比例中的时间长度t1被设定成驱动晶体管TDR的电压VGS达到阈值电压VTH所需的足够时间长度。
根据图9可知,在将补偿动作的时间长度t1设为固定值的情况下,当灰度电位VDATA被设成规定值VD0时,驱动电流IDR的误差的确被降低,但灰度电位VDATA越远离规定值VD0,驱动电流IDR的误差越增大。即,在对比例中,存在着难以遍及灰度电位VDATA的宽广范围消除驱动电流IDR的误差这一问题。
图10是针对使灰度电位VDATA发生变化的多个情况(VD1<VD2<VD3<VD4<VD5),图示了本方式的动作期间PCP1的时间长度t1与驱动电流IDR的误差(最大误差比)的关系的曲线图。驱动电流IDR的误差为最小的时间长度t1根据灰度电位VDATA而不同的趋势,可以从图10看出。即,灰度电位VDATA越高,驱动电流IDR的误差为最小的时间长度t1就越短。
根据以上的观点,在本方式中,通过根据灰度值D(灰度电位VDATA)可变地设定动作期间PCP1的时间长度t1,来控制驱动电流IDR的误差而与灰度电位VDATA无关。图11是表示灰度电位VDATA与动作期间PCP1的时间长度t1的关系的曲线图。如图11所示,按照灰度电位VDATA越高(即,写入期间PWR刚刚开始之后的驱动晶体管TDR的栅极电位VG的变化量越大),动作期间PCP1的时间长度t1越短的方式,依照灰度电位VDATA设定时间长度t1。例如,当在写入期间PWR中将灰度电位VDATA设定为图10的电位VD1时,动作期间PCP1被设成时间长度T1,在灰度电位VDATA被设成高于电位VD1的电位VD2的情况下,是动作期间PCP1被设成比时间长度T1短的时间长度T2的情形。
不过,由于灰度电位VDATA越低,用于使驱动电流IDR的误差最小化的时间长度t1越长,所以,如果在灰度电位VDATA足够低的情况(例如被指定了最低灰度的情况)下也要将驱动电流IDR的误差完全最小化,则需要将时间长度t1设定成过长的时间。因此,如图11所示,本方式的信号线驱动电路34(单位电路40的时间调整部46)在被指定低于规定值的灰度值D的情况(灰度电位VDATA低于图11的电位VD_th的情况)下,将动作期间PCP1的时间长度t1设定(clip)成不依赖灰度值D的规定值t max。最大值t max被限制成比驱动晶体管TDR的电压VGS通过补偿动作降低至阈值电压VTH所需的时间长度短的时间。根据以上的构成,可以缩短补偿期间PCP(进而缩短选择期间PSL)。
如参照图3所说明那样,动作期间PCP1中的补偿动作通过信号S[j](驱动晶体管TDR的栅极电位VG)从基准电位VREF1变化为基准电位VREF2而结束。因此,信号线驱动电路34的各单位电路40通过依照灰度值D对使信号S[j]从基准电位VREF1变化为基准电位VREF2的时间进行调整,来可变地控制动作期间PCP1的时间长度t1。
图12是信号线驱动电路34的单位电路40的框图。在图12中,代表性地只图示了生成及输出信号S[j]的1个单位电路40。如图12所示,单位电路40包括:电位生成部42、电位选择部44和时间调整部46。第j个像素电路U的灰度值D被提供给电位生成部42和时间调整部46。
电位生成部42生成与灰度值D对应的灰度电位VDATA。例如,电压输出型的D/A转换器被用作电位生成部42。电位选择部44被供给由电源电路(图示略)生成的基准电位VREF1及基准电位VREF2和由电位生成部42生成的灰度电位VDATA。电位选择部44选择性地将基准电位VREF1、基准电位VREF2和灰度电位VDATA的任意一个作为信号S[j]向信号线14输出。如果进一步详述,则电位选择部44在初始化期间PRS和补偿期间PCP的动作期间PCP1中输出基准电位VREF1,在补偿期间PCP的保持期间PCP2中输出基准电位VREF2,在写入期间PWR中输出灰度电位VDATA。
时间调整部46依照灰度值D可变地控制电位选择部44使信号S[j]的电位从基准电位VREF1变更成基准电位VREF2的时期(即补偿期间PCP的动作期间PCP1与保持期间PCP2的边界)。例如,在补偿期间PCP的起点开始计数且在计数值达到了与灰度值D对应的数值的时间点(从计数开始经过了时间长度t1的时间点),向电位选择部44输出电位的切换(VREF1→VREF2)指示的计数器,被用作时间调整部46。关于时间调整部46将最大值t max设定成时间长度t1的上限值这一点,如前所述。
动作期间PCP1的时间长度t1在以上构成的基础上,依照灰度值D(灰度电位VDATA)被控制。由于时间长度t1被设定成比驱动晶体管TDR的电压VGS从初始化期间PRS的终点处的电压VGS1降低至阈值电压VTH所需的时间短,所以动作期间PCP1的终点处的驱动晶体管TDR的栅极-源极间的电压VGS2,未达到阈值电压VTH而对应于时间长度t1进行变化。因此,依照灰度值D对动作期间PCP1的时间长度t1进行控制的动作,还作为依照灰度值D可变地控制动作期间PCP1的终点处的电压VGS2的动作被把握。其中,补偿期间PCP的整体的时间长度是固定的。因此,动作期间PCP1越长,保持期间PCP2就越短。
需要说明的是,驱动电流IDR的误差的主要原因是驱动晶体管TDR的阈值电压VTH及迁移率μ的误差。目前,为了仅补偿阈值电压VTH的误差,需要如专利文献1公开那样,使驱动晶体管TDR的电压VGS在补偿期间PCP中与阈值电压VTH一致。本方式中,虽然在补偿期间PCP内驱动晶体管TDR的电压VGS未达到阈值电压VTH,但如图10所示,驱动电流IDR的误差通过时间长度t1的调整确实被抑制。与电压VGS在补偿期间PCP中未达到阈值电压VTH无关地驱动电流IDR的误差受到抑制,这是因为,除了阈值电压VTH的误差之外,迁移率μ的误差也可以通过时间长度t1的调整而加以补偿。即,在本方式中,按照驱动晶体管TDR的阈值电压VTH及迁移率μ双方被补偿的方式,可变地控制时间长度t1。
图13是表示本方式中的灰度电位VDATA与驱动电流IDR的误差的关系(实线)的曲线图。在图13中,用虚线一并表示了对比例中的灰度电位VDATA与驱动电流IDR的误差的相关(图9)。如图13所示,根据本方式,与补偿动作的时间长度被固定的专利文献1的构成相比,具有遍及灰度电位VDATA的宽广范围驱动电流IDR的误差受到抑制这一优点。
其中,在图13中的灰度电位VDATA的低位侧的区域、驱动电流IDR的误差稍微增加,可考虑是将时间长度t1的上限制约为最大值t max的影响。如上所述,如果驱动电流IDR在低灰度侧产生误差,则例如在灰度值D指定最低灰度(黑显示)的情况下,与原本应该将驱动电流IDR的电流量设定为零无关,存在有可能发生驱动电流IDR被提供给发光元件E(然后,发光元件E发光)这一现象。考虑以上的情况,在本方式中,被指定了最低灰度时的灰度电位VDATA被设定为低于基准电位VREF1的电位Vmin(参照图11)。根据以上的构成,在被指定了最低灰度的情况下,由于驱动晶体管TDR的电压VGS确实低于阈值电压VTH,所以与将动作期间PCP1的时间长度t1制约为最大值t max的构成无关,具有能够确实可靠地将被指定了最低灰度时的驱动电流IDR的电流量设定为零这一优点。
<B:第二实施方式>
接着,对本发明的第二实施方式进行说明。如果在写入期间PWR开始的同时,驱动晶体管TDR的栅极-源极间的电压VGS被设定成数学式(5)的电压VGS4,则在驱动晶体管TDR的漏极-源极间流过数学式(3)的电流Ids。伴随着基于电流Ids的保持电容C1、电容C2的充电,驱动晶体管TDR的源极电位VS(电容C2的两端间的电压)上升。在第一实施方式中,假设了写入期间PWR短到能够忽略由写入期间PWR内的充电引起的电位VS的上升的程度。在本方式中,考虑写入期间PWR中的电位VS的上升。
如图14所示,如果在写入期间PWR刚刚开始后驱动晶体管TDR的电压VGS被设定成数学式(5)的电压VGS4,则在基于电流Ids的充电的同时,驱动晶体管TDR的源极电位VS缓缓上升。由于驱动晶体管TDR的栅极电位VG被维持成灰度电位VDATA,所以驱动晶体管TDR的栅极-源极间的电压VGS在源极电位VS的上升的同时降低。即,如图14所示,使电压VGS渐近于阈值电压VTH的补偿动作,除了动作期间PCP1之外,在写入期间PWR中也被执行。
考虑动作期间PCP1及写入期间PWR双方中的补偿动作,在本方式中,基于动作期间PCP1的时间长度t1与写入期间PWR的时间长度t2的总和T,决定与灰度电位VDATA对应的时间长度t1。如果进一步详述,则对于多个灰度电位VDATA的每一个,通过实验或计算(模拟)来确定驱动电流IDR的误差为最小的总和T,总和T与时间长度t2(固定值)的差值作为动作期间PCP1的时间长度t1被决定。
图15是表示本方式中的灰度电位VDATA与驱动电流IDR的误差的关系的曲线图。在图15中,用虚线一并表示了第一实施方式中的灰度电位VDATA与驱动电流IDR的误差的相关(图13)。在本方式中,由于还考虑由写入期间PWR内的补偿动作导致的电压VGS的变动,来设定动作期间PCP1的时间长度t1,所以如图15所示,与忽略了写入期间PWR中的补偿动作的第一实施方式相比,可以降低驱动电流IDR的误差。
<C:第三实施方式>
图16是本发明的第三实施方式中的像素电路U的电路图。如图16所示,本方式的像素电路U是在第一实施方式的像素电路U中追加了控制开关T CR的构成。控制开关T CR被配置在驱动晶体管TDR的漏极-源极间的电流Ids(驱动电流IDR)的路径上。例如,如图16所示,在驱动晶体管TDR的漏极和供电线16之间夹设的N沟道型晶体管,作为控制开关TCR被利用。如果控制开关TCR迁移为导通状态,则电流Ids的路径被确立,如果控制开关TCR迁移为截止状态,则电流Ids的路径被阻断。
在元件部10内,形成有与扫描线12一同沿X方向延伸的m根控制线52。如图16所示,第i行的各像素电路U中的控制开关TCR的栅极与第i行的控制线52连接。从驱动电路30(例如扫描线驱动电路32)向各控制线52供给控制信号GB(GB[1]~GB[m])。
图17是用于对属于第i行的第j列像素电路U的动作进行说明的时序图。如图17所示,控制信号GB[i]在第i行的选择期间PSL内的写入期间PWR中被设定成无效电平(低电平),在该写入期间PWR以外的期间(初始化期间PRS、补偿期间PCP、驱动期间PDR)中,被设定成有效电平(高电平)。因此,通过在初始化期间PRS、补偿期间PCP和驱动期间PDR中将控制开关TCR维持成导通状态,电流Ids的路径被确立,通过在写入期间PWR中将控制开关TCR设定成截止状态,电流Ids被阻断。
如上所述,由于在写入期间PWR中电流Ids被阻断(即保持电容C1、电容C2未被充电),所以在写入期间PWR刚刚开始后驱动晶体管TDR的栅极-源极间的电压VGS被设定成数学式(5)的电压VGS4,然后,驱动晶体管TDR的源极电位VS不变化。即,在写入期间PWR内补偿动作完全停止。
在以上的方式中,执行补偿动作的期间被限定为补偿期间PCP的动作期间PCP1。因此,如果依照灰度电位VDATA仅设定动作期间PCP1的时间长度t1,以使驱动电流IDR的误差降低(理想的最小化),则与写入期间PWR的时间长度无关(例如,如果是第一实施方式的构成,则时间长度长到能够忽略写入期间PWR中的电位VS的变动的程度的情况),与图13同样,可以高精度地降低驱动电流IDR的误差。
<D:第四实施方式>
图18是本发明的第四实施方式涉及的发光装置的框图。在本实施方式中,与上述的各实施方式不同之处在于,电位控制电路36生成电位VCT(VCT[1]~VCT[m])并向各供电线16输出。
图19是本实施方式涉及的像素电路U的电路图。在图19中,代表性地仅图示了属于第i行(i =1~m)的第j列的1个像素电路U。如图19所示,在元件部10中,沿X方向延伸的第一控制线20及第二控制线22与m根扫描线12一对一对应设置。从驱动电路30(例如扫描线驱动电路32)向第一控制线20及第二控制线22的每根供给规定的信号。更具体而言,向第一控制线20供给初始化信号Grst[i],向第二控制线22供给控制信号GC[i]。而且,如图19所示,在元件部10中,与信号线14对应地设置有沿Y方向延伸的初始化线24。从未图示的电源电路向初始化线24供给初始化电位Vrst。
如图19所示,像素电路U包括:发光元件E、驱动晶体管TDR、第一开关元件Tr1、第二开关元件Tr2、第三开关元件Tr3、电容元件C0(电容值cp0)、和保持电容C1(电容值cp1)。发光元件E和驱动晶体管TDR串联连接在将供电线18和供电线16连接的路径上。从电源电路(省略图示)向供电线18供给规定的电位VEL。发光元件E是在相对置的阳极和阴极之间夹设了有机EL材料的发光层的有机EL元件。如图19所示,发光元件E的阳极与驱动晶体管TDR连接,阴极与供电线16连接。如图19所示,发光元件E上附随有电容C2(电容值cp2)。
如图19所示,驱动晶体管TDR是源极与供电线18连接、且漏极与发光元件E的阳极连接的P沟道型晶体管(例如薄膜晶体管)。电容元件C0具有第一电极L1及第二电极L2,第二电极L2与驱动晶体管TDR的栅极连接。在第一电极L1与信号线14之间,夹设有作为P沟道型晶体管的第一开关元件Tr1。第一开关元件Tr1的栅极与扫描线12连接。如果扫描信号GA[i]迁移成低电平,则第一开关元件Tr1成为导通状态,第一电极L1与信号线14导通,另一方面,如果扫描信号GA[i]迁移成高电平,则第一开关元件Tr1成为截止状态,第一电极L1与信号线14不导通。
如图19所示,在驱动晶体管TDR的栅极与初始化线24之间,夹设有作为P沟道型晶体管的第二开关元件Tr2。第二开关元件Tr2的栅极与第一控制线20连接。如果初始化信号Grst[i]迁移成低电平,则第二开关元件Tr2成为导通状态,驱动晶体管TDR的栅极和初始化线24导通,另一方面,如果初始化信号Grst[i]迁移成高电平,则第二开关元件Tr2成为截止状态,驱动晶体管TDR的栅极与初始化线24不导通。
如图19所示,在驱动晶体管TDR的栅极与漏极之间,夹设有作为P沟道型晶体管的第三开关元件Tr3。第三开关元件Tr3的栅极与第二控制线22连接。如果控制信号GC[i]迁移成低电平,则第三开关元件Tr3成为导通状态,驱动晶体管TDR的栅极与漏极导通,另一方面,如果控制信号GC[i]迁移成高电平,则第三开关元件Tr3成为截止状态,驱动晶体管TDR的栅极与漏极不导通。
如图19所示,在驱动晶体管TDR的栅极与源极之间,夹设有保持电容C1。保持电容C1是用于对驱动晶体管TDR的栅极-源极间的电压进行保持的机构,保持电容C1的一个电极与驱动晶体管TDR的栅极连接,另一个电极与供电线18连接。
接着,参照图20,着眼于属于第i行的第j列的像素电路U,对驱动电路30的动作(驱动像素电路U的方法)进行说明。如图20所示,扫描线驱动电路32在垂直扫描期间内的第i个选择期间PSL中将扫描信号GA[i]设定成低电平。如果扫描信号GA[i]被设定成低电平,则属于第i行的n个像素电路U的第一开关元件Tr1同时迁移为导通状态。
如图20所示,选择期间PSL包括:初始化期间PRS、补偿期间PCP和写入期间PWR。在初始化期间PRS中,通过将驱动晶体管TDR的栅极电位VG初始化而使驱动晶体管TDR导通。在经过初始化期间PRS之后的补偿期间PCP中,通过使驱动晶体管TDR二极管连接,由此使驱动晶体管TDR的栅极-源极间的电压VGS渐近于驱动晶体管TDR的阈值电压VTH。在经过补偿期间PCP之后的写入期间PWR中,使驱动晶体管TDR的电压VGS,从在补偿期间PCP中设定的电压变化成与针对像素电路U指定的灰度值D对应的电压。在经过选择期间PSL之后的驱动期间PDR中,将与驱动晶体管TDR的电压VGS对应的驱动电流IDR提供给发光元件E。发光元件E以与驱动电流IDR对应的亮度发光。下面,划分成初始化期间PRS、补偿期间PCP、写入期间PWR和驱动期间PDR,对像素电路U的具体动作进行说明。
[1]初始化期间PRS(图21)
如图20所示,驱动电路30(例如扫描线驱动电路32)将初始化信号Grst[i]设定成低电平。因此,如图21所示,第二开关元件Tr2迁移为导通状态,驱动晶体管TDR的栅极借助第二开关元件Tr2与初始化线24导通。由此,驱动晶体管TDR的栅极电位VG被设定成初始化电位Vrst。而且,驱动晶体管TDR的源极电位VS被维持成一定的电位VEL(>Vrst)。因此,驱动晶体管TDR的栅极-源极间的电压VGS,被初始化为恒定电位VEL与初始化电位Vrst的差值的电压VGS1(=VEL-Vrst)。
初始化电位Vrst如以下的数学式(1)所示,被设定成驱动晶体管TDR的栅极-源极间的电压VGS1充分大于驱动晶体管TDR的阈值电压VTH。因此,在初始化期间PRS中,驱动晶体管TDR成为导通状态。
VGS1=VEL-Vrst》VTH ……(1)
如图21所示,电位控制电路36将向供电线16输出的电位VCT[i]设定成第一电位VCT1。第一电位VCT1如以下的数学式(2)所示,被设定成供电线18的电位VEL与该VCT1的差值的电压(=VEL-VCT1)充分低于发光元件E的阈值电压VTH_OLED。因此,在初始化期间PRS中,发光元件E成为截止状态(非发光状态)。
VEL-VCT1《VTH_OLED……(2)
而且,如图20所示,驱动电路30将控制信号GC[i]设定成低电平。因此,如图21所示,第三开关元件Tr3迁移为导通状态,驱动晶体管TDR的漏极和栅极借助第三开关元件Tr3连接(二极管连接)。如前述那样,由于驱动晶体管TDR的栅极借助第二开关元件Tr2与初始化线24导通,所以驱动晶体管TDR的漏极借助第三开关元件Tr3及第二开关元件Tr2与初始化线24导通。由此,驱动晶体管TDR的漏极电位被设定(复位)成初始化电位Vrst。
如前述所示,由于驱动晶体管TDR是导通状态,发光元件E是截止状态,所以在驱动晶体管TDR的源极和漏极之间流过的电流Ids,借助第三开关元件Tr3及第二开关元件Tr2,从驱动晶体管TDR的漏极流向初始化线24。电流Ids用以下的数学式(3)表述。数学式(3)的μ是驱动晶体管TDR的迁移率。而W/L是驱动晶体管TDR的沟道宽度W相对于沟道长度L的相对比,Cox是驱动晶体管TDR的栅极绝缘膜的单位面积的电容。
Ids=1/2·μ·W/L·Cox·(VGS-VTH)2……(3)
并且,如图20及图21所示,信号线驱动电路34将信号S[j]设定成第一基准电位VREF1。在初始化期间PRS中,第一开关元件Tr1成为导通状态,电容元件C0中的第一电极L1借助第一开关元件Tr1与信号线14导通。因此,第一电极L1的电位被设定成第一基准电位VREF1。另一方面,由于电容元件C0中的第二电极L2的电位(驱动晶体管TDR的栅极电位VG)被设定成初始化电位Vrst,所以电容元件C0的两端间的电压被保持成VREF1-Vrst。
[2]补偿期间PCP(图22、图23)
如图20所示,补偿期间PCP被划分为动作期间PCP1和保持期间PCP2。动作期间PCP1是从补偿期间PCP的起点(初始化期间PRS的终点)经过时间长度t1为止的期间,保持期间PCP2是补偿期间PCP的剩余期间(从动作期间PCP1的终点到补偿期间PCP的终点为止的期间)。动作期间PCP1的时间长度t1依照对像素电路U指定的灰度值D被可变地设定。更具体而言,如图20所示,灰度值D指定高灰度(高亮度)时的时间长度t1,比灰度值D指定低灰度(低亮度)时的时间长度t1短。其中,动作期间PCP1的时间长度t1的设定将在后面叙述。
如图20所示,如果动作期间PCP1开始,则驱动电路30将初始化信号Grst[i]设定成高电平。因此,如图22所示,第二开关元件Tr2迁移为截止状态。另一方面,通过将控制信号GC[i]维持成低电平,驱动晶体管TDR继续被二极管连接。而且,电位控制电路36将电位VCT[i]维持为第一电位VCT1,信号线驱动电路34将信号S[j]维持为第一基准电位VREF1。
因此,数学式(3)的电流Ids借助第三开关元件Tr3流向驱动晶体管TDR的栅极。由此,电容元件C0、保持电容C1被充电,如图20所示,驱动晶体管TDR的栅极电位VG缓缓上升。由于驱动晶体管TDR的源极电位VS被固定成供电线18的电位VEL,所以驱动晶体管TDR的栅极-源极间的电压VGS随着栅极电位VG的上升而降低。如从数学式(3)可知,电压VGS越降低而接近阈值电压VTH,电流Ids越减少。因此,在补偿期间PCP的动作期间PCP1中,驱动晶体管TDR的电压VGS从在初始化期间PRS中设定的电压VGS1(VGS1=VEL-Vrst)经时降低,渐近于阈值电压VTH。
如上所述,使电压VGS渐近于阈值电压VTH的动作(以下称为“第一补偿动作”),在电压VGS达到阈值电压VTH之前,在保持期间PCP2的起点(从补偿期间PCP的起点经过了时间长度t1的时间点)停止。驱动晶体管TDR的栅极-源极间的电压VGS,被设定成保持期间PCP2的起点到来了的时间点的电压VGS2。以下详述第一补偿动作的停止。
如图20及图23所示,如果保持期间PCP2开始,则信号线驱动电路34使信号S[j]变化成第二基准电位VREF2。在本实施方式中,第二基准电位VREF2高于第一基准电位VREF1(参照图20)。由于第一开关元件Tr1在动作期间PCP1之后继续维持导通状态,所以电容元件C0中的第一电极L1的电位从第一基准电位VREF1变化成第二基准电位VREF2。而且,驱动晶体管TDR的栅极电位VG对应于第一电极L 1的电位的变化量ΔV1(ΔV1=VREF2-VREF1)变化(上升)。保持期间PCP2刚刚开始后的VG的变化量,相当于依照电容元件C0、保持电容C1和电容C2的电容比对第一电极L1的电位的变化量ΔV1进行分割而得到的电压(ΔV1·cp0/(cp0+cp1+cp2))。因此,保持期间PCP2刚刚开始后的驱动晶体管TDR的栅极-源极间的电压VGS3,利用动作期间PCP1的终点处的驱动晶体管TDR的栅极-源极间的电压VGS2,如以下的数学式(4)那样进行表述。
VGS3=VGS2-ΔV1·cp0/(cp0+cp1+cp2)……(4)
第二基准电位VREF2被设定成数学式(4)的电压VGS3低于驱动晶体管TDR的阈值电压VTH。因此,在保持期间PCP2中,通过使电容元件C0的第一电极L1的电位从第一基准电位VREF1向第二基准电位VREF2变化,使得驱动晶体管TDR迁移为截止状态。即,使驱动晶体管TDR的栅极-源极间的电压VGS渐近于阈值电压VTH的第一补偿动作,在保持期间PCP2开始的同时停止,驱动晶体管TDR的电压VGS,直到保持期间PCP2的终点到来为止都被保持成数学式(4)的电压VGS3。
[3]写入期间PWR(图24)
如图20所示,如果写入期间PWR开始,则驱动电路30将控制信号GC[i]设定成高电平。因此,如图24所示,第三开关元件Tr3迁移成截止状态,驱动晶体管TDR的二极管连接被解除。即,驱动晶体管TDR的栅极成为电浮动状态。
如图24所示,信号线驱动电路34使信号S[j]变化成灰度电位VDATA。灰度电位VDATA依照对像素电路U(发光元件E)指定的灰度值D被可变地设定。由于第一开关元件Tr1在写入期间PWR中也维持导通状态,所以电容元件C0中的第一电极L1的电位从在保持期间PCP2中被设定的第二基准电位VREF2变化成灰度电位VDATA。而且,驱动晶体管TDR的栅极电位VG对应于第一电极L 1的电位的变化量ΔV2(ΔV2=VDATA-VREF2)而变化。写入期间PWR刚刚开始后的VG的变化量,相当于依照电容元件C0和保持电容C1的电容比对第一电极L1的电位的变化量ΔV2进行分割而得到的电压(ΔV2·cp0/(cp0+cp1))。
因此,写入期间PWR刚刚开始后的驱动晶体管TDR的栅极-源极间的电压VGS4,被表述成以下的数学式(5)。如上所述,通过电压VGS4对应于灰度电位VDATA而设定,使得驱动晶体管TDR变化成导通状态。
VGS4=VGS3-ΔV2·cp0/(cp0+cp1)
=(VGS2-ΔV1·cp0/(cp0+cp1+cp3)}-ΔV2·cp0/(cp0+cp1)
=VGS2-(VREF2-VREF1)·c p0/(cp0+cp1+cp3)-(VDATA-VREF2)·cp0/(cp0+cp1)……(5)
[4]驱动期间PDR(图25)
如图20所示,如果驱动期间PDR开始,则驱动电路30使扫描信号GA[i]变化成高电平(无效电平)。因此,如图25所示,第i行的各像素电路U的第一开关元件Tr1变化成截止状态,针对电容元件C0的第一电极L1的电位供给停止。
而且,如图20及图25所示,电位控制电路36将向供电线16输出的电位VCT[i]设定成第二电位VCT2。第二电位VCT2如以下的数学式(6)所示,被设定成与供电位线18的电位VEL的差值的电压(=VEL-VCT2)充分高于发光元件E的阈值电压VTH_OLED。
VEL-VCT2》VTH_OLED……(6)
于是,数学式(3)的电流Ids流向发光元件E、电容C2被充电。因此,在驱动晶体管TDR的栅极-源极间的电压VGS被维持成数学式(5)的电压VGS4的状态下,电容C2的两端间的电压(驱动晶体管TDR的漏极的电位)缓缓增加。然后,在电容C2的两端间的电压达到了发光元件E的阈值电压VTH_OLED的时间点,电流Ids作为驱动电流IDR被提供给发光元件E。驱动电流IDR用以下的数学式(7)表述。
IDR=1/2·μ·W/L·Cox·(VGS4-VTH)2……(7)
如上所述,由于驱动电流IDR被控制成与反映了灰度电位VDATA的电压VGS4对应的电流量,所以发光元件E以与灰度电位VDATA(即灰度值D)对应的亮度发光。发光元件E的发光持续至扫描信号GA[i]接下来成为有效电平的选择期间PSL开始为止。以上是像素电路U的动作。
接着,图26是表示将补偿动作被继续的时间长度t1固定成规定值的构成(以下称为“对比例”)中的灰度电位VDATA与驱动电流IDR的电流量的误差的相关的曲线图。图26的横轴表示以第一基准电位VREF1为基准值的灰度电位VDATA的电压值,图26的纵轴表示被指定了相同灰度值D时的驱动电流IDR的电流量的最大值与最小值的对比(最大误差比)。对比例中的时间长度t1被设定成驱动晶体管TDR的电压VGS达到阈值电压VTH所需的足够的时间长度。
由图26可知,在使补偿动作的时间长度t1为固定值的情况下,当灰度电位VDATA被设定成规定值VD0时,驱动电流IDR的误差的确被降低,但灰度电位VDATA越远离规定值VD0,驱动电流IDR的误差越增大。即,在对比例中,存在难以遍及灰度电位VDATA的宽广范围消除驱动电流IDR的误差这一问题。
图27是针对使灰度电位VDATA发生变化的多个情况(VD1<VD2<VD3<VD4<VD5)图示了本方式的动作期间PCP1的时间长度t1与驱动电流IDR的误差(最大误差比)的关系的曲线图。驱动电流IDR的误差为最小的时间长度t1根据灰度电位VDATA而不同的趋势,可以从图27看出。即,灰度电位VDATA越低,驱动电流IDR的误差为最小的时间长度t1越短。
从以上的观点出发,在本方式中,通过依照灰度值D(灰度电位VDATA)可变地设定动作期间PCP1的时间长度t1,与灰度电位VDATA无关地控制驱动电流IDR的误差。图28是表示灰度电位VDATA与动作期间PCP1的时间长度t1的关系的曲线图。如图28所示,按照灰度电位VDATA越低(即,写入期间PWR刚刚开始后的驱动晶体管TDR的栅极电位VG的变化量越大),动作期间PCP1的时间长度t1越短的方式,对应于灰度电位VDATA来设定时间长度t1。例如,当在写入期间PWR中将灰度电位VDATA设定成图27的电位VD1时,动作期间PCP1被设定为时间长度T1,当灰度电位VDATA被设定成高于电位VD1的电位VD2时,动作期间PCP1被设定为比时间长度T1长的时间长度T2。
其中,由于灰度电位VDATA越高,用于将驱动电流IDR的误差最小化的时间长度t1越长,所以,如果在灰度电位VDATA足够高的情况(例如被指定了最低灰度的情况)下也想要将驱动电流IDR的误差完全最小化,则需要将时间长度t1设定成过长的时间。因此,如图28所示,本方式的信号线驱动电路34(单位电路40的时间调整部46),在被指定了低于规定值的灰度值D的情况(灰度电位VDATA高于图28的电位VD_th的情况)下,将动作期间PCP1的时间长度t1设定(clip)成不依赖于灰度值D的规定值t max。最大值t max被限制成比驱动晶体管TDR的电压VGS通过补偿动作而降低至阈值电压VTH所需的时间长度短的时间。根据以上的构成,可以缩短补偿期间PCP(进而缩短选择期间PSL)。
如参照图20所说明那样,动作期间PCP1中的第一补偿动作,通过信号S[j]从第一基准电位VREF1变化成第二基准电位VREF2而结束。因此,信号线驱动电路34的各单位电路40,通过依照灰度值D对信号S[j]从第一基准电位VREF1变化成第二基准电位VREF2的时期进行调整,来可变地控制动作期间PCP1的时间长度t1。
图29是信号线驱动电路34的单位电路40的框图。在图29中,代表性地仅图示了生成及输出信号S[j]的1个单位电路40。如图29所示,单位电路40包括电位生成部42、电位选择部44和时间调整部46。第j个像素电路U的灰度值D被提供给电位生成部42和时间调整部46。
电位生成部42生成与灰度值D对应的灰度电位VDATA。例如,电压输出型的D/A转换器作为电位生成部42被利用。向电位选择部44供给由电源电路(省略图示)生成的第一基准电位VREF1及第二基准电位VREF2和由电位生成部42生成的灰度电位VDATA。电位选择部44选择性地将第一基准电位VREF1、第二基准电位VREF2和灰度电位VDATA的任意一个作为信号S[j]向信号线14输出。如果进一步详述,则电位选择部44在初始化期间PRS和补偿期间PCP的动作期间PCP1中输出第一基准电位VREF1,在补偿期间PCP的保持期间PCP2中输出第二基准电位VREF2,在写入期间PWR中输出灰度电位VDATA。
时间调整部46依照灰度值D可变地对电位选择部44使信号S[j]的电位从第一基准电位VREF1变更成第二基准电位VREF2的时期(即补偿期间PCP的动作期间PCP1与保持期间PCP2的边界)进行控制。例如,在补偿期间PCP的起点开始计数且计数值达到了与灰度值D对应的数值的时间点(从开始计数经过了时间长度t1的时间点),向电位选择部44输出电位的切换(VREF1→VREF2)指示的计数器,被用作时间调整部46。时间调整部46将最大值t max设定为时间长度t1的上限值这一点,如前所述。
动作期间PCP1的时间长度t1在以上的构成的基础上,依照灰度值D(灰度电位VDATA)被控制。由于时间长度t1被设定成比驱动晶体管TDR的电压VGS从初始化期间PRS的终点处的电压VGS1降低至阈值电压VTH所需的时间短,所以动作期间PCP1的终点处的驱动晶体管TDR的栅极-源极间的电压VGS2,未达到阈值电压VTH而对应于时间长度t1发生变化。因此,依照灰度值D控制动作期间PCP1的时间长度t1的动作,还作为依照灰度值D可变地控制动作期间PCP1的终点处的电压VGS2的动作而被把握。其中,补偿期间PCP的整体时间长度是固定的。因此,动作期间PCP1越长,保持期间PCP2越短。
需要说明的是,驱动电流IDR的误差的主要原因是驱动晶体管TDR的阈值电压VTH及迁移率μ的误差。目前,为了仅补偿阈值电压VTH的误差,如专利文献1所公开那样,需要使驱动晶体管TDR的电压VGS在补偿期间PCP中与阈值电压VTH一致。在本方式中,虽然驱动晶体管TDR的电压VGS在补偿期间PCP内未达到阈值电压VTH,但如图27图示那样,驱动电流IDR的误差通过时间长度t1的调整被可靠抑制。与电压VGS在补偿期间PCP中未达到阈值电压VTH无关地驱动电流IDR的误差被抑制,这是因为,除了阈值电压VTH的误差之外,迁移率μ的误差也通过时间长度t1的调整被补偿。即,在本方式中,按照驱动晶体管TDR的阈值电压VTH及迁移率μ双方被补偿的方式,可变地控制时间长度t1。
图30是表示本方式中的灰度电位VDATA与驱动电流IDR的误差的关系(实线)的曲线图。在图30中,用虚线一并表示了对比例中的灰度电位VDATA与驱动电流IDR的误差的相关(图26)。如图30所示,根据本方式,与补偿动作的时间长度被固定的专利文献1的构成相比,存在遍及灰度电位VDATA的宽广范围驱动电流IDR的误差被抑制这一优点。
其中,对于在图30中的灰度电位VDATA的高位侧的区域,驱动电流IDR的误差稍稍增加而言,认为是将时间长度t1的上限制约为最大值t max的影响。如上述所示,如果驱动电流IDR在低灰度侧产生误差,则例如在灰度值D指定最低灰度(黑显示)的情况下,与原本应该将驱动电流IDR的电流量设定成零无关,都有可能发生驱动电流IDR被提供给发光元件E(然后,发光元件E发光)的现象。考虑以上的情况,在本方式中,被指定了最低灰度时的灰度电位VDATA,被设定成高于第一基准电位VREF1的电位Vmax(参照图28)。由于电位Vmax被设定成驱动晶体管TDR的电压VGS低于阈值电压VTH,所以与将动作期间PCP1的时间长度t1制约成最大值tmax的构成无关,具有能够确实可靠地将被指定了最低灰度时的驱动电流IDR的电流量设定为零这一优点。
<E:第五实施方式>
接着,对本发明的第五实施方式进行说明。本实施方式第四实施方式不同之处在于,驱动晶体管TDR在继补偿期间PCP之后的写入期间PWR中也被二极管连接。其他方面与第四实施方式相同。
图31是表示本实施方式涉及的发光装置的动作的时序图。如图31所示,在写入期间PWR中,驱动电路30在补偿期间PCP之后继续将控制信号GC[i]设定成低电平。因此,第三开关元件Tr3被维持成导通状态,驱动晶体管TDR继续被二极管连接。
如前述那样,如果写入期间PWR开始,则第一电极L1的电位从第二基准电位VREF2变化成灰度电位VDATA。而且,驱动晶体管TDR的栅极电位VG对应于第一电极L1的电位的变化量ΔV2(=VDATA-VREF2)发生变化。在本实施方式中,由于驱动晶体管TDR在继补偿期间PCP之后的写入期间PWR中也被二极管连接,驱动晶体管TDR的栅极和漏极导通,所以写入期间PWR刚刚开始后的VG的变化量,相当于依照电容元件C0、保持电容C1和发光元件E上附随的电容C2的电容比,对第一电极L1的电位的变化量ΔV2进行分割而得到的电压(ΔV2·cp0/(cp0+cp1+cp2))。
因此,写入期间PWR刚刚开始后的驱动晶体管TDR的栅极-源极间的电压VGS4,用以下的数学式(8)代替数学式(5)来表述。如上所述,电压VGS4对应于灰度电位VDATA(进一步详细为灰度电位VDATA与第一基准电位VREF1的差值)而设定,驱动晶体管TDR变化成导通状态。
VGS4=VGS3-ΔV2·cp0/(cp0+cp1+cp2)
={VGS2-ΔV1·cp0/(cp0+cp1+cp2)}-ΔV2·cp0/(cp0+cp1+cp2)
=VGS2+(VREF1-VDATA)·cp0/(cp0+cp1+cp2)……(8)
如前所述,由于在写入期间PWR中,驱动晶体管TDR被二极管连接,所以数学式(3)的电流Ids借助第三开关元件Tr3流入到驱动晶体管TDR的栅极。由此,如图31所示,驱动晶体管TDR的栅极电位VG缓缓上升。由于驱动晶体管TDR的源极电位VS被固定为电位VEL,所以驱动晶体管TDR的栅极-源极间的电压VGS在栅极电位VG上升的同时降低。即,如图31所示,使驱动晶体管TDR的栅极-源极间的电压VGS渐近于阈值电压VTH的第二补偿动作,在写入期间PWR中也被执行。
如图31所示,如果驱动期间PDR开始,则驱动电路30将控制信号GC[i]设定成高电平。因此,第三开关元件Tr3迁移成截止状态,驱动晶体管TDR的二极管连接被解除。在驱动期间PDR中,在驱动晶体管TDR的栅极-源极间的电压VGS被维持成驱动期间PDR的起点处的电压VGS4’的状态下,数学式(3)的电流Ids流向发光元件E。而且,如果发光元件E上附随的电容C2的两端间的电压达到了发光元件E的阈值电压VTH_OLED,则上述电流Ids作为驱动电流IDR被提供给发光元件E。
在本实施方式中,考虑到动作期间PCP1及写入期间PWR双方中的补偿动作,根据动作期间PCP1的时间长度t1和写入期间PWR的时间长度t2的总和T,来决定与灰度电位VDATA对应的时间长度t1。如果进一步详述,则对于多个灰度电位VDATA的每一个,通过实验或计算(模拟)确定了驱动电流IDR的误差为最小的总和T,总和T与时间长度t2(固定值)的差值作为动作期间PCP1的时间长度t1被决定。
目前,假设了为了消除驱动电流IDR的误差而应该进行补偿动作的时间长度为T,写入期间PWR的时间长度为固定值t2的情况。相对于未在写入期间PWR中进行补偿动作的构成,需要将动作期间PCP1的时间长度设为T而言,在本实施方式中,由于不仅在动作期间PCP1中执行补偿动作,而且在写入期间PWR中也执行补偿动作,所以动作期间PCP1的时间长度为T-t2即可。因此,根据本实施方式,即便在动作期间PCP1中无法确保使驱动电流IDR的误差最小化所需的充分时间长度的情况下,也具有可以利用写入期间PWR中的补偿动作(第二补偿动作)来抑制驱动电流IDR的误差这一优点。
<F:第六实施方式>
图32是本发明的第六实施方式涉及的像素电路U的电路图。在图32中,代表性地仅图示了属于第i行的第j列的1个像素电路U。如图32所示,在元件部10中,沿X方向延伸的第三控制线26与m根扫描线12一对一对应设置。从驱动电路30(例如扫描线驱动电路32)向第三控制线26供给发光控制信号GEL[i]。
如图32所示,像素电路U还具备夹设在驱动电流IDR的路径上的第四开关元件Tr4。如图32所示,作为P沟道型晶体管的第四开关元件Tr4,夹设在驱动晶体管TDR的漏极和发光元件E之间,第四开关元件Tr4的栅极与第三控制线26连接。如果发光控制信号GEL[i]迁移为低电平,则第四开关元件Tr4成为导通状态,驱动晶体管TDR的漏极和发光元件E的阳极导通,另一方面,如果发光控制信号GEL[i]迁移为高电平,则第四开关元件Tr4成为截止状态,驱动晶体管TDR的漏极和发光元件E的阳极不导通。
图33是表示本实施方式涉及的发光装置的动作的时序图。在本实施方式中,发光控制信号GEL[i]及电位VCT[i]的控制以外的控制动作,与第一实施方式相同。如图33所示,在初始化期间PRS中,驱动电路30将发光控制信号GEL[i]设定成低电平。因此,图32所示的第四开关元件Tr4迁移为导通状态,驱动晶体管TDR的漏极借助第四开关元件Tr4与发光元件E的阳极导通。如前所述,由于在初始化期间PRS中,驱动晶体管TDR的漏极借助第三开关元件Tr3及第二开关元件Tr2与初始化线24导通,所以发光元件E的阳极借助第四开关元件Tr4、第三开关元件Tr3和第二开关元件Tr2与初始化线24导通。因此,如图33所示,发光元件E的阳极的电位VA与驱动晶体管TDR的漏极一同被设定(复位)成初始化电位Vrst。
如图33所示,电位控制电路36遍布全部的期间(初始化期间PRS、补偿期间PCP、写入期间PWR、驱动期间PDR)将向供电线16输出的电位VCT[i]设定成第二电位VCT2。而且,第二电位VCT2及初始化电位Vrst如以下的数学式(9)所示那样,被设定成两者的差值的电压(即初始化期间PRS中的发光元件E的两端间的电压)充分低于发光元件E的阈值电压VTH_OLED。因此,在初始化期间PRS中,发光元件E成为截止状态(非发光状态)。
Vrst-VCT2《VTH_0LED……(9)
如图33所示,在补偿期间PCP中,驱动电路30将发光控制信号GEL[i]设定成高电平。因此,由于第四开关元件Tr4迁移成截止状态,所以驱动晶体管TDR的漏极和发光元件E的阳极不导通,发光元件E被维持成截止状态(非发光状态)。
如前所述,如果作为补偿期间PCP内的期间的保持期间PCP2开始,则第一电极L1的电位从第一基准电位VREF1变化成第二基准电位VREF2。在本实施方式中,由于在补偿期间PCP中,第四开关元件Tr4迁移成截止状态,所以驱动晶体管TDR的漏极和发光元件E的阳极不导通,保持期间PCP2刚刚开始后的VG的变化量不依赖于发光元件E上附随的电容C2的电容值(cp2)。因此,保持期间PCP2刚刚开始后的VG的变化量,相当于依照电容元件C0与保持电容C1的电容比对第一电极L1的电位的变化量ΔV1(=VREF2-VREF1)进行分割而得到的电压(ΔV1·cp0/(cp0+cp1))。保持期间PCP2刚刚开始后的驱动晶体管TDR的栅极-源极间的电压VGS3用以下的数学式(10)表述而代替用数学式(4)表述。
VGS3=VGS2-ΔV1·cp0/(cp0+cp1)……(10)
根据数学式(10)及数学式(4)可知,对于用于将电压VGS3设定成低于驱动晶体管TDR的阈值电压VTH的所希望的值而需要的第一电极L1的电位的变化量ΔV1而言,本实施方式比第一实施方式小。因此,根据本实施方式,具有可以使补偿期间PCP中的信号S[j]的变化幅度比第一实施方式小的优点。而且,根据数学式(10)可知,在本实施方式中,由于与发光元件E上附随的电容C2的电容值(cp2)无关地设定电压VGS3,所以,即便各像素电路U中的电容C2的电容值发生偏差,也不会受其影响,各电压VGS3的值不会偏差。因此,根据本实施方式,具有可以抑制因电容C2(cp2)的电容值的偏差而使驱动电流IDR的电流值出现误差的优点。
如图33所示,在写入期间PWR中,驱动电路30将发光控制信号GEL[i]维持成高电平。因此,第四开关元件Tr4被维持成截止状态,发光元件E被维持成截止状态(非发光状态)。
如前述所示,如果写入期间PWR开始,则第一电极L1的电位从第二基准电位VREF2变化成灰度电位VDATA,写入期间PWR刚刚开始后的VG的变化量,相当于依照电容元件C0与保持电容C1的电容比对第一电极L1的电位的变化量ΔV2(=VDATA-VREF2)进行分割而得到的电压(ΔV2·cp0/(cp0+cp1))。在本实施方式中,对写入期间PWR刚刚开始后的驱动晶体管TDR的栅极-源极间的电压VGS4进行表示的公式用以下的数学式(11)表述,成为不依赖于发光元件E上附随的电容C2的电容值(cp2)的形式。
VGS4=VGS3-ΔV2·cp0/(cp0+cp1)
={VGS2-ΔV1·cp0/(cp0+cp1)}-ΔV2·cp0/(cp0+cp1)
=VGS2+(VREF1-VDATA)·cp0/(cp0+cp1)……(11)
根据数学式(11)及数学式(8)可知,具有下述优点,即,对用于将电压VGS4设定成与灰度值D对应的所希望的值而需要的第一基准电位VREF1和灰度电位VDATA的变化幅度而言,本实施方式可以比第二实施方式小。
如图33所示,在驱动期间PDR中,驱动电路30将发光控制信号GEL[i]设定成低电平。因此,第四开关元件Tr4迁移为导通状态,驱动晶体管TDR的漏极和发光元件E的阳极借助第四开关元件Tr4导通。而且,通过数学式(3)的电流Ids借助第四开关元件Tr4流向发光元件E的阳极,如图16所示,电位VA上升,当发光元件E的两端间的电压(=VA-VCT2)到达发光元件E的阈值电压VTH_OLED时,上述电流Ids作为驱动电流IDR被提供给发光元件E。
然而,如果在补偿期间PCP、写入期间PWR中,发光元件E发光,则存在像素中发生对比度降低的问题。在上述的各实施方式(第一~第三实施方式)中,由于在补偿期间PCP及写入期间PWR中,发光元件E被可靠地维持成截止状态(非发光状态),所以具有能够抑制像素中对比度的降低的优点。并且,根据本实施方式,如图33所示,即便不使供电线16的电位VCT[i]变化,由于发光元件E的发光在补偿期间PCP及写入期间PWR中也会停止,所以,与第一实施方式及第二实施方式相比,具有可以简化电位控制电路36的控制的优点。
另外,根据上述的第四实施方式及第五实施方式,由于通过使供电线16的电位VCT[i](向发光元件E的另一个电极提供的电位)发生变化,可以切换发光元件E的导通状态及截止状态,所以可以不在驱动电流IDR的路径上设置用于决定可否向发光元件E供给驱动电流IDR的开关元件(例如第四开关元件Tr4)。因此,具有可以简化像素电路U的构成的优点。
<G:变形例>
以上的各方式能够实现各种变形。下面将例示针对各方式的变形的具体方式。另外,可以从以下的例示中任意选择2个以上的方式进行组合。
(1)变形例1
在上述的各实施方式中,设置在像素电路U内的各开关的导电型是任意的。在第一实施方式~第三实施方式中,例如如图34所示,也可采用使驱动晶体管TDR、选择开关TSL为P沟道型的构成。在图34的像素电路U中,发光元件E的阳极与供电线18(电位VCT)连接,驱动晶体管TDR的漏极与供电线16(电位VEL[i])连接,同时源极与发光元件E的阴极连接。在驱动晶体管TDR的栅极和源极之间夹设有保持电容C1的构成、在驱动晶体管TDR的栅极和信号线14之间夹设有选择开关TSL的构成,与图2同样。如上所述,采用了P沟道型驱动晶体管TDR的情况、与采用了N沟道型驱动晶体管TDR的情况相比,电压的关系(高低)颠倒,但由于本质的动作与图3一样,所以省略动作的详细说明。其中,与第三实施方式一样,也采用在流过图34的驱动晶体管TDR的电流Ids的路径上(例如驱动晶体管TDR的漏极与供电线18之间)配置有控制开关TCR配置的构成。
而且,在第四实施方式~第六实施方式中,例如也可以由N沟道型晶体管构成第一开关元件Tr1~第四开关元件Tr4的全部或一部分。
(2)变形例2
用于将灰度电位VDATA提供给像素电路U的信号线14,被兼用于对在补偿期间PCP、初始化期间PRS中的像素电路U的动作进行规定的构成,在本发明中并非必须。如果进一步详述,则如下所示。
在上述的各实施方式中,通过使信号线14的信号S[j]从VREF1变化成VREF2,停止了补偿动作,但用于使补偿动作停止的方法可适当变更。在第一实施方式~第三实施方式中,例如,也可以采用在保持期间PCP2的起点处使选择开关TSL迁移为截止状态的基础上,将被供给基准电位VREF2的布线与驱动晶体管TDR的栅极连接的构成。在第四实施方式~第六实施方式中,例如,也可以采用在保持期间PCP2的起点处使第一开关元件Tr1迁移为截止状态的基础上,将被供给第二基准电位VREF2的布线与电容元件C0的第一电极L1连接的构成。
而且,第一实施方式~第三实施方式中,在动作期间PCP1的补偿动作的执行过程中,从信号线14向驱动晶体管TDR的栅极供给了基准电位VREF1(信号S[j]),但在补偿动作的执行过程中对驱动晶体管TDR的栅极电位进行维持的方法可适当变更。例如,也可以采用如下构成,即在动作期间PCP1中使选择开关TSL迁移为截止状态的基础上,将被供给基准电位VREF1的布线与驱动晶体管TDR的栅极连接。对于在初始化期间PRS中供给驱动晶体管TDR的栅极的基准电位VREF1的动作也同样,例如,可以采用如下构成,即在初始化期间PRS中使选择开关TSL迁移为截止状态的基础上,将被供给基准电位VREF1的布线与驱动晶体管TDR的栅极连接。
并且,第四实施方式~第六实施方式中,在动作期间PCP1的第一补偿动作的执行过程中,从信号线14向第一电极L 1供给了第一基准电位VREF1(信号S[j]),但在第一补偿动作的执行过程中维持第一电极L1的电位的方法可适当变更。例如,也可以采用如下构成,即在动作期间PCP1中使第一开关元件Tr1迁移为截止状态的基础上,将被供给第一基准电位VREF1的布线与第一电极L1连接。
不过,像上述的各实施方式那样,根据将信号线14(信号S[j])兼用于初始化期间PRS、补偿期间PCP中的像素电路U的驱动的构成,与和信号线14独立地形成了用于在初始化期间PRS、补偿期间PCP中驱动像素电路U的布线的构成相比,实现了元件部10构成被简化的特别效果。
(3)变形例3
第六实施方式中,在初始化期间PRS中使第四开关元件Tr4为导通状态,但例如也可以在初始化期间PRS中使第四开关元件Tr4为截止状态,仅在驱动期间PDR中使第四开关元件Tr4为导通状态。
(4)变形例4
在第六实施方式中,如图33所示,在写入期间PWR中解除了驱动晶体管TDR的二极管连接,但也可以与第二实施方式同样,通过在写入期间PWR中使驱动晶体管TDR为二极管连接,来进行第二补偿动作。
(5)变形例5
如以上的各方式那样,在多个像素电路U排列成矩阵状的构成的基础上,当以行单位时分割驱动各像素电路U时,在各像素电路U内需要选择开关TSL、第一开关元件Tr1。但是,例如在多个像素电路U沿着X方向仅排列成1行的构成中,由于不需要通过时分割的多行的选择这一动作,所以不需要像素电路U内的选择开关TSL、第一开关元件Tr1。多个像素电路U仅排列成1行的发光装置100,例如适合用作在电子照相方式的图像形成装置(打印装置)中对感光鼓等像载体进行曝光的曝光装置。
(6)变形例6
在以上的各方式中,利用了发光元件E上附随的电容C2,但如图35所示,也优选将电容CX与电容C2一起利用的构成。电容CX的电极e1与将驱动晶体管TDR和发光元件E连接的路径(驱动晶体管TDR的漏极或源极)相连。电容CX的电极e2与被供给规定电位的布线(在第一实施方式~第三实施方式中,例如被供给电位VCT的供电线18)连接。在以上的构成中,数学式(4)、数学式(5)中的电容值cp2成为电容CX与发光元件E的电容C2的总计值。因此,可以对应于电容CX来调整数学式(4)的电压VGS3、数学式(5)的电压VGS4。
(7)变形例7
有机EL元件不过是发光元件的例示。例如,对于排列有无机EL元件、LED(Light Emitting Diode)元件等发光元件的发光装置,也可以与以上的各方式同样地应用本发明。本发明中的发光元件是通过电流的供给而灰度(亮度)发生变化的要素。
<H:应用例>
接着,对利用了以上各方式涉及的发光装置100的电子设备进行说明。在图36~图38中,图示了将发光装置100用作显示装置的电子设备的实施方式。
图36是表示采用了发光装置100的便携式个人电脑的构成的立体图。个人电脑2000具备:显示各种图像的发光装置100、和设置有电源开关2001、键盘2002的主体部2010。由于发光装置100将有机EL元件用作发光元件E,所以可显示视角大且容易观看的画面。
图37是表示应用了发光装置100的移动电话机的构成的立体图。移动电话机3000具备:多个操作按钮3001及滚动按钮3002、和显示各种图像的发光装置100。通过操作滚动按钮3002,在发光装置100上显示的画面被滚动。
图38是表示应用了发光装置100的便携信息终端(PD A:PersonalDigital Assistants)的构成的立体图。信息便携终端4000具备:多个操作按钮4001及电源开关4002、和显示各种图像的发光装置100。如果操作电源开关4002,则地址簿、日程表等各种信息显示于发光装置100。
另外,作为可应用本发明涉及的发光装置的电子设备,除了在图36~图38中例示的设备之外,还可以举出数码相机、电视机、摄影机、汽车导航装置、寻呼机、电子记事本、电子纸张、台式电子计算器、文字处理器、工作站、可视电话、POS终端、打印机、扫描仪、复印机、放像机、具有触摸面板的设备等。而且,本发明的发光装置的用途不限于图像的显示。例如,在电子照相方式的图像形成装置中,作为通过曝光在感光鼓上形成潜像的曝光装置,也可以利用本发明的发光装置。