CN101639697A - 用于测试和保护数字输出电路的方法和装置 - Google Patents

Abstract

用于测试和保护数字输出电路的方法和装置。本发明涉及测试和保护输出模块。本发明提供用于测试输出通道的方法和装置，该输出通道包括晶体管，该晶体管具有栅极、源极和漏极并且以取决于施加到所述栅极的栅极驱动信号的负载电压和负载电流驱动负载，该方法包括步骤：确定电压阈值；确定电流阈值；在预定时间间隔内使所述栅极驱动信号从起始值开始单调变化；监测负载电流；监测负载电压；以及在负载电压达到电压阈值或者负载电流达到电流阈值或者预定时间间隔终止的情况下，使栅极驱动信号回到所述起始值。

Description

用于测试和保护数字输出电路的方法和装置

技术领域

本发明涉及对工业过程控制***的输出模块的测试和保护，尤其是对用于紧急停机***、临界过程控制***、火气检测和保护***、旋转机械控制***、燃烧器管理***、锅炉和熔炉控制***、分布式监控***的工业过程控制***的输出模块的测试和保护。

这样的控制***可应用于很多行业，包括油气开采和炼制、化工生产和处理、发电、造纸和纺织厂以及污水处理厂。

背景技术

在工业过程控制***中，容错极其重要。容错是指在***中出现一个或更多个故障的情况下继续安全运行的能力。

容错可以通过许多不同的技术实现，每种技术具有其特定的优势和劣势。

提供冗余的***的示例有三模冗余(TMR，Triple ModularRedundancy)***。使用TMR，关键电路被制作三套，并且这三套关键电路同时独立执行相同的功能。在影响***输出之前，从这三套电路中的每一电路输出的数据都在多数表决电路中进行表决。如果这三套电路之一未通过表决，其数据输出就被忽略。但是，该***继续向过程输出与多数功能电路一致的值(电压、电流电平或者离散的输出状态)。TMR提供连续的、可预见的操作。

但是，如果实际上不需要完全的TMR，则实现TMR***是昂贵的，并且希望利用灵活的体系结构，使得能够取决于特定的***要求提供不同级别的容错。

实现容错的另一方法是使用热备份模块。该方法提供以下级别的容错，根据该级别的容错，在模块故障的情况下备用模块维持***操作。利用该方法，如果各模块自身并不容错，则在转换时间期间***操作可能中断。

容错***理想的是创建故障限制区(FCR)以保证FCR边界内的故障不传播到***的其余部分。这使得在不影响操作的情况下，多个故障能够共同存在于***的不同部分。

容错***通常采用具有非常快的故障识别和响应时间的专用软硬件测试和诊断体制以提供更安全的***。

安全控制***通常被设计成为“故障-可操作/故障-安全”。故障可操作是指当发生故障时，***继续操作，则处于故障-可操作状态。在该状态下***应当继续操作，直到有故障的模块被替换并且***回到完全可操作状态。

故障安全操作的示例有：例如，在TMR***中，如果有故障的模块在并联电路中发生第二故障之前未被替换，则第二故障应当使TMR***停机，以处于故障安全状态。

希望自动测试故障安全数字输出通道。特别地，如果当通道处于关断状态时可以检测到两个串联开关之一中的短路故障是有用的。

希望在不需要存在最小负载电流以检测其中断的情况下，测试数字输出通道的被断电(de-energize)的能力。这在两个输出同时并联驱动同一负载的容错输出通道配置中尤其有用。

理想的是，保护数字输出通道及其负载不受过压瞬时的影响，理想的是监测处于通电和断电状态的断路和短路故障。

发明内容

根据本发明，提供一种测试输出通道的方法，该输出通道包括晶体管，该晶体管具有栅极、源极和漏极并且以取决于施加到所述栅极的栅极驱动信号的负载电压和负载电流驱动负载，该方法包括步骤：确定电压阈值；确定电流阈值；在预定时间间隔内使所述栅极驱动信号从起始值开始单调变化；监测负载电流；监测负载电压；并且在负载电压达到电压阈值或者负载电流达到电流阈值或者预定时间间隔终止的情况下，使栅极驱动信号返回到所述起始值。

在优选实施例中，栅极驱动信号由接收命令信号和斜坡信号的运算放大器产生，并且在要产生单调变化的栅极驱动信号的情况下，斜坡信号包括高频脉冲信号。

输出通道还可以包括瞬时抑制模块，该瞬时抑制模块包括：串联的两个雪崩二极管，以及与所述各二极管并联并且形成跨所述二极管的分压器的两个电阻器，其中，所述方法还包括使用监测到的负载电流和监测到的负载电压检测各雪崩二极管的短路故障。

在一个实施例中，栅极驱动信号起始值使负载通电，并且单调变化的所述栅极驱动信号使负载变成部分断电。

在另一个实施例中，栅极驱动信号起始值使负载断电，并且单调变化的所述栅极驱动信号使负载变成部分通电。

在负载被部分断电的情况下，所述方法还可以包括步骤：断开通道与负载之间的连接；以及监测测试电阻器上的电压。

在本发明的可选择实施例中，输出通道包括串联的第一和第二晶体管，可以使用以上方法控制第一和第二晶体管中的任何一个晶体管。

根据本发明的另一方面，提供一种装置，该装置包括：包括晶体管的输出通道，该晶体管具有栅极、源极和漏极并且以取决于施加到所述栅极的栅极驱动信号的负载电压和负载电流驱动负载；驱动器，产生所述驱动信号；以及处理器，控制所述驱动器，并且被连接成接收指示所述负载电压和所述负载电流的信号；其中，处理器在操作上被布置成：控制所述驱动以在预定时间间隔内使所述栅极驱动信号从起始值开始单调变化；监测负载电流；监测负载电压；以及在负载电压达到预定电压阈值或者负载电流达到预定电流阈值或者预定时间间隔终止的情况下，控制驱动器使栅极驱动信号回到所述起始值。

在一个实施例中，驱动器包括接收命令信号和斜坡信号的运算放大器，并且在操作中，在要产生单调变化的栅极驱动信号的情况下，斜坡信号包括高频脉冲信号，该高频脉冲信号在运算放大器之前进行低通滤波以产生可变低频栅极驱动信号。

输出通道还可以包括瞬时抑制模块，该瞬时抑制模块包括：串联的两个雪崩二极管，以及与各雪崩二极管并联并且形成跨各雪崩二极管的分压器的两个电阻器，其中，处理器还在操作上被布置成使用监测到的负载电流和监测到的负载电压检测各雪崩二极管的短路故障。

输出通道还可以包括反向阻断电路和与所述负载并联的测试电阻器，其中，所述处理器在操作上被布置成：使反向阻断电路断开通道与负载之间的连接；控制驱动器以设置栅极驱动信号起始值以使负载被通电，以单调地改变所述栅极驱动信号以使负载变成部分断电；并且监测所述测试电阻器上的电压。

附图说明

现在参考附图，仅以举例的方式说明本发明的实施例，在附图中：

图1是示出使用本发明的装置和方法的分布式工业过程控制***的体系结构的图示；

图2示意性示出图1中所示的工业过程控制***的控制器；

图3示出控制器的可能结构；

图4示出图3的输入部件和输出部件的各个选项；

图5示出实现三选二表决策略的一种可能结构；

图6示出三选二表决策略的第二可能结构；

图7示出根据本发明的输出模块

图8是更详细地示出图7的FPGA和FET驱动器的框图；

图9是更详细地示出图8的FET驱动器的框图；

图10示出根据本发明的示例性方法中的信号；

图11示出根据本发明的示例性方法中的信号；并且

图12示出传统电荷泵以及根据本发明的反向阻断电路。

图13示出根据本发明的保护网络。

具体实施方式

在图1所示的工业过程控制***中，分布式体系结构被设计成用于不同的SIL环境中，使得如果需要高SIL则能够提供高SIL，但是如果所需要的仅仅是低SIL则能够降低***的复杂度以减少不必要的额外成本。

示例性的工业过程控制***10包括工作站12、多个控制器14和网关16。工作站12经由到一个或更多个控制网络13的以太网连接18与控制器14和网关16通信。多个以太网连接18提供冗余以改进容错。工作站12可以经由传统以太网连接11连接到其它外部网络15。

现在参照图2和图3更详细地描述控制器14。

图2示出控制器14的示意图，该控制器14包括输入部件22、处理器部件24和输出部件26。在该示例性图示中，输入部件24和输出部件26在不同的I/O底板上，但是它们同样可以共享单个I/O底板。

从一个或多个I/O通信底板部分创建各部件22、24、26，所述一个或多个I/O通信底板部分具有三个插槽，以与具有一个、两个或三个插槽且与现场传感器和变换器连接的端接部件(termination assembly)一起容纳三个模块。端接部件可以跨两个邻接的底板部分。模块包括具有多个连接器的卡内插头，用于插到I/O通信底板和端接部件上。

应当理解，在I/O通信底板部分中具有三个插槽是一个设计选项，并且在不背离由所附权利要求书限定的本发明范围的情况下可以使用具有更多(或更少)插槽的其它设计选项。

图3示出控制器14的可能的物理结构。在本发明的该实施例中，通过将不同类型的模块分组到分离的I/O通信底板上，将输入部件22、输出部件26和处理器部件24物理上彼此分离。

在所示示例中，输入部件22包括两个I/O通信底板部分22’、22”。第一底板部分22’具有三输入端接部件和三个输入模块22a、22b、22c，第二底板部分22”具有双输入端接部件22”和两个输入模块22c、22d。处理器部件24包括具有三个处理器模块24a、24b和24c的单个处理器底板部分24’。输出部件26包括两个I/O底板部分26’、26”。第一底板部分26’具有双输出端接部件，该双输出端接部件具有两个输出模块26a、26b，并且第二底板部分26”具有单输出端接部件，该单输出端接部件具有单个输出模块26c。

现在参考图4更详细地描述输入部件22的灵活性。

输入部件22包括一个或更多个I/O底板部分和端接部件22’、22”、22”’等。例如，具有三个模块22a、22b、22c的三重部分22’可以用于高可用性要求，具有两个模块22d、22e的双重部分22”可以被提供用于容错应用，而具有单个模块22f的单一部分22”’可以提供用于故障安全应用。可以向端接部件提供不同类型的现场调节电路。例如，可以向部件22’提供24V直流现场调节电路41，可以向部件22”提供120V直流现场调节电路42，并且可以向部件22”’提供4-20mA现场调节电路43。类似地，针对输出部件26示出了可能的配置。应当理解，可以存在I/O底板部分的多种结构以及具有各种不同数目的模块和各种不同类型的现场调节电路的端接部件，并且本发明不限于这些示例中示出的结构和端接部件。

在为了冗余的目的，部件设置多于一个模块的情况下，可以在工业过程控制***操作的同时以替换模块替换有故障的模块，这在本文也称为联机替换(即可以在不必进行***停机的情况下进行替换)。在不中断过程的情况下，对于单一部件，联机替换是不可能的。在这种情况下，各种“保持最后状态”策略是可接受的，或者也可以将传感器信号路由发送到***中其它地方的不同模块。

在替换模块变为有效之前，处理器部件使用来自并行模块的数据配置该替换处理器模块。

现场调节电路41、42、43将从传感器接收的信号变换成希望的电压范围，并且根据需要将该信号分配到输入模块。取决于输入端接部件的结构，每个现场调节电路41、42、43还连接到可以与所有其它的地逐个通道地独立隔离的现场电源和现场回路(field return)(或者地)。因为独立通道隔离最灵活，所以独立通道隔离是优选结构。现场调节电路41、42、43包括简单的非有效部分并且不是联机可替换的。

图5和图6示出这里描述的体系结构的灵活性，示出用于产生具有高可用性要求的信号的三重***的不同结构。参考图5，三模块输入部件51经由端接部件54中的现场调节电路从传感器50接收信号。现场调节电路54将该信号变换成希望的电压范围并将该信号分配给三个同样的输入模块53a、53b、53c。每个输入模块对该信号进行处理，并且各结果被发送到三选二表决器52以产生由其决定的结果信号。

参考图6，同样的传感器60a、60b、60c每个都经由端接部件64a、64b、64c中相应的现场调节电路发送信号到相应的单一部件61a、61b、61c。每个输入模块63a、63b、63c都处理该信号并将输出发送到三选二表决器62以产生由其决定的信号。应当理解，除了这里所述的之外，可能存在许多改变和结构。

图7示意性示出根据本发明的输出模块。

输出模块70包括电源馈送合并器71、第一现场可编程门阵列(FPGA)和场效应晶体管(FET)驱动器72、第二FPGA和FET驱动器73。驱动器72、73控制多个通道，其中每个通道都驱动负载(未示出)，每个通道包括连接到相应反向阻断电路76的通道故障安全开关75，每个反向阻断电路76由相应的电荷泵驱动(为了清楚仅仅示意性示出三个通道)。

应当理解，将控制逻辑合并到FPGA中不是本发明的核心，而仅仅是有利的实现。在不背离由所附权利要求书限定的本发明范围的情况下，该逻辑同样也可以在专用集成电路(ASIC)或者通用微型计算机中实现。

通道中各个点处的电流和电压由两排电流放大器监测器和A/D转换器77a、77b以及两排电压监测器和A/D转换器78a和78b监测。在本发明的优选实施例中，具有由八个通道故障安全开关75及相关反向阻断电路76为其工作的八个输出通道。

第一FPGA和FET驱动器72产生多个信号721，所述多个信号721中的每一个驱动每个开关75中的第一FET 801。第二FPGA和FET驱动器73产生多个信号731，所述多个信号731中的每一个驱动每个开关75中的第二FET 802。

每个电压监测信号781和每个电流监测信号771被反馈到第一FPGA和FET驱动器72，每个电压监测信号782和每个电流监测信号772被反馈到第二FPGA和FET驱动器73，其中各个功能根据这些信号执行。

在本发明的优选实施例中，能够自动测试通道故障安全开关75。FPGA和FET驱动器72、73之一被指示发起序列，从而处于测试的通道被部分驱动到与当前被命令处于的状态相反的状态。通道电流和电压由电流放大器监测器77a、77b和电压监测器78a、78b连续监测，电流放大器监测器77a、77b和电压监测器78a、78b结合FPGA和FET驱动器72、73中的硬件逻辑确定通道故障安全开关75中的FET 801、802是否已达到用于测试的希望的最终状态。

图8示出FPGA和FET驱动器72。FPGA和FET驱动器72包含控制多个FET驱动82的FPGA 81。为了清楚，在该示例性图示中仅仅示出三个驱动器82，在优选实施例中，有8个驱动器使用相应的信号721驱动每个通道故障安全开关75中的每个顶部FET(801，图7)。来自FPGA81的使能信号812被用于控制多个FET驱动器82。当使能信号812有效时，FET驱动器82被使能，并且当使能信号812不是有效时，FET驱动器82被禁止。

图9更详细地示出FET驱动器82，但是为了清楚，省略了接收使能信号812并产生停机信号911的使能电路。使用来自FPGA 81的两个信号，即斜坡信号841和命令信号811来驱动FET驱动器81。

命令信号811经由电阻器122被施加到运算放大器121。斜坡信号841经由电容器123被施加到运算放大器121。

命令信号841和斜坡信号811在通道“接通”时通常都被设置为“0”，并且在通道“关断”时通常都被设置为“1”。

再次参考图8，FPGA包含控制器85，该控制器85在经由命令线851接收到斜坡测试命令时发送对应的命令到斜坡发生器84，以使斜坡发生器84激活发送到FET驱动器82的斜坡信号841，进而使FET驱动器82产生倾斜驱动信号721。倾斜驱动信号721被发送到FET 801。如稍后将参考图10和图11所述，取决于是否部分接通处于关断的FET 801以验证该FET 801能够被接通，或者部分关断FET 801以验证该FET 801能够被关断，倾斜驱动信号可以上升或者下降。

对于FPGA和FET驱动器72，比较器83接收来自电流放大器监测器77a的监测到的电流信号771和来自电压放大器监测器78a的监测到的电压信号781。

对于FPGA和FET驱动器73，比较器83接收来自电流放大器监测器77b的监测到的电流信号772和来自电压放大器监测器78b的监测到的电压信号782。

如果监测到的电压或者监测到的电流达到比较器83的寄存器中设置的预定最大值或最小值，则通过使斜坡发生器84停止激活斜坡信号841来结束测试。

参考图10，针对在测试前处于“接通”状态的通道图示该方案的操作。最初，命令信号811和841都处于稳定状态“0”情形。在经由控制器85接收到测试命令时，通过将命令信号811上的高频脉冲宽度调制(PWM)的或者等效脉冲比调制(PRM)的斜坡信号施加到FET驱动器82，FET驱动栅极电压信号倾斜上升。

将高频斜坡信号811的占空比(或者逻辑“1”密度)增加，直到比较器83检测到已经达到预定最大值或最小值或者斜坡信号已经达到稳定逻辑“1”(这发生在高频斜坡信号811的占空比以预定速率增加时的预定时间之后)。

在图10所述的示例中，栅极驱动电压信号721具有起始值-10V，得到的监测到的电压781初始为23V并且得到的监测到的电流771初始为1A。当高频斜坡信号811由运算放大器121接收时，栅极驱动信号721开始上升，因而监测到的电压781和监测到的电流771开始下降。在该示例中，预定电压阈值100被设置为16V，而预定电流阈值101被设置为750mA。图示示出在监测到的电压781达到预定电压阈值100之前监测到的电流771达到预定电流阈值101。此时测试结束并且高频斜坡信号811停止，使栅极驱动信号721回到其原始起始值。

现在参考图11，针对在测试开始前处于“关断”状态的通道图示该方案的操作。最初，命令信号811和841都处于稳定状态“1”情形。在经由控制器85接收到测试命令时，通过将高频脉冲宽度调制(PWM)的或者等效脉冲比调制(PRM)的斜坡信号811施加到FET驱动器82，驱动电压信号721倾斜下降。

将高频斜坡信号811的逻辑“0”密度增加，直到比较器83检测到已经跨越了电流或电压阈值或者已经超过预定时间限制(即斜坡信号811达到稳定状态逻辑“0”)。

在图11所示的示例中，栅极驱动电压信号721具有起始值0V，得到的监测到的电压781初始为0V并且得到的监测到的电流771初始为0A。当高频斜坡信号811由运算放大器121接收时，栅极驱动信号721开始下降，因而监测到的电压781和监测到的电流771开始上升。在该示例中，预定电压阈值100’被设置为3V，而预定电流阈值101’被设置为50mA。图示示出在监测到的电流771达到预定电流阈值100’之前监测到的电压781达到预定电压阈值101’。此时测试结束并且高频斜坡信号811停止，使栅极驱动信号721回到其原始起始值。

应当理解，为正确操作该测试模式，在开始测试序列之前，通道故障安全开关75中的其它FET必须被设置为“接通”状态，优选有过压/过流陷阱就绪。

当测试处于“关断”的通道时，在通道和现场故障测试期间，希望避免将输出通道完全通电，甚至是短暂通电。使用如上所述的部分接通测试允许在通道处于“关断”时检测短路开关故障。

应当理解，虽然参考FPGA说明了本发明，但是本发明同样能够使用离散的逻辑部件或ASIC来实现。

如图12所示，反向阻断电路76包括反向阻断晶体管91，该反向阻断晶体管91为高电流N沟道MOSFET。使用由位于FPGA和FET驱动器73中的控制电路产生的电荷泵信号732驱动反向阻断晶体管91。流过晶体管91的电流和晶体管91上的电压经由A/D转换器通道和放大器77b、78b被监测并发送到FPGA和FET驱动73。

当检测到反向电流流入数字输出时，则反向阻断晶体管91被关断(turn off)，以断开到外部电源的连接。

使用低电压电荷泵74产生反向阻断晶体管所需的正导通偏置电压简化了输出模块的电源要求。

图12示出传统电荷泵(有时称为二极管-电容器倍压器)的简单的低电压实现。电荷泵信号732的每次转变将一些电荷从方波驱动器传送到由开关二极管94、95限制的输出电容器93。

当要对通道故障安全开关75进行通道诊断测试时也可以关断反向阻断晶体管91。通过将反向阻断晶体管91关断并检查通道电压的变化，反向阻断晶体管91自身也可以针对接通通道被周期性地测试。与栅极串联的两个高电阻电阻器96、97和从栅极到源极的齐纳二极管(Zener diode)98一起使得在通道处于关断状态时将反向阻断晶体管91下拉到0V。

在电路中包括由低正向压降肖特基功率二极管组成的备用二极管92，以在反向阻断晶体管91故障或者驱动栅极的电荷泵路径出现故障的情况下允许操作。如果只有一个或者少量的通道处于该故障状况，则能够容忍引起的温度升高。

本发明优选实施例的另一方面是保护数字输出通道及其负载不受过压瞬时的影响。现在将参考图13更详细地描述瞬时抑制模块99。

瞬时抑制模块99经由反向阻断晶体管91接收通道输出信号753，并且提供信号761以驱动通道负载，并提供信号762给电压监测和A/D转换器78b。该模块包括串联的两个雪崩二极管131、132，以及两个电阻器133、134，其中电阻器133、134中每个与一个雪崩二极管并联并且跨这两个电阻器形成分压器。

这使得在通道处于通电状态时关于短路故障连续监测雪崩二极管。

短路故障是这类设备的主要故障模式，因此得到的诊断覆盖(diagnostic coverage)是很有益处的。

在图10所示的测试序列期间，当通道处于“接通”状态并且正在进行被断电能力的测试时，反向阻断电路76可以如上所述用于在开始测试序列之前断开通道故障安全开关75与通道负载之间的连接。这使得即使在其它并联通道正对负载进行通电时也能够测试通道被断电的能力。

因此，当驱动信号721倾斜上升并且被测试的FET 801、802开始关断时，自诊断“关断测试”电阻器33上的测量电压752将如图10所示那样下降，以指示FET 801、802被成功断电。该电压降取决于负载电流，并且同样适用于另一输出通道对并联负载进行通电的情况。

作为预防未被测试的输出通道的潜在断路故障以及防止负载的不适当断电的前提，比较器83可以用于验证在进行测试的输出通道被关断时负载电压保持不变。

如此限制的情况下，进行测试的输出通道可以仅仅被指示一次关断一个开关并且验证当反向阻断电路断开通道故障安全开关75与通道负载之间的连接时顶部VMON信号的衰减。

应当理解，为了清楚而在不同实施例中描述的本发明的有些特征也可以以组合的方式在单个实施例中提供。相反，为了简洁而在单个实施例中描述的本发明的各个特征也可以分开提供，或者以任何适当的组合提供。

应当认识到，在不背离由所附权利要求书限定的本发明的范围的情况下，可以对上述部件的构造和布置进行各种改变、变型和/或添加。

Claims (9)

1.一种装置(70)，包括：

包括晶体管(91)的输出通道，所述晶体管(91)具有栅极(72，73)、源极和漏极并且被配置成以取决于施加到所述栅极(72，73)的栅极驱动信号(721)的负载电压和负载电流驱动负载；

驱动器(72，73)，其产生所述栅极驱动信号(721)；以及

处理器(24)，其控制所述驱动器(72，73)，并且被连接以接收指示所述负载电压和所述负载电流的信号；

所述处理器(24)被布置成控制所述驱动器(72，73)以在预定时间间隔内使所述栅极驱动信号(721)从起始值开始单调变化；

监测所述负载电流；

监测所述负载电压；以及

在所述负载电压达到预定电压阈值、所述负载电流达到预定电流阈值或所述预定时间间隔终止的至少一种情况下，使所述栅极驱动信号(721)返回到所述起始值。

2.根据权利要求1所述的装置，其中，所述驱动器(72，73)包括接收命令信号(841)和斜坡信号(811)的运算放大器(121)，在要产生单调变化的栅极驱动信号(721)时，所述斜坡信号(811)为高频脉冲信号。

3.根据权利要求1所述的装置，所述输出通道还包括瞬时抑制模块(99)，所述瞬时抑制模块(99)包括：串联的两个雪崩二极管(131，132)，以及与所述各雪崩二极管(131，132)并联并且形成跨所述各雪崩二极管(131，132)的分压器的两个电阻器，其中，所述处理器还在操作上被布置成使用监测到的负载电压检测所述各雪崩二极管(131，132)的短路故障。

4.根据权利要求1所述的装置，其中，所述输出通道还包括反向阻断电路(76)和与所述负载并联的测试电阻器(33)，其中，在操作中，所述处理器(24)使所述反向阻断电路(76)断开所述通道与所述负载之间的连接；

控制所述驱动器(24)以设置所述栅极驱动信号(721)起始值以使所述负载被通电，以单调地改变所述栅极驱动信号(721)以使所述负载变成部分断电；以及

监测所述测试电阻器(33)上的电压。

5.根据权利要求1所述的装置，其中，所述栅极驱动信号起始值使所述负载断电，并且单调变化的所述栅极驱动信号使所述负载变成部分通电。

6.根据权利要求1所述的装置，被配置成断开所述输出通道与所述负载之间的连接，并监测测试电阻器(33)上的电压。

7.根据权利要求1所述的装置，还包括被配置成接收第二栅极驱动信号的第二栅极(72，73)。

8.根据权利要求7所述的装置，其中，在不与所述预定时间间隔交叠的第二预定时间间隔内，将发送到所述第二栅极(72，73)的所述第二栅极驱动信号从第二起始值开始单调变化。

9.根据权利要求8所述的装置，其中，所述第二预定时间间隔和所述第二起始值具有通常与所述预定时间间隔和所述起始值相似的值。

Images