CN101632249A - 发送装置、接收装置、编码器和编码方法 - Google Patents

发送装置、接收装置、编码器和编码方法 Download PDF

Info

Publication number
CN101632249A
CN101632249A CN200880005226A CN200880005226A CN101632249A CN 101632249 A CN101632249 A CN 101632249A CN 200880005226 A CN200880005226 A CN 200880005226A CN 200880005226 A CN200880005226 A CN 200880005226A CN 101632249 A CN101632249 A CN 101632249A
Authority
CN
China
Prior art keywords
information sequence
encoder
sequence
information
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880005226A
Other languages
English (en)
Inventor
冈村周太
村上丰
折桥雅之
岸上高明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Corp of America
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101632249A publication Critical patent/CN101632249A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

公开了例如由主BCH发送的信息和由非主BCH发送的信息之间的关系那样，在发送容易确保接收质量的第一信息序列和难以确保接收质量的第二信息序列时，能够提高难以确保接收质量的第二信息序列的差错率特性的发送装置和接收装置。在该装置中，通过编码器(102)，对非主BCH的信息序列Sn利用也包含主BCH的信息序列Sp的较长的码长进行编码。在接收端，使用接收到的主BCH的值以较长的码长对非主BCH的信息序列进行解码。由此，与仅用非主BCH进行编码的情况相比，能够获得较高的编码增益，从而能够改善非主BCH的接收特性。

Description

发送装置、接收装置、编码器和编码方法
技术领域
本发明涉及进行前向纠错(FEC：Forward Error Correction)处理的发送装置、接收装置、编码器和编码方法。
背景技术
目前，在3GPP(3rd Generation Partnership Project，第三代合作伙伴计划)中，在进行称为Evolved UTRA(UMTS Terrestrial Radio Access，UMTS陆地无线接入)和UTRAN(UMTS Terrestrial Radio Access Network，UMTS陆地无线接入网)的、IP(Internet Protocol，互联网协议)基准的无线接入网的标准化，作为第三代的蜂窝移动通信***的发展版。在Evolved UTRA中，在使用20MHz频带时，目标最大速率被规定为下行链路是100Mbps、上行链路是50Mbps。因此，最大速率中的频率效率分别为下行链路是5bps/Hz、上行链路是2.5Mbps/Hz。
在非专利文献1中，提出了Evolved UTRA中的下行链路上的广播信道(BCH：Broadcast CHannel的结构。图1表示所提出的BCH的结构。在该结构中，将BCH分为主BCH和非主BCH的两种来进行分层发送。在主BCH中，发送基站的使用带宽等需要在小区搜索后最初接收的信息。因此，主BCH被固定地分配由***预先决定的资源而发送。另外，作为主BCH，对一个基站的所有扇区同时发送同一信息。
另一方面，在非主BCH中，发送对各个扇区或各个移动终端的专用的信息。这里，因为接收了主BCH后接收非主BCH，所以也可以将预先决定的资源以外的资源分配给非主BCH而发送。另外，在非主BCH中包含了对各个扇区或各个移动终端的专用的信息，所以在非主BCH中，发送了对每个基站、每个扇区天线和/或每个帧不同的信号。
例如，如图1所示，在移动终端具有10MHz带宽的接收能力时，主BCH以中心的1.25MHz带宽被发送，而非主BCH以5MHz带宽被发送。另外，在其他的频带，分配复用了发送给对多个移动终端的数据的共享数据信道。
这里，在Evolved UTRA中，为了使小区的覆盖率(coverage)宽，期望提高主BCH的接收质量。但是，因为主BCH在1.25MHz的较少的带宽被发送，所以难以通过频率分集获得增益。
因此，在非专利文献1中，如图2所示，由移动终端对同时发送到多个扇区的主BCH进行软合成(Soft-Decision Decoding)接收来实现接收质量的提高，并示出了其有效性。另外，主BCH在各个无线帧的开头被发送，并且其在所有的帧中都为同一信号，所以能够进行时间分集来获得增益。
非专利文献1：樋口他、“Evolved UTRA下りリンクにおけゐ報知チヤネル構成の検討、”2006年電子情報通信学会ソサイエテイ大会予稿集B-5-30
发明内容
发明需要解决的问题
如上所述，使用合成或分集技术，在主BCH上所发送的信息能够容易地提高其接收质量(差错率特性)。
然而，对于非主BCH而言，不同的信号在扇区间和帧间被发送，所以在接收非主BCH时，存在来自其他扇区的非主BCH造成干扰的问题。因此，需要提高通过非主BCH被发送的信息的接收质量(差错率特性)的技术。
本发明的目的在于，提供例如通过主BCH发送的信息和通过非主BCH发送的信息的关系那样，在发送容易确保接收质量的第一信息序列和难以确保接收质量的第二信息序列时，能够提高难以确保接收质量的第二信息序列的差错率特性的发送装置和接收装置。
而且，本发明的目的还在于，提供如通过主BCH发送的信息和通过非主BCH发送的信息的关系那样，在采用接收装置正确地接收到第一信息序列后接收第二信息序列的结构时，能够提高第二信息序列的差错率特性的发送装置、接收装置、编码器和编码方法。
解决问题的方案
本发明的发送装置的一个形态所采用的结构，包括：第一编码器，对第一信息序列进行编码；第二编码器，对连接了第一信息序列和第二信息序列所得到的序列进行编码；以及发送单元，发送由所述第一编码器和所述第二编码器获得的编码序列。
根据该结构，通过由第二编码器对连接了第一信息序列和第二信息序列所得到的序列进行编码，能够增长第二信息序列的码长，并能够增大相当于该码长的第二信息序列的解码时的编码增益，所以能够提高难以确保接收质量的第二信息序列的差错率特性。
另外，本发明的发送装置的一个形态所采用的结构为：所述发送单元发送以下的序列：由所述第一编码器获得的所述第一信息序列的编码序列；以及在由所述第二编码器获得的所述第一信息序列的编码序列、所述第二信息序列的编码序列和奇偶校验序列中，除了所述第一信息序列的编码序列之外的所述第二信息序列的编码序列和所述奇偶校验序列。
根据该结构，能够发送在接收端可以对第一编码序列和第二编码序列进行解码的最低限度的数据。
另外，本发明的接收装置的一个形态所采用的结构，包括：第一解码器，通过对第一编码序列进行解码，从而获得第一信息序列；以及第二解码器，通过对连接了由所述第一解码器获得的所述第一信息序列和第二编码序列所得到的数据进行解码，从而获得第二信息序列。
根据该结构，能够根据由本发明的发送装置发送的第一编码序列和第二编码序列，将编码前的第一信息序列和第二信息序列解码。
另外，本发明的编码器的一个形态所采用的结构为：编码器，对第一信息序列和第二信息序列进行编码，根据所述第一信息序列生成第一奇偶校验序列，根据所述第一信息序列和所述第二信息序列生成第二奇偶校验序列。
根据该结构，通过由第二编码器对连接了第一信息序列和第二信息序列所得到的序列进行编码，能够增长第二信息序列的码长，并能够增大相当于该码长的第二信息序列的解码时的编码增益，所以能够提高第二信息序列的差错率特性。
发明的效果
根据本发明，能够实现在发送容易确保接收质量的第一信息序列和难以确保接收质量的第二信息序列时，可以提高难以确保接收质量的第二信息序列的差错率特性的发送装置和接收装置。另外，能够实现在采用接收装置正确地接收到第一信息序列后接收第二信息序列的结构时，可以提高第二信息序列的差错率特性的发送装置、接收装置、编码器和编码方法。
附图说明
图1是表示广播信道(BCH：Broadcast CHannel)的结构例的图。
图2是主BCH的移动终端中的软合成的示意图。
图3是表示本发明的实施方式1的发送装置的结构的方框图。
图4是用于说明实施方式1的编码器的结构的图。
图5是用于说明实施方式1的编码器的另一个结构的图。
图6是表示实施方式1的接收装置的结构的方框图。
图7是表示实施方式1的解码器的结构的方框图。
图8A～图8C是用于说明实施方式1的LDPC(低密度奇偶校验)解码器的动作的图。
图9是地面数字音频广播中的分层传输方式的示意图。
图10是表示实施方式2的发送装置的结构的方框图。
图11是用于说明实施方式2的内编码器的结构的图。
图12是用于说明实施方式2的内编码器的另一个结构的图。
图13是表示实施方式3的发送装置的结构的方框图。
图14是用于说明实施方式3的纠错和检测编码器的结构的图。
图15是表示实施方式3的接收装置的结构的方框图。
图16是表示实施方式3的纠错解码器的结构的方框图。
图17是用于说明实施方式3的动作的图。
图18是表示本发明的实施方式4的编码器的输入输出关系的图。
图19是表示一例实施方式4的校验矩阵H的结构的图。
图20是表示校验矩阵T1和T2的结构的图。
图21是表示实施方式4的编码器的结构的图。
图22是表示实施方式4的校验矩阵H的另一个结构的图。
图23是表示校验矩阵T1和T2的另一个结构的图。
图24是表示实施方式4的编码器的输入输出关系的图。
图25是表示实施方式4的解码器的结构和输入输出关系的图。
图26是表示本实施方式4的解码器的另一个结构的图。
图27是表示本实施方式4的解码器的另一个结构的图。
图28是表示实施方式4的校验矩阵H的另一个结构的图。
图29是表示本发明实施方式5的编码器的结构的图。
图30是表示实施方式5的编码器的另一个结构的图。
图31是表示本发明实施方式6的编码器的结构的图。
图32是表示实施方式6的校验矩阵H的结构的图。
图33是表示实施方式6的解码器的结构的图。
图34是表示本发明实施方式7的编码器的结构的图。
图35是表示实施方式7的解码器的结构的图。
图36是表示本发明实施方式8的通信***的整体结构的图。
图37是表示实施方式8的消失纠正编码器的结构的图。
图38是表示实施方式8的校验矩阵H的结构的图。
图39是表示实施方式8的消失纠正编码器的另一个结构的图。
图40是表示实施方式8的通信***的信号的发送接收流程的图。
图41是表示本发明实施方式9的通信***的整体结构的图。
图42是表示实施方式9的分组生成单元所生成的分组序列的图。
图43是表示实施方式9的消失纠正编码器的主要部分的结构的方框图。
图44是表示实施方式9的消失纠正解码器的主要部分的结构的方框图。
图45A～图45D是用于说明实施方式9的消失纠正编码器的动作的图。
图46是表示实施方式9的消失纠正编码器中使用的唐纳图(Tanner graph)的图。
图47A～图47B是表示实施方式9的一例交织图案的图。
图48A～图48E是用于说明实施方式9的消失纠正解码器的动作的图。
具体实施方式
以下，参照附图详细地说明本发明的实施方式。
(实施方式1)
在本实施方式中，说明改善Evolved UTRA中的非主BCH的接收质量的基站和移动终端。
图3表示本发明实施方式1的发送装置的结构。发送装置100设置在基站中。发送装置100通过主BCH发送信息序列Sp、通过非主BCH发送信息序列Sn、以及通过共享数据信道(SDCH：Shared Data CHannel)发送信息序列Sd。主BCH的信息序列Sp包含基站固有的信息，例如使用带宽等信息。非主BCH的信息序列Sn包含扇区或移动终端固有的信息等。SDCH的信息序列Sd包含发送给多个移动终端的发送数据。
编码器101利用规定的码长和编码率对主BCH的信息序列Sp进行纠错编码处理，并输出编码序列Cp。这里，能够使用块码即低密度奇偶校验(LDPC：Low-Density Parity-Check)码或特播码(Turbo code)作为编码方式。交织器104对编码序列Cp进行交织处理。调制器107对进行交织后的编码序列Cp进行PSK(Phase Shift Keying，相移键控)或QAM(Quadrature AmplitudeModulation，正交幅度调制)等数字调制，并输出调制码元Xp。
编码器102利用规定的码长和编码率，对连接了主BCH的信息序列Sp和非主BCH的信息序列Sn所得到的序列Sc(＝[Sp Sn])进行纠错编码处理。由此，与仅利用信息序列Sn进行纠错编码处理的情况相比，能够增长码长。若将此时获得的奇偶校验序列设为Pc，则编码器102将编码序列Cn(＝[Sn Pc])输出到交织器105，丢弃信息序列Sp的编码序列Sp’。交织器105对编码序列Cn进行交织处理。调制器108对进行交织后的编码序列Cn进行QPSK或QAM等数字调制，并输出调制码元Xn。
编码器103利用规定的码长和编码率对SDCH的信息序列Sd进行纠错编码处理，并输出编码序列Cd。交织器106对编码序列Cd进行交织处理。调制器109对交织后的编码序列Cd进行QPSK或QAM等数字调制，并输出调制码元Xd。
副载波映射单元110将调制码元Xp、Xn和Xd映射到OFDM(OrthogonalFrequency Division Multiplexing，正交频分复用)信号的副载波上。作为一例映射方法，能够采用图1所示的结构。此时，将Xp映射到中央的1.25MHz的频带上，将Xn映射到除了中央的1.25MHz的频带之外的5MHz的频带上，将Xd映射到除此之外的频带上。另外，仅在发送帧的开头的子帧中发送主BCH和非主BCH，所以在除此之外的子帧发送时，副载波映射单元110将Xd映射到所有的副载波上。
IFFT处理单元111对副载波信号进行IFFT(快速傅立叶逆变换)，从而进行多载波调制。保护间隔附加单元112将规定长度的保护间隔附加到多载波调制信号的开头。发送单元113对附加保护间隔后的多载波调制信号进行D/A变换、频率变换和放大等信号发送处理，并将处理后的信号提供给发送天线。
图4表示编码器102的结构。图4的编码器102具有比特连接单元102-1、LDPC编码器102-2和码字分离单元102-3。编码器102对比特连接单元102-1输入主BCH的信息序列Sp和非主BCH的信息序列Sn，并输出连接了这些序列所得到的序列Sc(＝[Sp Sn])。LDPC编码器102-2通过对连接所得到的序列Sc进行LDPC编码，从而输出连接所得到的序列Sc的编码序列Sc’和奇偶校验序列(奇偶校验位)Pc。码字分离单元102-3从输入数据中，将编码序列Sc’中的有关非主BCH的信息序列Sn的编码序列Sn’和奇偶校验序列(奇偶校验位)Pc分离，仅输出编码序列Sn’和奇偶校验序列Pc。
也就是说，码字分离单元102-3不输出通过LDPC编码器102-2所获得的、主BCH的编码序列Sp’、非主BCH的编码序列Sn’和奇偶校验序列Pc中的主BCH的编码序列Sp’，而输出非主BCH的编码序列Sn’和奇偶校验序列Pc作为编码序列Cn。
这样，编码器102对连接了主BCH的信息序列Sp和非主BCH的信息序列Sn所得到的信息序列Sc进行编码，而不是仅对非主BCH的信息序列Sn进行编码，从而获得由非主BCH的编码序列Sn’和奇偶序列Pc构成的编码序列Cn，所以与仅利用信息序列Sn进行纠错编码处理的情况相比，能够增长关于非主BCH的码长。其结果，能够提高关于非主BCH的信息序列Sp的差错率特性。
图5表示编码器102的另一个结构例。图5的编码器102与图4的结构相比，在比特连接单元102-1与LDPC编码器102-2之间设置交织单元102-4，并且在LDPC编码器102-2与码字分离单元102-3之间设置解交织单元102-5。也就是说，LDPC编码器102-2对交织后的连接序列ScI进行LDPC编码。解交织单元102-5仅对编码序列ScI’和奇偶校验位Pc中的编码序列ScI’进行解交织处理，输出编码序列Sc’和奇偶校验位Pc。这样，在图5的结构中，对交织后的连接序列ScI进行LDPC编码，所以能够抑制起因于非主BCH的信息序列Sn的数据排列等的纠错能力的降低，能够进一步地提高有关非主BCH的信息序列Sp的纠错率特性。
图6表示本发明实施方式1的接收装置的结构。接收装置200设置在移动终端中。接收装置200通过接收天线接收从发送装置(基站)100发送的信号。接收单元201对接收信号进行频率变换、放大、A/D变换、以及频率和时间同步等接收信号处理。保护间隔去除单元202去除附加在接收到的各个OFDM码元的开头的保护间隔。FFT处理单元203对去除保护间隔后的信号进行FFT(快速傅立叶变换)，从而提取副载波信号。
副载波解映射单元204提取被映射到事先决定的副载波上的主BCH的接收码元Xpr，并将其输出到解调器205。解调器205对接收码元Xpr进行解调，并将其输出到解交织器208。从解交织器208输出主BCH的编码序列Cpr。解码器211对利用规定的码长和编码率进行编码的编码序列Cpr进行解码，从而获得主BCH的信息序列Spr。
接收装置(移动终端)200通过使用频带和映射信息提取单元220提取在主BCH的信息Spr中包含的带宽的信息和频带的信息，并将这些信息输送到副载波解映射单元204，所述带宽的信息是由发送装置(基站)100使用的带宽的信息，所述频带的信息是映射了非主BCH的频带的信息。副载波解映射单元204基于使用频带和映射信息，提取对规定的副载波所分配的非主BCH的码元Xnr和SDCH的码元Xdr，并将这些码元Xnr和Xdr分别输送到解调器206和207。
这里，在由解码器211解码后的主BCH的信息序列Spr中存在差错时，接收装置200读取不了使用频带和映射信息，所以在接收到下一个发送帧的主BCH为止的期间停止接收处理。
解调器206对非主BCH的接收码元Xnr进行解调，并将其输出到解交织器209。从解交织器209输出非主BCH的编码序列Cnr。
解码器212利用非主BCH的编码序列Cnr和解码后的主BCH的信息序列Spr，获得非主BCH的信息序列Snr。实际上，解码器212连接非主BCH的编码序列Cnr和解码而得到的主BCH的信息序列Spr，并对该连接所得到的序列Cc(＝[Spr Cnr])进行解码，从而获得非主BCH的信息序列Snr。
图7表示解码器212的结构。因为在发送端进行以LDPC编码作为编码方式的编码，所以图7的结构是将LDPC码用于纠错编码方式的情况的例子。解码器212由Hsp存储单元214、Hn存储单元215、乘法器216和LDPC解码器217构成。
以下，举例说明解码器212的动作。考虑利用图8A所示的校验矩阵的情况。该校验矩阵定义码长12、编码率2/3的LDPC码。在校验矩阵中，将与Sp、Sn和Pc对应的部分的部分矩阵分别定义为Hsp(图8B)、Hsn和Hpc。另外，假设Hn＝[Hsn Hpc](图8C)。在Hsp存储单元214中，存储了部分矩阵Hsp。在Hn存储单元215中，存储了部分矩阵Hn。
乘法器216对由解码器211解码所得的主BCH的信息序列Spr和Hsp存储单元214所存储的部分矩阵Hsp进行矩阵乘法运算。这里，若将Spr设为(s1、s2、s3、s4)，则乘法运算结果Ep＝(e1、e2、e3、e4)由下式(1)表示。
Ep = Hsp × Spr
= e 1 e 2 e 3 e 4 1 0 0 0 0 1 1 1 1 0 0 1 0 1 1 0 s 1 s 2 s 3 s 4 . . . ( 1 )
另外，乘法器216将以“0”和“1”表示的Ep的各个要素变换为以“1”和“-1”表示的码元。其后，乘法器216将乘法运算结果Ep输送到LDPC解码器217。LDPC解码器217利用乘法器216的乘法运算结果Ep、从解交织器209发送来的编码序列Cnr、以及由Hn存储单元215存储的部分矩阵Hn，进行LDPC解码处理。
以下，叙述由LDPC解码器217进行的LDPC解码算法。LDPC解码器217基于最小和(min-sum)解码进行LDPC解码。这里，部分矩阵Hn是二元(K×J)矩阵，并且是LDPC码的校验矩阵。在图8的例子中，K＝4、J＝8。这里，记载为校验矩阵Hn的第k行j列的元素Hkj。如下式(2)那样地定义集合[1、J]的部分集合A(k)和B(j)。
A(k)≡{j：Hkj＝1}
                                 .........(2)
B(j)≡{k：Hkj＝1}
也就是说，A(k)表示在校验矩阵H的第k行中的元素为“1”的列索引的集合，而B(j)表示在校验矩阵H的第j列中的元素为“1”的行索引的集合。另外，将从集合A(k)中去除元素j后的、剩余的元素j’表示为j’∈A(k)\j。同样地，将从集合B(j)中去除元素k后的、剩余的元素k’表示为k’∈B(j)\k。
步骤1(初始化)：对满足Hkj＝1的所有的组(k、j)，设为对数先验值比是βkj＝0。另外，将作为反复次数的计数值的变量设为q＝1，并将最大反复次数设定为Q。
步骤2(行处理)：对于以k＝1、2、...、K的顺序满足Hkj＝1的所有的组(k、j)，利用以下的更新的式(3)更新对数外部比αkj。
α kj = ( Π j ′ ∈ A ( k ) \ j sign ( λ j ′ + β kj ′ ) ) min j ′ ∈ A ( k ) \ j | λ j ′ + β kj ′ | · sign ( e k ) . . . ( 3 )
另外，在式(3)中的、λj相当于非主BCH的编码序列Cn，(c^1、...、c^J)相当于接收到的非主BCH的编码序列Cnr。
步骤3(列处理)：对于以j＝1、2、...、J的顺序满足Hkj＝1的所有的组(k、j)，利用以下的更新的式(4)更新βkj。
β kj = Σ k ′ ∈ B ( j ) / k α k ′ j . . . ( 4 )
步骤4(后验概率的计算)：提供min-sum解码后的LLR作为下式(5)。
Λ j = λ j + Σ k ′ ∈ B ( j ) α k ′ j . . . ( 5 )
步骤5(暂时估计后的计算)：对于j∈[1、J]，进行下式(6)的计算。
c ^ j = 0 sign ( Λ j ) = 1 1 sign ( Λ j ) = - 1 时.........(6)
步骤6(奇偶校验)：检查暂时估计字是否为码字。若(c^1、...、^J)满足下式(7)，则输出(c^1、...、c^J)作为估计字，并结束算法。
( c ^ 1 , . . . , c ^ J ) H T = 0 . . . ( 7 )
步骤7(反复次数的计数)：若为q＜Q，则对q进行增值(increment)，并返回到步骤2。若为q＝Q，则输出(c^1、...、c^J)作为估计字，并结束算法。
这里，LDPC解码器217与以往的min-sum解码的不同之处在于，在步骤2中进行式(3)。在式(3)中，通过乘以sign(ek)，能够仅利用部分矩阵Hn和乘法运算结果Ep，实现以校验矩阵H定义的LDPC码的解码。这是因为在本实施方式中，所接收的主BCH的信息序列Spr中无差错，所以能够实现的处理。
解码器212将通过解码而获得的信息序列(＝[Snr Pcr])分成非主BCH的信息序列Snr和奇偶校验位Pcr，并仅输出非主BCH的信息序列Snr。
解调器207对SDCH的接收码元Xdr进行解调，并将其输出到解交织器210。从解交织器210输出SDCH的编码序列Cdr。解码器213对以规定的码长和编码率进行编码的编码序列Cdr进行解码，从而获得SDCH的信息序列Sdr。
如上所述，根据本实施方式，由发送装置(基站)100利用主BCH的信息序列Sp也包含的较长的码长对非主BCH的信息序列Sn进行编码，由接收装置(移动终端)200使用所接收的主BCH的值以较长的码长对非主BCH的信息序列Snr进行解码。
由此，与仅利用非主BCH进行编码相比，能够获得较高的编码增益，能够改善非主BCH的接收特性。也就是说，能够达成在存在干扰的环境下提高抗干扰性的目的。另外，一般在增长码长时需要追加的信息比特，但在本发明中，利用已知的主BCH作为追加的信息比特，所以能够增长码长而不增减要发送的非主BCH的信息比特数。
进而，接收装置(移动终端)200首先进行主BCH的信息序列的接收和解码，获得发送装置(基站)100所使用的带宽等信息后，进行非主BCH的信息序列的接收和解码，所以在非主BCH的解码时，能够使用正确的主BCH的信息序列。因此，能够仅利用非主BCH的较短的码长的解码器212，实现与利用进一步包含主BCH的码长进行编码的非主BCH对应的码字Cnr的解码。由此，接收装置(移动终端)200无需具备与较长的码长对应的解码器，所以能够削减电路规模和新的硬件的开发成本。
另外，在本实施方式中，采用了图1所示的信道结构，但即使在采用了不同的结构时，也能够适用本发明。例如，即使在主BCH和非主BCH的发送频带不相邻时，也只要变更图3中的副载波映射单元110的映射图案以及图6中的副载波解映射单元204的解映射图案，就能够适用本实施方式的发送装置100和接收装置200。
另外，在本实施方式中，以发送装置100和接收装置200都具备一个发送和接收天线的结构为例进行了说明，但本发明还能够适用于它们各自具备多个天线的多输入多输出(MIMO)***。此时，非主BCH不仅受到扇区间的干扰，还受到来自不同的空间复用流的干扰，所以通过本发明提高的编码增益的效果更显著。
另外，在本实施方式中，在对非主BCH的信息序列Sn进行编码时，采用了利用连接了主BCH的信息序列Sp和非主BCH的信息序列Sn而得到的信息序列Sc进行编码的结构，但即使连接所得的信息序列Sc的序列长度与信息序列长度不同，也能够通过进行零填充(zero padding)或删截等操作，增长码长而进行编码。
例如，在连接所得的信息序列Sc的序列长度短于规定的码长的信息序列长度时，也可以填充零序列而进行编码处理。此时，填充后的零序列不被发送，在接收装置200进行解码时，重新填充零序列而进行解码。另外，在连接而得到的信息序列Sc的序列长度长于规定的码长的信息序列长度时，削除(删截)主BCH的信息序列Sp的信息序列的一部分，从而使连接而得到的信息序列Sc的序列长度与规定的码长的信息序列长度匹配。此时，只要在发送装置100与接收装置200之间共享用于删截的规则，则在接收装置200对非主BCH的信息序列Sn进行解码时，能够利用同一规则对主BCH的信息序列Sp进行删截，并将其用于解码。作为此时的规则，例如能够使用以下的规则等。
·从Sp的开头删截L比特(L为超过规定的码长的信息序列长度的比特数)
·从Sp的最末端删截L比特
·设将Sp的信息序列长度Kp除以L而得到的数为M，每隔M比特地进行删截
(实施方式2)
本实施方式是将本发明适用于地面数字播放等所使用的分层传输方式的实施方式。以下，以地面数字音频广播中使用的分层传输方式为例，说明本实施方式。
图9是地面数字音频广播中的分层传输方式的示意图。在图9的例子中，数据层是两层，同时发送三频段(segment)。在三频段形式中，能够在中央部分的一个OFDM频段与另外两个OFDM频段之间进行对传输特性不同的两层进行同时传输的分层传输。各个分层中，能够对每个分层指定载波调制方式、内码的编码率和时间交织长度等参数。另外，对中央部分的OFDM频段，仅在该频段中进行频率交织，从而能够利用仅接收一频段形式的信号的接收机来接收业务(servers)的一部分。
图10表示进行分层传输的发送装置的结构。发送装置300设置在基站中。TS重新复用单元301复用一频段播放的TS(Transport Stream，传输流)和三频段播放的TS。外编码器302对复用后的TS进行纠错编码。分层划分单元303将外编码后的序列重新划分为一频段播放的TS和三频段播放的TS，并将一频段播放的TS输送到分层信号处理单元304-1以及将三频段播放的TS输送到分层信号处理单元304-2。
分层信号处理单元304-1和304-2分别对所输入的一频段播放的TS和三频段播放的TS进行能量扩频处理、延迟校正和字节(byte)交织等处理。
内编码器305输入分层处理后的一频段播放的TS(S1)，对其进行纠错编码，并输出编码序列D1。
在内编码器306对三频段播放的TS进行编码时，还利用一频段播放的TS进行编码。
图11表示内编码器306的结构。内编码器306具有比特连接单元306-1、内编码单元306-2和码字分离单元306-3。在内编码器306中，比特连接单元306-1输入三频段播放的TS(S3)和一频段播放的TS(S1)，并输出连接了这些TS所得的序列。内编码单元306-2对连接所得的序列进行内编码，从而输出由三频段播放的编码序列S3’、一频段播放的编码序列S1’和奇偶校验序列(奇偶校验位)Pn构成的编码序列D3。码字分离单元306-3输出从由内编码单元306-2获得的三频段播放的编码序列S3’、一频段播放的编码序列S1’和奇偶校验序列(奇偶校验位)Pn中的、三频段播放的编码序列S3’和奇偶校验序列(奇偶校验位)Pn作为编码序列D2，而不输出一频段播放的编码序列S1’。
具体地进行说明。这里，将一频段播放的TS的一部分即长度为K1的信息序列设为S1，将三频段播放的TS的一部分即长度为K3的信息序列设为S3。内编码单元306-2进行块编码。作为此时可使用的块编码方式的例子，可举LDPC码。通过内编码单元306-2获得的编码序列D3如下式(8)表示。
D3＝[S1’S3’Pn].........(8)
其中，编码序列S1是在发送三频段播放的TS时不需要的信息，所以由码字分离单元306-3丢弃，内编码器306发送编码序列D2＝[S3’Pn]。
由此，与内编码器306仅利用信息序列S3进行编码的情况相比，能够利用较长的码长对信息序列S3进行编码。其结果，接收时的编码增益增大，三频段播放的TS的接收质量(差错率特性)提高。
尤其，在地面数字播放中进行分层传输时，在高层发送比特率较高的信息(例如，高清晰度(Hi-Vision)图像)，所以与低层相比，在高层中使用64QAM等调制度高，却容易产生差错的调制方式。若利用本发明，则能够增大高层的编码增益，对差错具有抗性，从而能够提供高质量传输。
图12表示内编码器306的另一个结构例。图12的内编码器306与图11的结构相比，在比特连接单元306-1与内编码单元306-2之间设置交织单元306-4，并且在内编码单元306-2与码字分离单元306-3之间设置解交织单元306-5。也就是说，内编码单元306-2对交织后的连接序列SI进行编码。解交织单元306-5仅对编码序列S1’、S3’和奇偶校验位Pn中的编码序列S1’和S3’进行解交织处理。
返回到图10，继续说明发送装置300的整体结构。
载波调制单元307-1和307-2分别对编码序列D1和D2进行比特交织后，利用PSK和QAM等与各个层相应的数字调制方式进行调制。分层合成单元308合成一频段播放的TS和三频段播放的TS。
交织器309对合成后的码元序列进行时间和频率交织。OFDM频段帧构成单元310将交织后的码元序列分配给OFDM频段帧。
IFFT单元311进行IFFT处理，从而进行OFDM调制。保护间隔附加单元312将规定长度的保护间隔附加到各个OFDM码元的开头。发送单元313对附加保护间隔后的多载波调制信号进行D/A变换、频率变换和放大等信号发送处理，并将发送处理后的信号提供给发送天线。
如上所述，根据本实施方式，利用还包含了低层的信息序列S1的、较长的码长对高层的信息序列S3进行编码，从而与仅利用高层进行编码相比，能够获得较高的编码增益，并能够改善高层的接收特性。另外，一般在增长码长时需要追加的信息比特，但在本实施方式中，利用已知的低层的比特作为追加的信息比特，所以能够增长码长而不增减要发送的高层的信息比特数。
另外，在本实施方式中，以地面数字音频广播中的三频段播放为例进行了说明，但例如能够广泛地适用于13频段播放等进行分层传输的传输方式。
另外，在本实施方式中，将数据层数设为2而进行了说明，但层数也可以为3以上。也就是说，在高层的信息序列的编码时，连接与比该层低层的信息序列后进行编码即可。由此，能够采用较长的码长，从而能够提高解码时的编码增益。
(实施方式3)
本实施方式是将本发明的连接多个信息序列而进行编码的原理适用于混合ARQ(Automatic Repeat reQuest，自动重传请求)的实施方式。在本实施方式中，在重发发生了差错的纠错编码块时，通过组合多个纠错编码块，构成以比上次发送时长的码长进行重发的纠错码字块，并仅发送其奇偶校验部分。
图13表示本实施方式的发送装置的结构。
发送装置400将发送数据信号输入到发送数据信号存储器401和发送数据信号选择单元402。发送数据信号存储器401存储所输入的发送数据信号。
发送数据信号选择单元402在首次发送时，将新输入的发送数据信号输送到纠错和检测编码器403，而在重发时，将发送数据信号存储器401所存储的发送数据输送到纠错和检测编码器403。
这里，纠错和检测编码器403采用能够与J种类(N1、N2、···、NJ，其中，N1＜N2＜···＜NJ)的长度的纠错码字块、以及I种类(R1、R2、···、RI，其中，R1＜R2＜···＜RI)的编码率的编码对应的结构。纠错和检测编码器403对数据信号以规定的码长Nj和编码率Ri进行纠错和差错检测编码。作为此时的编码方式，例如，将CRC(Cyclic Redundancy Check，循环冗余校验)等差错检测用的奇偶校验位提供给经LDPC编码、卷积编码或特播编码后的码字。尤其，作为LDPC码，能够基于该码的结构同时实施纠错编码和差错检测编码，所以在本实施方式中，以使用LDPC码的结构为例进行说明。
纠错和检测编码器403首先将发送数据Si(i＝1、2、···、Ns)按每Ki比特划分为NB个块。以下，将该块称为纠错码字块。另外，在Ns/NB不为整数时，将适当的比特追加到Si的后面来调整发送比特数，以使Ns/NB为整数。接着，纠错和检测编码器403对每个纠错码字块进行LDPC编码。这里，若将由Nj比特构成的纠错码字块设为C，将Mj×Nj大小的LDPC码的校验矩阵设为H1，则通过满足下式(9)的任意的方法来进行LDPC编码。
H1C＝0.........(9)
图14表示本实施方式的纠错和检测编码器403的结构。纠错和检测编码器403将从发送数据信号选择单元402输出的数据D1和D2输入到切换器403-1。在重发请求信号为不请求重发的信号时，切换器403-1将初次发送数据D1和D2输送到纠错和检测编码单元403-2。相对于此，在重发请求信号为请求重发的信号时，切换器403-1将发送数据信号存储器401所存储的重发数据D1和D2输送到比特连接单元403-3。
比特连接单元403-3连接重发数据D1和D2而生成数据D3，并将其输送到纠错和检测编码单元403-4。
纠错和检测编码单元403-2通过分别对初次发送数据D1和D2以码长Ni进行编码，从而生成编码数据C1＝[D1P1]和C2＝[D2P2]，并将这些数据输送到切换器403-6。这里，P1和P2表示通过进行编码所获得的奇偶校验位。
纠错和检测编码单元403-4对连接重发数据D1和D2后的重发数据D3以长于初次发送时的码长Ni的码长Nk进行编码，从而生成编码数据C3＝[D3
P3](＝[D1D2P3])，并将其输送到码字分离单元403-5。这里，P3表示通过进行编码所获得的奇偶校验位。
码字分离单元403-5从所输入的编码数据C3分离奇偶校验位P3，并仅输出奇偶校验位P3。
在重发请求信号为不请求重发的信号时，切换器403-6选择并输出来自纠错和检测编码单元403-2的编码数据C1和C2。相对于此，在重发请求信号为请求重发的信号时，切换器403-6选择并输出来自码字分离单元403-5的奇偶校验位P3。
这样，在重发发生了差错的纠错编码块时，纠错和检测编码器403通过组合多个纠错编码块，构成以比上次发送时长的码长进行重发的纠错码字块，并仅输出其奇偶校验部分。
发送数据信号生成器404通过对来自纠错和检测编码器403的输出信号进行规定的调制处理而生成发送数据信号，并将其输送到信号发送单元406。控制信号生成单元405生成控制信号，并将其发送到信号发送单元406，所述控制信号由LDPC码的码长和编码率、纠错码字块数NB、表示各个纠错码字块是重发还是初次发送的重发标记、调制方式、以及同步和信道估计用的前置码信号等构成。信号发送单元406将控制信号和数据信号配置在发送帧中的规定位置，并且将其变换为无线信号，从而生成发送信号，并从天线发送该发送信号。
另外，发送装置400通过信号接收单元407接收从后述的图15的接收装置500发送的重发请求信号。重发请求信号解码单元408对所接收的重发请求信号进行规定的解调和解码处理，复原重发请求信号所包含的差错检查结果，并将该差错检测结果(在该图中记述为重发请求信号)输送到发送数据信号选择单元402以及纠错和检测编码器403。
图15表示接收从发送装置400发送的信号的接收装置的结构。接收装置500将通过天线接收到的信号输入到数据信号接收单元501和控制信号接收单元502。
控制信号接收单元502对位于分组的开头、中间或最末端的控制信号块进行解调和解码。这里，在控制信号中包含纠错码字块的块数NB、重发标记、纠错码字的码长和编码率。控制信号接收单元502将纠错码字块的块数NB输送到差错检测结果存储器505。另外，控制信号接收单元502将重发标记发送到纠错解码器503。另外，在控制信号中还包含接收信号的调制方式、同步和信号估计用的前置码信号，但它们与本发明没有直接的关系，所以省略其说明。
数据信号接收单元501在初次发送信号的接收时，接收由NB个纠错码字块构成的数据信号。另外，数据信号接收单元501在接收重发信号时，接收由NP个奇偶校验块构成的数据信号。数据信号接收单元501将接收到的数据信号输送到纠错解码器503。另外，数据信号接收单元501将接收到的数据信号输送到解调信号存储器506，以使其用于重发时的处理。解调信号存储器506对每个相应的纠错码字块存储数据信号。
纠错解码器503从开头的纠错码字块依序进行纠错解码处理。纠错解码器503基于重发标记，在要解码的纠错码字块是初次发送的块时仅使用接收数据进行纠错解码处理。相对于此，如果要解码的纠错码字块是重发块，则纠错解码器503利用解调信号存储器506所存储的上次发送时的发送数据和这次接收到的接收数据进行纠错解码处理。另外，在初次发送时，重发标记在所有的纠错码字块中表示初次发送，所以仅使用接收数据进行纠错解码处理。
图16表示本实施方式的纠错解码器503的结构。纠错解码器503将从数据信号接收单元501输出的数据信号输入到切换器503-1。切换器503-1基于重发标记，在重发标记表示不是重发时，将数据信号即初次发送的编码数据C1’＝[D1’P1’]和C2’＝[D2’P2’]输送到纠错解码单元503-2。
相对于此，在重发标记表示重发时，切换器503-1将数据信号即通过重发而被传输的奇偶校验位P3’输送到接收字连接单元503-3。
接收字连接单元503-3将解调信号存储器506所存储的上次接收时的接收数据即编码数据D1’和D2’如下式(10)那样地连接到奇偶校验位P3’，并将连接所得的码字Ck输送到后续的纠错解码单元503-4。
Ck＝[D1’D2’P3].........(10)
纠错解码单元503-4对连接而得到的长度为Nk的码字Ck以长于纠错解码单元503-2的码长Ni的码长Nk进行纠错解码。
在重发标记表示不是重发时，切换器503-5输出纠错解码单元503-2的解码结果，而在重发标记表示重发时，切换器503-5输出纠错解码单元503-4的解码结果。
纠错解码器503将进行纠错解码后的接收数据输送到差错检测器504和接收数据核对单元509。其后，纠错解码器503对下一个纠错码字块进行纠错解码处理。
差错检测器504对进行纠错解码后的纠错码字块进行差错检测。在LDPC码的情况下，作为差错检测，根据上述的校验矩阵H1和解码后的纠错码字块C’是否满足下式(11)，进行检测。
H1C′＝0.........(11)
在解码后的纠错码字块C’中存在差错时，式(11)的右边不为零矢量。差错检测器504将经编码的差错检测结果发送到差错检测结果存储器505，并对下一个纠错码字块进行差错检测。这里，作为差错检测结果的编码的一例，能够利用以下的方法，即在不存在差错时发送“0”，而在存在差错时发送“1”。
差错检测结果存储器505具有NB个存储地址，逐次存储从差错检测器504输出的每个纠错码字块的差错检测结果。差错检测结果存储器505在第nB存储地址中存储第nB纠错码字块的差错检测结果。
下面说明NB个的所有纠错码字块的差错检测结束，并且所有的检测结果是“0”的情况的动作。
此时，差错检测结果存储器505发送存储数据控制信号，所述存储数据控制信号用于指示删除解调信号存储器506所存储的每个纠错码字块的接收数据。解调信号存储器506基于从差错检测结果存储器505输出的存储数据控制信号，删除存储的接收数据。
另外，差错检测结果存储器505将差错检测结果输送到接收数据核对单元509。接收数据核对单元509核对接收数据和差错检测结果，并将与无差错的纠错码字块对应的接收数据输送到后级。另外，此时，所有的检测结果是“0”，所以输送所有的接收数据。
接着，说明差错检测结果是“1”的纠错码字块被发送来的情况的动作。
在该情况下，在差错检测结果存储器505检测出差错检测结果是“1”的纠错码字块时，将存储数据控制信号输送到解调信号存储器506，所述存储数据控制信号用于指示删除差错检测结果是0”的纠错码字块的接收数据以及指示保持差错检测结果是“1”的纠错码字块的接收数据。
另外，差错检测结果存储器505将重发块指示信号发送到重发请求信号生成单元507，所述重发块指示信号指示差错检测结果是“1”的纠错码字块的重发。
另外，差错检测结果存储器505将每个纠错码字块的差错检查结果输送到接收数据核对单元509。接收数据核对单元509核对接收数据和差错检测结果，并仅将与无差错的纠错码字块对应的接收数据输送到后级。
解调信号存储器506基于存储数据控制信号，删除差错检测结果是“0”的纠错码字块的接收数据。另外，解调信号存储器506保持差错检测结果是“1”的纠错码字块的接收数据。重发请求信号生成单元507基于从差错检测结果存储器505发送来的重发块指示信号，生成记述了要重发的纠错码字块的重发请求信号，并将其输送到信号发送单元508。信号发送单元508对重发请求信号进行规定的编码处理和调制处理，并将其发送到发送装置400。
以图17为例说明如上说明的本实施方式的信号的发送接收流程。在该例子中，发送装置400进行发送数据D1和D2的发送。
(1)发送装置400对发送数据D1和D2以编码长度N1和编码率R1进行编码，从而获得纠错码字块C1＝[D1P1]和C2＝[D2P2]。
(2)发送装置400将纠错码字块C1和C2发送到接收装置500。
(3)接收装置500接收经过通信路径而来的纠错码字块C11和C21，并对它们进行纠错解码。接收装置500进行差错检测，检测接收数据D11和D21中有无差错。
以下，说明接收数据D11和D21中存在差错时的例子。
(4)接收装置500将纠错解码前的接收数据D11和D21存储在解调信号存储器506中。
(5)接收装置500将用于请求重发发送数据D1和D2的重发请求信号发送到发送装置400。
(6)发送装置400在接收重发请求信号时，对连接发送数据D1和D2而得到的D3＝[D1D2]以编码长度N2(其中，N1＜N2)和编码率R2进行编码，获得纠错码字块C3＝[D3P3]。
(7)发送装置400仅将通过进行编码所获得的奇偶校验块P3发送到接收装置500。
(8)接收装置500接收经过通信路径而来的奇偶校验块P31，使用解调信号存储器506所存储的D11、D21和P31进行纠错解码，进而对该解码结果进行差错检测。
(9)若解码结果无差错，则接收装置500将通过(8)的解码处理所获得的D12和D22输送到后级作为接收数据。
(10)接收装置500将表示已正确地解码的确认响应信号发送到发送装置400。
如上说明，根据本实施方式，在重发有差错的纠错码字块时，利用比上次长的码长进行编码，仅发送其奇偶校验部分，从而能够在重发时利用纠错能力强的、较长的码长进行编码，并且通过仅发送其奇偶校验部分，能够削减重发所需要的通信频带。
另外，在本实施方式中，发送装置400仅发送奇偶校验块，但不仅发送奇偶校验块，也可以发送纠错码字块的整体。由此，也能够利用接收装置500的解码时新发送的纠错码字块整体，所以提高解码时的增益。
(实施方式4)
在本实施方式中，参照附图说明对连接了多个分层数据所得的数据进行编码的编码器。在本实施方式中，说明利用低密度奇偶校验码(LDPC码)作为编码方式，并且层数为2的情况下的例子。
图18表示编码器600的输入输出关系。编码器600将第一分层数据S1和第二分层数据S2作为输入，并将第一分层数据S1、第一分层奇偶校验P1、第二分层数据S2和第二分层奇偶校验P2作为输出。以下，假设第二分层数据S2是与第一分层数据S1相比，其为高层的分层数据。
编码器600对由图19所示的校验矩阵H定义的LDPC码进行编码。校验矩阵H采用能够分成部分矩阵H1和部分矩阵H2的结构。
部分矩阵H1由与第一分层数据S1对应的校验矩阵Hs1以及与第一分层奇偶校验P1对应的校验矩阵T1构成。另外，在部分矩阵H1中，与第二分层数据S2对应的部分和与第二分层奇偶校验P2对应的部分由零矩阵构成。
部分矩阵H2由与第一分层数据S1和与第二分层数据S2对应的Hs2、以及由与第二分层奇偶校验P2对应的校验矩阵T2构成。另外，与第一分层奇偶校验P1对应的部分由零矩阵构成。
编码器600利用第一分层数据S1和由校验矩阵H的Hs1表示的部分矩阵，求第一分层奇偶校验P1。另外，编码器600利用第一分层数据S1、第二分层数据S2和由校验矩阵的Hs2表示的部分矩阵，求第二分层奇偶校验P2。
以与第一分层奇偶校验对应的校验矩阵T1以及与第二分层奇偶校验对应的校验矩阵T2分别采用图20所示的结构的情况为例，说明编码器600的具体结构例子。
校验矩阵T1和T2是第一行的第一列的元素为1，在第二行以后，第i行的第i-1列和第i列的元素为1的矩阵。此时，可将部分矩阵H1和H2分别考虑为RA码(Repeat-Accumulate，重复累积码)。因此，能够采用图21所示的结构作为编码器600的内部结构。另外，在图21中，M1表示部分矩阵H1的行数，M2表示部分矩阵H2的行数。
图21的编码器600所采用的结构，包括：切换器601、校验矩阵Hs1存储单元602、校验矩阵Hs2存储单元603、权重乘法器604-1～604-M1和604-1～604-M2、mod2加法器605-1～605-M1、605-1～605-M2、609-1和609-2、延迟器606-1～606-M1、606-1～606-M2、610-1和610-2、以及并串行变换单元607和608。
另外，以下，通过校验矩阵Hs1存储单元602、权重乘法器604-1～604-M1、mod2加法器605-1～605-M1和609-1、延迟器606-1～606-M1和610-1、以及并串行变换单元607，生成第一分层奇偶校验P1。将用于生成第一分层奇偶校验P1的这些结构称为第一分层奇偶校验生成单元600-1。另外，通过校验矩阵Hs2存储单元603、权重乘法器604-1～604-M2、mod2加法器605-1～605-M2和609-2、延迟器606-1～606-M2和610-2、以及并串行变换单元608，生成第二分层奇偶校验P2。将用于生成第二分层奇偶校验P2的这些结构称为第二分层奇偶校验生成单元600-2。
切换器601对输入到第二分层奇偶校验生成单元600-2的数据进行切换。
校验矩阵Hs1存储单元602存储校验矩阵Hs1中的“1”和“0”的排列，并将基于该排列的权重输送到权重乘法器604-1～604-M1。权重乘法器604-1～604-M1将第一分层数据S1与权重(weight)相乘。
Mod2加法器605-1～605-M1对权重乘法器604-1～604-M1的输出与从延迟器606-1～606-M1输出的一个时刻前的mod2加法器605-1～605-M1的输出进行mod2加法运算，并将其输出到并串行变换单元607和延迟器606-1～606-M1。
在输入第一分层数据S1的期间，并串行变换单元607分别保持mod2加法器605-1～605-M1的输出，在第一分层数据S 1的输入结束后，从mod2加法器605-1的输出结果开始将这些输出依序输出到mod2加法器609-1。
Mod2加法器609-1对并串行变换单元607的输出与从延迟器610-1输出的一个时刻前的mod2加法器609-1的输出进行mod2加法运算，并输出该结果作为第一分层奇偶校验P1。
对于生成第二分层奇偶校验P2的第二分层奇偶校验生成单元600-2，各个处理单元也发挥与用于求第一分层奇偶校验P1的第一分层奇偶校验生成单元600-1相同的作用。不同之处在于，校验矩阵Hs2存储单元603存储校验矩阵Hs2中的“1”和“0”的排列、以及并串行变换单元608在第一分层数据S1和第二分层数据S2的输入结束后，从mod2加法器605-1的输出结果开始将这些输出依序输出到mod2加法器609-2。
由此，编码器600在求第二分层奇偶校验P2时，不仅能够对第二分层数据S2进行编码，还能够包含第一分层数据S1而对其进行编码。其结果，相对于第二分层数据的编码的码长，增长相当于第一分层数据S1的码长的长度，从而能够提高第二分层数据的容错性。
如上说明，编码器600将第一分层数据S1和第二分层数据S2作为输入，并将第一分层数据S1、第一分层奇偶校验P1、第二分层数据S2和第二分层奇偶校验P2作为输出。
另外，编码器600利用图19所示的单一的校验矩阵H进行编码，从而能够同时获得第一分层奇偶校验P1和第二分层奇偶校验P2。
另外，在以上的说明中，说明了编码器600利用图19的校验矩阵H对两层的数据进行编码的情况，但校验矩阵H只要由仅基于第一分层数据S1生成第一分层奇偶校验P1的部分矩阵H1、以及基于第一分层数据S1和第二分层数据S2生成第二分层奇偶校验P2的部分矩阵H2构成即可，对部分矩阵H1和H2来说，可以使用任意的校验矩阵。
另外，校验矩阵H也可以具备仅基于第一分层数据S1生成第一分层奇偶校验P1的部分矩阵H1、以及基于第一分层数据S1、第二分层数据S2和第一分层奇偶校验P1生成第二分层奇偶校验P2的部分矩阵H2。图22表示此时的校验矩阵H。在图19的部分矩阵H2中，与第一分层奇偶校验P1对应的列为零矩阵，相对于此，在图22的部分矩阵H2中，存在与第一分层奇偶校验P1对应的校验矩阵Hp1。
通过采用如图22那样的结构，在第二分层数据S2的编码时，能够除了增长相当于第一分层数据S1的码长的长度，还使码长增长相当于第一分层奇偶校验P1的码长的长度而进行编码，所以能够提高第二分层数据S2的容错性。
另外，在以上的说明中，说明了与第一分层奇偶校验对应的校验矩阵T1和与第二分层奇偶校验对应的校验矩阵T2采用如图20那样的结构的情况，但并不限于此，例如，如图23所示，也可以将下三角矩阵用于校验矩阵T1或T2。由此，校验矩阵H具备仅基于第一分层数据S1生成第一分层奇偶校验P1的部分矩阵H1、以及基于第一分层数据S1、第二分层数据S2和第一分层奇偶校验P1生成第二分层奇偶校验P2的部分矩阵H2。
另外，在以上的说明中，说明了第一分层数据S1和第二分层数据S2并行地输入到编码器600，从编码器600并行地输出第一分层数据S1和第一分层奇偶校验P1、以及第二分层数据S2和第二分层奇偶校验P2的情况，但如图24所示，即使在串行地输入这些的编码器600A中，利用校验矩阵H进行编码，也能够获得本发明的效果。
接着，说明对利用校验矩阵H进行了编码的码字进行解码的解码器。图25表示解码器的结构和输出输入关系。图25的解码器(H)700为，将第一分层数据S1和第一分层奇偶校验P1的接收似然以及第二分层数据S2和第二分层奇偶校验P2的接收似然作为输入，基于校验矩阵H进行BP(BeliefPropagation，置信传播)解码，从而获得第一分层数据S1和第二分层数据S2的LDPC解码器。
在解码器(H)700中，通过利用校验矩阵H成批进行第一分层数据S1和第二分层数据S2的解码处理，从而能够同时获得第一分层数据S1和第二分层数据S2的解码结果。
另外，图26表示本实施方式的解码器的另一个结构。在图26的解码器(H)700A中，解码器(H1)710A利用第一分层数据S1和第一分层奇偶校验P1的接收似然，对第一分层数据S1进行解码。另外，解码器(H2)720A利用第一分层数据S1、第二分层数据S2和第二分层奇偶校验P2的接收似然，对第二分层数据S2进行解码。通过进行这样的解码处理，能够对第一分层数据S1的解码处理和第二分层数据S2的解码处理进行分离，从而因噪声或干扰的影响而在第二分层数据S1或第二分层奇偶校验P2的接收似然的可靠性较低时，能够避免第一分层数据S1的解码因这些原因而受到不良的影响。
另外，即使在该情况下，也在第二分层数据S2的解码处理中利用包含了第一分层数据S1的码长进行解码处理，从而第二分层数据S2的容错性能够对应于码长增长而提高。
另外，图27表示本实施方式的解码器的另一个结构。图27的解码器(H)700B所采用的结构，包括：利用部分矩阵H1进行解码处理的解码器(H1)710B、以及利用部分矩阵H2进行解码处理的解码器(H2)720B。在解码器(H)700B中，首先在解码器(H1)710B中，利用第一分层数据S1和第一分层奇偶校验P1的接收似然进行第一分层数据的解码处理。其后，解码器(H2)720B利用解码后的第一分层数据S1、第二分层数据S2和第二分层奇偶校验P2的接收似然进行解码处理，从而获得第二分层数据S2的解码结果。由此，解码器(H2)720B能够利用由解码器(H1)710B解码后的、可靠度较高的第一分层数据S1，所以能够提高第二分层数据的解码性能。
另外，通过进行这样的解码处理，能够分开第一分层数据S1的解码处理和第二分层数据S2的解码处理，从而因为噪声或干扰的影响而在第二分层数据S1或第二分层奇偶校验P2的接收似然的可靠性较低时，能够避免第一分层数据S1的解码因这些原因而受到不好的影响。
另外，在该结构中，若正确地解码了通过解码器(H1)710B的解码处理所获得的第一分层数据S1，则能够利用与实施方式1的解码器212相同的解码算法，从而能够提高第二分层数据S2的容错性。
另外，在图27所示的解码器(H)700B中，在利用如图22所示的校验矩阵H时，解码器(H1)710B除了第一分层数据S1的解码结果之外，还将第一分层奇偶校验P1的解码结果输出到解码器(H2)720B即可，所述校验矩阵H使用第一分层数据S1、第一分层奇偶校验P1和第二分层数据S2生成第二分层奇偶校验P2。
另外，在以上的说明中，以利用图19和图22所示的校验矩阵H的情况为例进行了说明，但并不限于此，例如也可以利用图28所示的校验矩阵H。图28所示的校验矩阵H由称为原模图(protograph)的部分矩阵Horg和部分矩阵Hm构成。校验矩阵H的各个列与发送数据对应，存在从左起第n部分矩阵Horg的列与发送数据Tn对应。
通过利用这样的校验矩阵，在第n发送数据的编码时，能够利用发送数据Tn和发送数据T(n-1)进行编码，能够与仅对发送数据Tn进行编码的情况相比增长码长，从而能够提高纠错能力。
另外，在发送数据数较少的情况下，例如在发送数据长度比Horg的块长度短的情况下，在发送数据T1的编码时，仅利用Horg进行编码，而不利用Hm，所以能够将额外地发送的比特量抑制到最小限度，从而能够防止数据传输效率的劣化。
另一方面，在发送数据长度长于Horg的块长度时，利用连接Hm和Horg而得到的校验矩阵进行编码，所以能够获得提高接收质量的效果。
另外，需要将控制信息发送到通信对方，以使通信对方能够对用于解码的校验矩阵进行切换，所述控制信息用于通知是否仅利用Horg进行了编码，还是利用Horg和Hm进行了编码。
另外，作为Horg，能够利用差集循环码(difference set cyclic code)的校验矩阵。将Horg作为差集循环码的校验矩阵，从而根据差集循环码自身具有的正交性，能够在BP解码时获得良好的接收性能。
(实施方式5)
在本实施方式中，说明由用于进行部分矩阵H1的编码的编码器和用于进行部分矩阵H2的编码的编码器构成图19所示的、用于进行校验矩阵H的编码的编码器的情况。
图29表示本实施方式的编码器的结构。图29的编码器800的结构包括编码器(H1)810和编码器(H2)820。
编码器(H1)810基于校验矩阵H的部分矩阵H1，从第一分层数据S1生成第一分层奇偶校验P1。部分矩阵H1由与第一分层数据对应的校验矩阵Hs1以及与第一分层奇偶校验对应的校验矩阵T1构成。
另外，编码器(H2)820基于校验矩阵H的部分矩阵H2，从第一分层数据S1和第二分层数据S2生成第二分层奇偶校验P2。部分矩阵H2由与第一分层数据和与第二分层数据对应的Hs2、以及由与第二分层奇偶校验对应的校验矩阵T2构成。
由此，在第二分层数据S2的编码时，能够利用第一分层数据S1和第二分层数据S2生成第二分层数据P2，所以与第二分层数据P2有关的码字的码长变长，从而能够提高第二分层数据S2的容错性。
如上所述，根据本实施方式，在校验矩阵H由部分矩阵H1和部分矩阵H2构成时，编码器800具备编码器(H1)810和编码器(H2)820，所述部分矩阵H1由与第一分层数据S1对应的校验矩阵Hs1和与第一分层奇偶校验P1对应的校验矩阵T1构成，所述部分矩阵H2由与第一分层数据S1和第二分层数据S2对应的Hs2以及与第二分层奇偶校验P2对应的校验矩阵T2构成，所述编码器(H1)810利用部分矩阵H1基于第一分层数据S1生成第一分层奇偶校验P1，所述编码器(H2)820利用部分矩阵H2基于第一分层数据S1和第二分层数据S2生成第二分层奇偶校验P2。此时也与实施方式4相同，能够提高第二分层数据S2的容错性。
另外，图30表示，在第二分层数据S2的编码时，除了第一分层数据S1和第二分层数据S2之外，还利用第一分层奇偶校验P1的情况下的编码器的结构。在图30的编码器800A的编码器(H2)820A中，除了第一分层数据S1和第二分层数据S2之外，输入由编码器(H1)810生成的第一分层奇偶校验P1。编码器(H2)820A利用这三个输入生成第二分层奇偶校验P2。
由此，在第二分层数据S2的编码时，除了第二分层数据S2之外，还利用第一分层数据S1和第一分层奇偶校验P1进行编码，所以能够增长码长，从而能够提高第二分层数据S2的容错性。
另外，能够将图30的编码器(H1)810和编码器(H2)820A适用于实施方式1中所说明的接收装置200的解码器211和解码器212。
(实施方式6)
在本实施方式中，说明通过连接多个层的信号进行编码来增大码长，从而提高高层的数据的容错性的编码器中的、干扰对策技术。具体而言，通过将已知比特***到低层的数据，即使在低层的数据所受到的噪声和干扰的影响较大时，也不使该影响传播到高层的解码。
另外，通过实施方式4中所说明的图27的解码器(H)700B，能够实现不使高层的数据所受到的噪声和干扰的影响传播到低层的数据的解码。在图27的解码器(H)700B中，不将高层的数据(第二分层数据S2)用于低层的数据(第一分层数据S1)的解码，所以不使高层的数据所受到的噪声和干扰的影响传播到低层的数据的解码。
图31表示本实施方式的编码器的结构。图31的编码器900所采用的结构，包括：已知比特***单元910和编码器(H)920。另外，作为编码器(H)920，能够利用实施方式4或实施方式5中所说明的任一个编码器。以下，以编码器(H)920的结构包括第一分层编码器921和第二分层编码器922的情况为例进行说明，所述第一分层编码器921从第一分层数据S1生成第一分层奇偶校验P1，所述第二分层编码器922从第一分层数据S1和第二分层数据S2生成第二分层奇偶校验P2。
图32表示编码器(H)920中所使用的校验矩阵H。校验矩阵H由基于第一分层数据S1求第一分层奇偶校验P1时所使用的部分矩阵H1、以及基于第一分层数据S1和第二分层数据S2生成第二分层奇偶校验P2时所使用的部分矩阵H2构成。
首先，第一分层数据S1输入到已知比特***单元910。已知比特***单元910将一个以上的已知比特***到第一分层数据S1中。已知比特是指，对编码器和解码器的双方而言，已知该比特是“1”还是“0”的比特。已知比特***单元910将***已知比特后的第一分层数据S1输送到第一分层编码器921和第二分层编码器922。
第一分层编码器921基于部分矩阵H1，根据***已知比特后的第一分层数据S1生成第一分层奇偶校验P1。另外，第二分层编码器922基于部分矩阵H2，根据***已知比特后的第一分层数据S1和第二分层数据S2生成第二分层奇偶校验P2。由此，本实施方式中的编码器能够将第一分层数据S1的一个以上的数据设为已知比特来进行发送。
图33表示本实施方式的解码器的结构。图33的解码器1000的结构包括已知似然***单元1010和解码器(H)1020。另外，解码器(H)1020能够采用与实施方式1中所说明的解码器同样的结构。以下，以解码器(H)1020采用与图26所示的解码器(H)700A同样的结构，包括解码器(H1)1021和解码器(H2)1022的情况为例进行说明。
已知似然***单元1010将已知似然***到在第一分层数据S1的接收似然中***了已知比特的位置。例如，在将对数似然比用作接收似然时，使已知似然的符号为与所***的已知比特对应的正负的符号，使已知似然的绝对值与其他的接收似然的绝对值相比为足够大的值。或者，也可使解码器(H)1020能处理的最大值为已知似然的绝对值。
已知似然***单元1010将***已知似然后的第一分层数据S1的接收似然和第一分层奇偶校验P1的接收似然输送到解码器(H1)1021。
在解码器(H)1020中，解码器(H1)1021利用***已知似然后的第一分层数据S1的接收似然和第一分层奇偶校验P1的接收似然，对第一分层数据S1进行解码，并输出解码结果。
解码器(H2)1022利用***已知似然后的第一分层数据S1的接收似然、第二分层数据S2的接收似然、以及第二分层奇偶校验P2的接收似然，对第二分层数据S2进行解码，并输出解码结果。
在解码器(H2)1022中，***到第一分层数据S1的接收似然中的已知似然比其他的比特的接收似然足够大，所以具有提高BP解码的性能的作用。因此，即使在第一分层数据S1的接收质量不良，其接收似然较低时，也通过***已知似然，第二分层数据S2的码字所包含的第一分层数据S1的比例减少，从而能够避免由质量不良的第一分层数据S1的接收似然导致第二分层数据S2的解码性能的劣化。也就是说，通过***已知比特，能够避免从第一分层数据S1传播到第二分层数据S2的噪声和干扰的影响。
另外，因为将已知比特***到第一分层数据S1中，所以可通过第一分层数据S1发送的数据量减少。但是，通过***已知比特，获得提高第一分层数据S1的接收质量的效果，所以在噪声或干扰的影响较强的环境下也能够提高数据被正确地传输的几率。
如上所述，根据本实施方式，编码器900具备已知比特***单元910，以将已知比特***到第一分层数据S1的规定的位置。由此，因为第一分层数据S1的接收质量提高，所以在噪声或干扰的影响较强的环境下也能够提高数据被正确地传输的几率。
另外，在第一分层数据S1中的***已知比特的位置能够基于如下的基准来决定。将部分矩阵H2中的矩阵Hs2的、与第一分层数据S1对应的列的权重(列权重)设为ρ1～ρn。这里，n是第一分层数据S1的数据长度。此时，列权重越大的列，第一分层数据S1的接收质量的影响越多地传输到第二分层数据S2，所以通过从列权重较大的列开始，优先地***已知比特，能够更可靠地避免第二分层数据S2的接收质量的劣化。
在设要***的已知比特数为K时，已知比特***单元910将已知比特***到与矩阵Hs2的列权重ρ1～ρn较大的K列对应的、第一分层数据S1的位置。
这样，已知比特***单元910在与校验矩阵H的第一分层数据S1对应的列中，按照从用于求第二分层奇偶校验P2的部分矩阵H2的行中所包含的1较多的列开始的顺序，即从列权重较大的列开始，优先地***已知比特时，能够提高对第二分层数据S2影响更多的第一分层数据S1的接收质量，其结果，能够避免第二分层数据S2的接收质量的劣化。
另外，在设要***的已知比特数为K时，解码器1000的已知似然***单元1010将已知似然***到与矩阵Hs2的列权重ρ1～ρn较大的K列对应的、第一分层数据S1的位置即可。
(实施方式7)
在本实施方式中，说明以下的编码器，其将已知比特***到实施方式6中所说明的、第一分层数据S1中时，基于从解码端(接收端)反馈的接收质量，决定要***的已知比特数。
图34表示本实施方式的编码器的结构。图34的编码器1100采用对图31的编码器900追加了已知比特数决定单元1110和控制信号编码器1120的结构。
已知比特数决定单元1110基于从通信对方的解码端(接收端)反馈的接收质量信息，决定***到第一分层数据S1中的已知比特数。作为已知比特数的决定方针，在表示接收质量良好时，减少已知比特数，而在表示接收质量低劣时，增多已知比特数。
已知比特数决定单元1110将所决定的已知比特数输出到已知比特***单元910和控制信号编码器1120。已知比特***单元910将相当于从已知比特数决定单元1110输出的已知比特数的已知比特，***到第一分层数据S1中。
另外，在第一分层数据S1中***已知比特的位置，能够基于如下的基准来决定。将部分矩阵H2中的矩阵Hs2的、与第一分层数据S1对应的列权重设为ρ1～ρn。这里，n是第一分层数据S1的数据长度。此时，列权重越大的列，第一分层数据S1的接收质量的影响越多地传输到第二分层数据S2，所以通过从列权重较大的列开始，优先地***已知比特，能够更可靠地避免第二分层数据S2的接收质量的劣化。
在将要***的已知比特数设为K时，已知比特***单元910将已知比特***到与矩阵Hs2的列权重ρ1～ρn较大的K列对应的第一分层数据S1的位置。
控制信号编码器1120对包含了已知比特数的信息的控制信号进行编码，将编码后的控制信号通知给解码端(接收端)。
图35表示本实施方式的解码器的结构。图35的解码器1200采用对图33的解码器1000追加了第一分层信号接收处理单元1210、第二分层信号接收处理单元1220、接收质量估计单元1230、控制信号接收处理单元1240和控制信号解码器1250的结构。
第一分层信号接收处理单元1210基于经由通信路径接收到的第一分层信号，计算第一分层数据S1和第一分层奇偶校验P1的接收似然，并将这些接收似然输送到接收质量估计单元1230和已知似然***单元1010。
第二分层信号接收处理单元1220基于经由通信路径接收到的第二分层信号，计算第二分层数据S2和第二分层奇偶校验P2的接收似然，并将这些接收似然输送到解码器(H2)1022。
控制信号接收处理单元1240基于经由通信路径接收到的控制信号，计算与控制信号有关的接收似然，并将该接收似然输送到控制信号解码器1250。另外，作为通信路径，能够使用无线通信路径、电力线(power line)和光纤等的有线通信路径等任意的通信路径。
控制信号解码器1250对控制信号进行解码，提取控制信号所包含的已知比特数，并将所提取的已知比特数输送到已知似然***单元1010。
在将要***的已知比特数设为K时，已知似然***单元1010将已知似然***到与矩阵Hs2的列权重ρ1～ρn较大的K列对应的第一分层数据S1的位置。
接收质量估计单元1230根据第一分层数据S1和第一分层奇偶校验P1的接收似然，估计第一分层信号的接收质量。接收质量估计单元1230利用反馈通信路径将估计出的接收质量通知给编码端(发送端)。
如上所述，根据本实施方式，编码器1100具备：已知比特数决定单元1110，其基于从通信对方的解码端(接收端)反馈的接收质量，决定***到第一分层数据S1中的已知比特数。由此，在接收质量良好，并且从第一分层数据S1传播到第二分层数据S2的噪声和干扰的影响不成问题时，通过减少已知比特数，能够避免已知比特的***所造成的第一分层数据S1的数据量的降低，并且在接收质量低劣时，通过增多已知比特数，能够提高降低第一分层数据S1传播到第二分层数据S2的噪声和干扰的影响的效果。
(实施方式8)
在实施方式1～7中，说明了校正比特差错的情形的实施例。在本实施方式中，说明将本发明适用于源码元、源块(source block)或者分组的消失校正时的实施例。
图36表示本实施方式的通信***的整体结构图。图36所示的通信***为发送接收第一分层信息S1和第二分层信息S2的通信***。
在图36中，通信***的结构包括：第一分层信息提供单元1301-1、第二分层信息提供单元1301-2、码元化单元1302-1和1302-2、消失校正编码器1303、分组化单元1304、发送单元1305、通信路径1306、接收单元1307、码元化单元1308、消失校正解码器1309、第一分层信息复原单元1310-1、以及第二分层信息复原单元1310-2。
第一分层信息提供单元1301-1和第二分层信息提供单元1301-2分别保持第一分层信息S1和第二分层信息S2，并将其输送到码元化单元1302-1和1302-2。
码元化单元1302-1以预先决定的、称为源块的单位截取第一分层信息S1。另外，码元化单元1302-1将截取出的源块划分为预先决定的大小的源码元。码元化单元1302-1将源码元输送到消失校正编码器1303。另外，也可以将第一分层信息S1的整体处理为一个源块，而不截取第一分层信息S1。
同样地，码元化单元1302-2将第二分层信息S2划分为预先决定的大小的源码元，并将源码元输送到消失校正编码器1303。另外，与第一分层信息S1同样地，也可以将第二分层信息S2的整体处理为一个源码元。
消失校正编码器1303利用第一分层信息S1的源码元和第二分层信息S2的源码元进行消失校正编码处理，生成奇偶校验码元，并将所生成的奇偶校验码元输出到分组化单元1304。另外，消失校正编码器1303基于第一分层信息S1的源码元生成用于第一分层信息S1的第一分层奇偶校验码元P1，并且基于第一分层信息S1的源码元和第二分层信息S2的源码元生成用于第二分层信息S2的第二分层奇偶校验码元P2。
图37表示消失校正编码器1303的结构例。消失校正编码器1303根据图38所示的校验矩阵H进行消失校正编码处理。编码器(H1)1303-1根据校验矩阵H的部分矩阵H1，对第一分层信息码元S1进行编码，从而生成第一分层奇偶校验码元P1。另外，编码器(H2)1303-2根据校验矩阵H的H2，对第一分层信息码元S1和第二分层信息码元S2进行编码，从而生成第二分层奇偶校验码元P2。
另外，对于消失校正编码器1303的结构或消失校正编码方法，能够利用上述的实施方式中所说明的其他的编码方法。相对于上述的实施方式中以比特为单位进行了编码处理，在本实施方式中，以码元为单位进行编码处理，虽然这一点不同，但由于仅处理单位有所不同，所以将比特单位的编码处理变换为以码元为单位进行编码即可。因此，消失校正编码器1303也可以采用如图39那样的结构。
消失校正编码器1303将第一分层信息码元S1、第一分层奇偶校验码元P1、第二分层信息码元S2和第二分层奇偶校验码元P2输送到分组化单元1304。
分组化单元1304基于第一分层信息码元S1、第一分层奇偶校验码元P1、第二分层信息码元S2和第二分层奇偶校验码元P2生成分组，并将所生成的分组输送到发送单元1305。
发送单元1305将分组发送到通信路径1306。
接收单元1307接收经由通信路径1306到达的分组。在这个情况下，有时根据通信路径的状况，接收单元1307无法检测所发送的分组，从而产生分组丢失(消失)。接收单元1307将正确地接收到的分组输送到码元化单元1308，同时将消失分组的ID输送到码元化单元1308。
码元化单元1308对接收分组进行码元化，并将所获得的码元输送到消失校正解码器1309。
消失校正解码器1309对未消失的码元进行消失校正解码处理，复原已消失的码元。具体而言，消失校正解码器1309基于接收到的第一分层信息码元S1和第一分层奇偶校验码元P1，复原已消失的第一分层信息码元S1。另外，消失校正解码器1309基于接收到的第一分层信息码元S1、第二分层信息码元S2和第二分层奇偶校验码元P2，复原已消失的第二分层信息码元S2。并不特别限定消失校正解码的方法。
消失校正解码器1309将消失校正解码后的第一分层信息码元S1和第二分层信息码元S2分别输送到第一分层信息复原单元1310-1和第二分层信息复原单元1310-2。
第一分层信息复原单元1310-1和第二分层信息复原单元1310-2基于源码元复原源块。由此，复原第一分层信息和第二分层信息。
以下，将图40用作例子，说明如上构成的通信***的信号的发送接收流程。
(1)码元化单元1302-1和1302-2以预先决定的、称为源块的单位截出第一分层信息S1。
(2)码元化单元1302-1和1302-2将源块划分为预先决定的大小的源码元。
(3)消失校正编码器1303利用第一分层信息S1的源码元和第二分层信息S2的源码元，以码元为单位进行消失校正编码处理，从而生成第一分层奇偶校验码元P1和第二分层奇偶校验码元P2。
(4)分组化单元1304基于第一分层信息码元S1、第一分层奇偶校验码元P1、第二分层信息码元S2和第二分层奇偶校验码元P2生成发送分组。另外，在图40的例子中，分组化单元1304不改变消失校正编码后的码元的顺序而进行分组化，但也可以替换码元的顺序而进行分组化。
(5)发送单元1305通过通信路径1306，将发送分组发送到接收单元1307。
(6)码元化单元1308对接收分组进行码元化，并将所获得的码元输送到消失校正解码器1309。在图40中，表示第二和第四分组消失的例子。
(7)消失校正解码器1309对未消失的码元进行消失校正解码处理，并复原已消失的码元。
(8)第一分层信息复原单元1310-1和第二分层信息复原单元1310-2基于源码元复原源块。
如上所述，根据本实施方式，码元化单元1302-1和1302-2将第一分层信息S1和第二分层信息S2码元化为第一分层信息S1的源码元和第二分层信息S2的源码元，消失校正编码器1303利用第一分层信息S1的源码元和第二分层信息S2的源码元，以码元为单位进行消失校正编码处理，生成第一分层奇偶校验码元P1和第二分层奇偶校验码元P2。这样，第一分层信息S1和第二分层信息S2由码元化单元1302-1和1302-2进行码元化后，由消失校正编码器1303以码元为单位进行消失校正编码。由此，即使在以码元为单位进行处理时，也能够进行连接了多个层的信息的编码和解码，从而能够提高高层的信息的传输的可靠性。
另外，在以上的说明中，说明了码元化单元1302-1和1302-2将源块划分为源码元，消失校正编码器1303以源码元为单位进行消失校正编码处理的情况，但码元化单元1302-1和1302-2也可以不将源块划分为源码元，而消失校正编码器1303以源块为单位进行消失校正编码处理。
另外，也可以如下进行处理：将消失校正编码器1303设置在分组化单元1304的后级，分组化单元1304对第一分层信息S1和第二分层信息S2进行分组化后，消失校正编码器1303以分组为单位进行消失校正编码处理。
也就是说，第一分层信息S1为配置在第一信息块(源码元、源块和分组)的序列，第二分层信息S2为配置在第二信息块(源码元、源块和分组)的序列，消失校正编码器1303以第一和第二信息块的块为单位生成第一和第二奇偶校验块。
另外，在本实施方式的通信***中，如实施方式6所说明的那样，在将已知分组***到第一分层信息中时，能够根据其***量控制第一分层信息与第二分层信息的连接性。
(实施方式9)
在本实施方式中，说明以下的通信***，即在适用消失校正的通信***中，通过使以LDPC码的校验矩阵构成最小停止集(stopping set)的分组(或者，源码元、源块)为实施方式6中所说明的已知分组(或者，已知码元、已知块)，能够抑制起因于最小停止集的消失校正能力的降低，并且连接第一分层信息和第二分层信息，并提高差错特性。
以下，将以分组为单位进行消失校正的通信***作为例子进行说明。
首先，说明在进行分组消失校正的通信***中，使构成最小停止集的分组为已知分组的通信***。
图41是本实施方式的通信***的整体结构图。在图41中，通信***的结构包括：分组生成单元1410、消失校正编码器1420、发送单元1430、通信路径1440、接收单元1450、消失校正解码器1460、以及分组解码单元1470。在该图中，分组生成单元1410、消失校正编码器1420和发送单元1430与编码端对应，而接收单元1450、消失校正解码器1460和分组解码单元1470与解码端对应。
分组生成单元1410将报头(header)附加在从发送信息源输出的发送信息中，从而变换为信息分组。例如，如图42所示，在将提供为发送信息的MPEG(Moving Picture Expert Group，动态图像专家组)的TS(Transport Stream，传输流)变换为IP分组时，分组生成单元1410汇集七个MPEG-TS，并在其开头附加IP报头，从而生成IP分组。分组生成单元1410将所生成的信息分组输送到消失校正编码器1420。
消失校正编码器1420对从分组生成单元1410输出的信息分组进行消失校正编码处理。具体而言，消失校正编码器1420对每个信息分组附加冗余分组作为消失校正编码处理，所述信息分组的数目由编码方式决定。消失校正编码器1420将信息分组和冗余分组输送到发送单元1430。以下，将信息分组和冗余分组称为发送分组。
发送单元1430根据用作通信路径的媒体，将从消失校正编码器1420输出的发送分组变换为可在该通信路径上进行发送的形式，并发送到通信路径1440。
通信路径1440表示从发送单元1430发送的信号在由接收单元1450接收之前所经过的路径。作为通信路径，能够使用以太网(Ethernet)(注册商标)、电力线、金属电缆、光纤、无线电、光线(可见光、红外线等)或者它们的组合。
接收单元1450接收经由通信路径1440到达的、来自发送单元1430的信号，并将其变换为重发分组的形式。以下，将其称为接收分组。接收单元1450将接收分组输送到消失校正解码器1460。
在接收分组中存在消失分组时，消失校正解码器1460利用通过编码端的消失校正编码器1420所附加的冗余分组，进行消失分组的复原处理。消失校正解码器1460仅将进行复原处理后的接收分组中的、相当于信息分组的分组，输送到分组解码单元1470。另一方面，在接收分组中不存在消失分组时，不进行解码处理，仅将接收分组中的、相当于信息分组的分组输送到分组解码单元1470。
分组解码单元1470将分组化后的发送信息变换为接收信息处理单元(未图示)能够解读的形式，并将其发送到接收信息处理单元。在图42的例子中，从IP分组的数据中取出七个MPEG-TS，并将其输送到接收信息处理单元。
图43是表示消失校正编码器1420的主要结构的图。消失校正编码器1420利用低密度奇偶校验(LDPC：Low-Density Parity-Check)码作为消失校正码。以下，以消失校正编码器1420将J个信息分组作为一个单位进行消失校正编码的情况为例进行说明。分组生成单元1410按每J分组将所生成的信息分组输送到消失校正编码器1420。另外，基于要发送的信息的总容量以及单位时间的发送分组数来决定信息分组数J。
消失校正编码器1420由填充单元1421、交织单元1422、消失校正编码单元1423、以及消失校正编码参数存储单元1424构成。
在消失校正编码参数存储单元1424中，存储了用于消失校正编码的LDPC码的参数。具体而言，存储了校验矩阵H、编码分组长度N、组织化分组长度K、冗余分组长度M、以及填充分组长度P作为LDPC码的参数。
填充单元1421将编码端和解码端的双方已知的填充分组附加到从分组生成单元1410输出的J个信息分组的后端，从而生成由K个分组构成的组织化分组串。填充单元1421基于消失校正编码参数存储单元1424所保持的填充分组长度P，附加填充分组，并将组织化分组串输送到交织单元1422。
交织单元1422进行用于替换组织化分组串的分组的顺序的交织处理。交织单元1422将交织后的组织化分组串(以下，称为“交织后分组串”)输送到消失校正编码单元1423。另外，将在后面论述交织处理。
消失校正编码单元1423基于消失校正编码参数存储单元1424所存储的校验矩阵H，对交织后分组串进行LDPC编码处理，从而生成冗余分组串。进而，消失校正编码单元1423将所生成的冗余分组串附加到交织后分组串的后端，并将附加冗余分组后的编码分组串输送到发送单元1430。
图44是表示消失校正解码器1460的主要结构的图。消失校正解码器1460由重新填充单元1461、消失校正解码单元1462、解交织单元1463、以及消失校正解码参数存储单元1464构成。
在消失校正解码参数存储单元1464中，存储用于消失校正编码和解码的LDPC码的参数。
在接收分组串中存在消失，并且该消失是填充分组时，重新填充单元1461将重新填充分组***到消失分组的位置。重新填充单元1461将重新填充后的分组串(重新填充分组串)输送到消失校正解码单元1462。
消失校正解码单元1462基于校验矩阵H进行重新填充分组串的消失校正解码处理，仅提取解码结果中的、与组织化分组串对应的分组，并将所提取的消失校正后的组织化分组串输送到解交织单元1463。
解交织单元1463对消失校正后的组织化分组串进行与在编码端进行的交织处理相反的重新排列处理(解交织处理)。解交织单元1463仅将进行解交织处理后的组织化分组串中的、相当于信息分组串的分组输送到分组解码单元1470。
以下，以如上构成的通信***中的、消失校正编码器1420和消失校正解码器1460的动作为中心进行说明。另外，以下，以从分组生成单元1410输出三个信息分组(J＝3)的情况为例进行说明。另外，以利用上述的式(12)所示的矩阵作为定义用于消失校正码的LDPC码的校验矩阵H而进行消失校正编码和解码的情况为例进行说明。式(12)的校验矩阵H是编码分组长度为N＝10、组织化分组长度为K＝5、以及冗余分组长度为M＝5的情形的例子。
H = 1 1 0 1 1 1 1 0 0 0 1 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 1 1 0 1 . . . ( 12 )
(消失校正编码器的动作)
图45是表示消失校正编码器1420的各个单元的输出输入分组串的图。另外，在图43中，附加了与对应于图45的分组串相同的标号。
图45A表示从分组生成单元1410输出的信息分组串P11。信息分组串P11由三个信息分组构成。
填充单元1421将由两(＝P＝K-J)个填充分组构成的填充分组串附加到从分组生成单元1410输出的信息分组串P11的后端，从而生成由五个分组构成的组织化分组串P12(参照图45B)。
在交织单元1422中，对组织化分组串P12进行交织处理。实际上，交织单元1422通过如下的处理进行交织。
(交织处理)
(1)提取校验矩阵H所包含的所有的最小停止集。
(2)检查在所有的最小停止集的组合中的、几个最小停止集包含与组织化分组串对应的各个变量节点。
(3)按照所包含的最小停止集的数的次序，重新排列与组织化分组串对应的各个变量节点。以下，将重新排列后的结果称为变量节点列表。
(4)将对应于变量节点列表的第一位的变量节点的分组与组织化分组串P12的最末端的分组即冗余分组进行置换。
(5)接着，将对应于变量节点列表的第二位的变量节点的分组与组织化分组串的从最末端算起第二个分组即冗余分组进行置换。
(6)以下，从变量节点列表的次序与较高的变量节点对应的分组开始，依序与组织化分组串的冗余分组进行置换，从而进行交织处理。
这样，交织单元1422进行以下的处理作为交织处理，即：将位于组织化分组串P12的后端的分组，重新排列到与构成用于LDPC编码的校验矩阵H的最小停止集的变量节点中的、一个对应的分组位置。通过将位于组织化分组串P12的后端的分组重新排列到与构成用于LDPC编码的校验矩阵H的最小停止集的变量节点中的、一个对应的分组位置，交织单元1422将填充分组分配给与构成最小停止集的变量节点对应的位置。
在进行上述的(1)～(6)的步骤时，从最小停止集所包含的数较多的变量节点开始依序将冗余分组优先分配给与该变量节点对应的位置。进而利用图46补充说明交织处理。
图46表示与式(12)的校验矩阵H对应的唐纳图(Tanner Graph)。在图46中，上段的检查节点与式(12)的校验矩阵H的各个列对应，而下段的检查节点与校验矩阵H的各个行对应。若校验矩阵H的i行j列为1，则以边连结第J变量节点与第i检查节点。
另外，在消失校正编码处理的前级中不进行交织处理时，将分配给各个变量节点的分组一并记载到图46的变量节点的上端。如图46所示，变量节点1～3分别与信息分组1～3对应，变量节点4和5与填充分组1和2对应，变量节点6～10与通过消失校正编码处理所获得的冗余分组串1～5对应。
式(12)所提供的校验矩阵H的最小停止集的大小为3，如式(13-1)～式(13-7)所示，其变量节点的组合有七组([]内的数字表示变量节点的索引)。
SS1＝[1、2、9].........(13-1)
SS2＝[2、4、8].........(13-2)
SS3＝[2、5、9].........(13-3)
SS4＝[2、6、8].........(13-4)
SS5＝[3、4、7].........(13-5)
SS6＝[3、6、7].........(13-6)
SS7＝[3、8、9].........(13-7)
在上述七个最小停止集中，最小停止集中包含最多的变量节点是变量节点2(七组中有四组)。另外，在最小停止集中包含第二多的变量节点是变量节点3(七组中有三组)。
交织单元1422替换(进行交织)位于组织化分组串P12的最末端的分组(填充分组2)与位于变量节点2的信息分组2的位置。另外，替换位于变量节点3的信息分组3与位于从组织化分组串P12的最末端算起第二的分组(填充分组1)。图47表示此时的交织处理图案。图47A表示交织前的分组的顺序，图47B表示交织后的分组的顺序。
这样，交织单元1422进行以下的处理，即对组织化分组串P12的后端的分组与分配给停止集的一部分的变量节点的分组进行替换。也就是说，交织单元1422对与构成校验矩阵H的最小停止集的变量节点对应的位置的信息分组以及作为已知分组的填充分组进行替换。其结果，获得如图45C所示的交织后分组串P13。
由此，使填充分组2和1配置在最小停止集中包含最多的变量节点2以及包含第二多的变量节点3的位置。填充分组2和1是已知分组，所以即使在通信路径1440中，位于变量节点2和3的填充分组2和1消失，解码端的消失校正解码器1460的重新填充单元1461也能够对已消失的填充分组2和1进行重新填充。因此，即使在位于包含了变量节点2和3的最小停止集的其他的变量节点的分组消失时，消失校正解码单元1462也存在能够进行消失校正解码的可能性。
另一方面，在不进行交织处理而位于变量节点2和3的信息分组2和3消失时，信息分组2和3不是已知的，所以重新填充单元1461难以进行重新填充。另外，在位于包含变量节点2和3的最小停止集的其他的变量节点的分组消失时，消失校正解码单元1462未成功进行消失校正解码处理的可能性变高。
消失校正编码单元1423基于消失校正编码参数存储单元1424所保持的校验矩阵H，生成冗余分组1～5，并将其附加到交织后分组串P13，从而生成如图45D所示的、由N个分组构成的编码分组串P14。
这样，交织单元1422将填充分组优先地分配给与校验矩阵H的最小停止集中包含最多的变量节点对应的位置。由此，即使在与最会影响到消失校正的变量节点对应的位置的分组消失时，也在解码端的消失校正解码器1460的重新填充单元1461中进行了重新填充，从而能够提高可进行消失校正解码的比例。
(消失校正解码器的动作)
接着，说明消失校正解码器1460的动作。图48是表示消失校正解码器1460的各个单元的输出输入的分组串的图。另外，在图44中，附加了与对应于图48的分组串相同的标号。
图48A表示从接收单元1450输出的接收分组串P15。在图48A中，标附了“×”的三个分组表示在通信路径1440上消失了的分组。在图48A中，表示第二、第四和第八分组消失了的情况的例子。相当于已消失的三个分组的变量节点为变量节点2、4和8，这些变量节点的组合[2、4、8]与由式(14)表示的最小停止集SS2一致。另外，消失分组中的一个(第二分组)为在编码端进行了填充的填充分组2。
重新填充单元1461基于消失校正解码参数存储单元1464所保持的填充分组数P(＝2)和解交织单元1463所进行的解交织的图案，决定在编码端***了填充分组的位置。进而，重新填充单元1461判定消失分组中是否包含填充分组，在消失分组中包含填充分组时，将相应的填充分组重新***到该位置。这里，位于第二位置的分组为填充分组2，所以重新填充单元1461将填充分组2***到第二分组位置。其结果，获得图48B的分组串P16。另外，在消失分组中不包含填充分组时，重新填充单元1461不进行重新填充，将接收分组串P15输送到消失校正解码单元1462作为分组串P16。
在分组串P16中的组织化分组串中包含消失分组时，消失校正解码单元1462基于消失校正解码参数存储单元1464所保持的校验矩阵H，进行消失校正解码处理。作为消失校正解码处理，能够利用BP(BeliefPropagation，置信传播)等的迭代译码算法等。消失校正解码单元1462在解码处理结束后，如图48C所示，仅将组织化分组串P17输送到解交织单元1463。
另一方面，在分组串P16中不包含消失分组时，或者在消失分组仅包含在冗余分组串中时，消失校正解码单元1462仅将组织化分组串P17输送到解交织单元1463，而不进行消失校正解码处理。
解交织单元1463对组织化分组串P17进行与在编码端的交织单元1422所进行的交织处理相反的处理，重新排列分组。若利用上述的图45的例子进行说明，则解交织单元1463对填充分组2和信息分组2进行替换，并且对填充分组1和信息分组3进行替换。图48D表示解交织后的组织化分组P18。图48D的组织化分组P18的分组顺序与编码端的交织前的组织化分组P12的分组顺序(参照图45B)一致。
解交织单元1463将解交织后的组织化分组串P18中的、如图48E所示的仅由信息分组构成的信息分组串P19，输送到分组解码单元1470。
如上所述，编码端的交织单元1422将填充分组分配给与构成最小停止集的变量节点对应的位置。例如，在图45的例子中，交织单元1422将填充分组分配给变量节点2。因此，即使与最小停止集SS2的变量节点对应的分组(第二、第四和第八)在通信路径1440上消失，也能够通过重新填充复原第二个分组，所以能够通过分组解码单元1470避免SS2所造成的消失校正失败。另外，在图46的例子中，通过对变量节点2分配已知的填充分组，也能够避免包含变量节点2的SS2以外的停止集(SS1、SS3和SS4)所造成的消失校正失败。
这样，通过编码端的交织单元1422将位于组织化分组串P12的后端的冗余分组，重新排列到与构成用于LDPC编码的校验矩阵H的最小停止集的变量节点中的、一个对应的分组位置，即使在通信路径1440中的最小停止集的位置发生了消失，也能够通过重新填充单元1461进行重新填充，所以能够避免最小停止集所造成的消失的校正失败。
如上所述，根据本实施方式，消失校正编码器1420包括：填充单元1421，将填充分组附加到信息分组序列；交织单元1422，对填充分组和信息分组进行重新排列；以及消失校正编码单元1423，对交织后的分组串进行消失校正编码，交织单元1422基于构成校验矩阵的最小停止集的变量节点，对填充分组和信息分组进行重新排列，所述校验矩阵用于定义低密度奇偶校验码。另外，消失校正解码器1460包括：重新填充单元1461，对接收到的分组序列进行重新填充；消失校正解码单元1462，对重新填充后的分组序列进行消失校正解码；以及解交织单元1463，对消失校正解码后的分组序列的顺序进行重新排列。因此，基于构成最小停止集的变量节点，使信息分组与已知分组的重新排列图案成为避免最小停止集所造成的消失校正失败的重新排列图案，从而能够降低最小停止集所造成的消失校正失败的几率，所述最小停止集干预LDPC校验矩阵的校正能力特性的限制。
这样，通过利用本发明能够获得以下的效果，即利用填充分组以及适当的交织和解交织处理，能够降低使消失校正码的校正能力劣化的第一要因即最小停止集所造成的校正失败的几率，所述填充分组为在现有技术中为了调整有关消失校正编码和解码的分组数而***的分组。也就是说，能够降低在通信路径上所发生的消失与校验矩阵所包含的最小停止集一致的几率，其结果，能够提高消失校正能力。
在作为交织，交织单元1422对信息分组与已知分组进行替换时，即使在最小停止集的位置上发生了消失的情况下，也能够通过解码端的重新填充单元1461对消失分组进行重新填充，所以能够避免最小停止集所造成的消失的校正失败，所述信息分组与构成最小停止集的变量节点对应的位置的信息分组。
(交织处理的其他的例子)
另外，本发明的实施方式1中的交织单元1422也可以通过如下的处理进行交织。
(1)提取校验矩阵H所包含的所有的最小停止集。
(2)检查在所有的最小停止集的组合中的、几个最小停止集包含与组织化分组串对应的各个变量节点。
(3)按照所包含的最小停止集的数的次序，重新排列与组织化分组串对应的各个变量节点，并生成变量节点列表。
(4)将对应于变量节点列表的第一位的、变量节点的分组与组织化分组串P12的最末端的分组即冗余分组进行置换。
(5’)从变量节点列表中删除含有第一位的变量节点的最小停止集所包含的变量节点。将对应于删除后的变量节点列表的最高位的、变量节点的分组与组织化分组串的、从最末端算起第二个分组即冗余分组进行置换。
(6’)其后，删除含有变量节点列表的最高位的变量节点的最小停止集所包含的变量节点，将对应于删除后的变量节点列表的最高位的、变量节点的分组与组织化分组串的冗余分组进行置换，进行交织处理。
由此，填充分组配置在构成最小停止集的变量节点中的至少一个变量节点的位置上。由此，即使在通信路径1440上消失的分组数较多时，也能够在解码端将已知分组重新填充到构成最小停止集的变量节点中的至少一个变量节点的位置上，所以能够避免相应的最小停止集所造成的消失校正的失败。
另外，在以上的说明中，说明了填充单元1421附加的填充分组的位置为信息分组串的后端的情况，但并不限于此，即使不是后端而只要是编码端和解码端的双方已知的位置，也可以是信息分组串的开头或中间。例如，在填充单元1421将填充分组附加到信息分组串的开头时，交织单元1422也可以利用将变量节点列表的最高位的位置的分组与组织化分组串的最开头的分组进行置换的交织图案，进行交织处理。在填充单元1421将填充分组附加到信息分组串的中间时，同样地，交织单元1422将中间的分组依序置换为变量节点列表所记载的变量节点的分组。
另外，在本实施方式中，说明了利用式(12)所示的校验矩阵H的情况，但校验矩阵H并不限于式(12)所示的矩阵，即使在利用其他的校验矩阵的情况下，也能够通过利用本发明获得同样的效果。
另外，如实施方式6的已知比特***单元那样，填充单元1421***已知分组(或者，已知码元、已知块)，交织单元1422使由LDPC码的校验矩阵构成最小停止集的分组(或者，码元、块)为已知分组(或者，已知码元、已知块)，能够对第一分层信息和第二分层信息进行连接控制，并且能够降低最小停止集所造成的消失校正失败的几率。
2007年2月16日申请的特愿2007-036941号的日本专利申请和2008年2月14日申请的特愿2008-033241号的日本专利申请中所包含的说明书、附图和说明书摘要的公开内容，全部引用于本申请。
工业实用性
本发明具有在传输第一信息序列和第二信息序列时能够提高第二信息序列的差错率特性的效果，能够广泛地适用于由无线基站和移动终端等构成的通信***。

Claims (24)

1.发送装置，发送第一信息序列和第二信息序列，该发送装置包括：
第一编码器，对所述第一信息序列进行编码；
第二编码器，对连接了所述第一信息序列和所述第二信息序列所得到的序列进行编码；以及
发送单元，发送由所述第一编码器和所述第二编码器获得的编码序列。
2.如权利要求1所述的发送装置，
所述发送单元发送以下的序列：
由所述第一编码器获得的所述第一信息序列的编码序列；以及
在由所述第二编码器获得的所述第一信息序列的编码序列、所述第二信息序列的编码序列和奇偶校验序列中，除了所述第一信息序列的编码序列之外的所述第二信息序列的编码序列和所述奇偶校验序列。
3.如权利要求1所述的发送装置，
所述第二信息序列是，以接收端的差错率特性比所述第一信息序列差的传输方法所传输的信息序列。
4.如权利要求1所述的发送装置，
所述第一信息序列是，被要求以差错率特性比所述第二信息序列良好的状态接收的信息序列。
5.如权利要求1所述的发送装置，
所述第一编码器和所述第二编码器是块编码器、组织块编码器、或低密度奇偶校验编码器。
6.如权利要求1所述的发送装置，
所述第一信息序列是以主广播信道发送的信息序列，
所述第二信息序列是以非主广播信道发送的信息序列。
7.如权利要求1所述的发送装置，
所述第一信息序列和所述第二信息序列是数字播放中的不同层的数据，并且所述第二信息序列是低于所述第一信息序列的低层的数据。
8.如权利要求1所述的发送装置，
所述第一信息序列和所述第二信息序列是重发数据。
9.如权利要求1所述的发送装置，
所述第一信息序列和所述第二信息序列是重发数据，
所述发送单元仅发送由所述编码器获得的编码序列中的奇偶校验序列。
10.接收装置，包括：
第一解码器，通过对第一编码序列进行解码，从而获得第一信息序列；以及
第二解码器，通过对连接了由所述第一解码器获得的所述第一信息序列和第二编码序列所得到的数据进行解码，从而获得第二信息序列。
11.如权利要求10所述的接收装置，
所述第一编码序列和所述第二编码序列是进行了低密度奇偶校验编码后的数据，
所述第二解码器包括：
矩阵乘法运算单元，将低密度奇偶校验码的校验矩阵中有关所述第一信息序列的部分矩阵和所述第一信息序列进行乘法运算；以及
低密度奇偶校验解码器，利用所述校验矩阵中有关所述第二信息序列和所述奇偶校验序列的部分矩阵、以及所述矩阵乘法运算单元的乘法运算结果，进行低密度奇偶校验解码。
12.如权利要求11所述的接收装置，
所述低密度奇偶校验解码器在低密度奇偶校验解码的行处理运算式中包含所述乘法运算结果的正负符号的乘法运算。
13.编码器，对第一信息序列和第二信息序列进行编码，
根据所述第一信息序列生成第一奇偶校验序列，根据所述第一信息序列和所述第二信息序列生成第二奇偶校验序列。
14.如权利要求13所述的编码器，
所述编码器利用低密度的奇偶校验矩阵H生成所述第一奇偶校验序列和所述第二奇偶校验序列。
15.如权利要求13所述的编码器，
所述奇偶校验矩阵H由用于根据所述第一信息序列求所述第一奇偶校验序列的部分矩阵H1、以及用于根据所述第一信息序列和所述第二信息序列求所述第二奇偶校验序列的部分矩阵H2构成。
16.如权利要求13所述的编码器，
所述编码器还包括：
第一编码器，利用所述部分矩阵H1，根据所述第一信息序列生成所述第一奇偶校验序列；以及
第二编码器，利用所述部分矩阵H2，根据所述第一信息序列和所述第二信息序列生成所述第二奇偶校验序列。
17.如权利要求13所述的编码器，
所述编码器还包括：
已知比特***单元，将比特***到所述第一信息序列的规定的位置。
18.如权利要求17所述的编码器，
所述已知比特***单元在与所述奇偶校验矩阵H的所述第一信息序列对应的列中的、用于求所述第二奇偶校验序列的部分矩阵H2的行中所包含的1较多的列中***所述比特。
19.如权利要求17所述的编码器，
所述已知比特***单元从与所述奇偶校验矩阵H的所述第一信息序列对应的列中的、用于求所述第二奇偶校验序列的部分矩阵H2的行中所包含的1较多的列开始，依序***比特。
20.如权利要求17所述的编码器，
还包括：已知比特数决定单元，基于从通信对方反馈的接收质量，决定在所述第一信息序列中***的比特的数。
21.如权利要求13所述的编码器，
所述第一信息序列是配置在第一信息块中的序列，所述第二信息序列是配置在第二信息块中的序列，
所述编码器以所述第一信息块和所述第二信息块的块为单位，生成所述第一奇偶校验序列和所述第二奇偶校验序列。
22.如权利要求21所述的编码器，
还包括：已知块***单元，将块***到所述第一信息块的规定的位置。
23.如权利要求22所述的编码器，
所述已知块***单元将块***到与构成奇偶校验矩阵H的最小停止集的列对应的位置。
24.编码方法，对第一信息序列和第二信息序列进行编码，包括以下步骤：
对所述第一信息序列进行编码；
连接所述第一信息序列和所述第二信息序列；以及
对所述连接所得到的信息序列进行编码。
CN200880005226A 2007-02-16 2008-02-15 发送装置、接收装置、编码器和编码方法 Pending CN101632249A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP036941/2007 2007-02-16
JP2007036941 2007-02-16
JP033241/2008 2008-02-14

Publications (1)

Publication Number Publication Date
CN101632249A true CN101632249A (zh) 2010-01-20

Family

ID=39846295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880005226A Pending CN101632249A (zh) 2007-02-16 2008-02-15 发送装置、接收装置、编码器和编码方法

Country Status (3)

Country Link
US (1) US20100077276A1 (zh)
JP (1) JP5507813B2 (zh)
CN (1) CN101632249A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917261A (zh) * 2010-08-19 2010-12-15 中兴通讯股份有限公司 一种多天线***上行传输块重传的发送端和方法
CN107124187A (zh) * 2017-05-05 2017-09-01 南京大学 一种应用于闪存的基于等差校验矩阵的ldpc码译码器
CN110941208A (zh) * 2018-09-25 2020-03-31 发那科株式会社 编码器和控制***
CN112713961A (zh) * 2019-10-24 2021-04-27 鸿龄科技股份有限公司 多用户传输处理方法及装置
WO2021197104A1 (zh) * 2020-03-31 2021-10-07 华为技术有限公司 用于数据通信的编码方法及装置

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009011116A1 (ja) * 2007-07-13 2009-01-22 Panasonic Corporation 送信装置及び送信方法
US8423871B2 (en) 2007-07-13 2013-04-16 Panasonic Corporation Transmitting device and transmitting method
JP4674226B2 (ja) * 2007-08-22 2011-04-20 日本電信電話株式会社 通信路符号化方法及び通信路符号化システム及び階層的通信路符号化プログラム及び階層的通信路復号プログラム
US8233532B2 (en) * 2007-09-21 2012-07-31 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Information signal, apparatus and method for encoding an information content, and apparatus and method for error correcting an information signal
KR20090131230A (ko) * 2008-06-17 2009-12-28 삼성전자주식회사 적어도 두 개의 주파수 대역들을 이용하는 저 밀도 패리티코드 인코딩 장치 및 디코딩 장치
JP2010041253A (ja) * 2008-08-01 2010-02-18 Toyota Central R&D Labs Inc 符号化方法および符号化装置
JP2010041252A (ja) * 2008-08-01 2010-02-18 Toyota Central R&D Labs Inc 通信方法および通信装置
US8209590B2 (en) * 2008-11-05 2012-06-26 Broadcom Corporation Header encoding/decoding
CN101771650B (zh) * 2009-01-07 2013-08-21 北京泰美世纪科技有限公司 一种ofdm***的信道估计装置和方法
US8286049B1 (en) * 2009-03-17 2012-10-09 Qualcomm Atheros, Inc. Configurable transmitter including flexible block coder
WO2010113216A1 (ja) * 2009-03-31 2010-10-07 富士通株式会社 送信装置、受信装置、通信システム、及び通信方法
US8214721B2 (en) * 2009-07-08 2012-07-03 Broadcom Corporation System and method for achieving higher data rates in physical layer devices
JP2011193434A (ja) 2009-10-28 2011-09-29 Panasonic Corp パリティパケットを用いた通信方法、通信装置及び中継器
US8495476B2 (en) * 2009-12-17 2013-07-23 Samsung Electronics Co., Ltd System and method for coding and interleaving for short frame support in visible light communication
JP2011211627A (ja) * 2010-03-30 2011-10-20 Sony Corp 受信装置、受信方法、送信装置、送信方法、及び、プログラム
JP5310701B2 (ja) * 2010-10-29 2013-10-09 株式会社Ｊｖｃケンウッド 復号装置および復号方法
WO2012086141A1 (ja) * 2010-12-20 2012-06-28 パナソニック株式会社 送信装置、受信装置及び送信方法
US8879640B2 (en) * 2011-02-15 2014-11-04 Hong Kong Applied Science and Technology Research Institute Company Limited Memory efficient implementation of LDPC decoder
JP2012199843A (ja) * 2011-03-23 2012-10-18 Nec Corp データ通信システムにおける誤り訂正符号制御方法および装置
US10498359B2 (en) * 2011-07-14 2019-12-03 Microsoft Technology Licensing, Llc Correction data
CN108600786A (zh) * 2011-11-30 2018-09-28 三星电子株式会社 用于发送/接收广播数据的装置和方法
WO2013145652A1 (ja) * 2012-03-28 2013-10-03 日本電気株式会社 データ通信システムにおける誤り訂正符号制御方法および装置
WO2013145650A1 (ja) * 2012-03-28 2013-10-03 日本電気株式会社 データ通信システムにおける通信帯域制御方法および装置
US20140082450A1 (en) * 2012-09-17 2014-03-20 Lsi Corp. Systems and Methods for Efficient Transfer in Iterative Processing
US9363039B1 (en) * 2012-11-07 2016-06-07 Aquantia Corp. Flexible data transmission scheme adaptive to communication channel quality
EP2747292A1 (en) * 2012-12-21 2014-06-25 Alcatel Lucent Soft-decoding of concatenated error correction code for optical communications
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9860021B2 (en) * 2013-04-15 2018-01-02 Lg Electronics Inc. Broadcast signal transmitting device, broadcast signal receiving method, broadcast signal transmitting method and broadcast signal receiving method
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
TWI528732B (zh) * 2013-12-30 2016-04-01 衡宇科技股份有限公司 具有ｌｄｐｃ碼及ｂｃｈ碼之解碼器及其解碼方法
KR102108380B1 (ko) * 2014-02-04 2020-05-08 삼성전자주식회사 송신 데이터 오류를 복구하도록 작동하는 인터페이스 회로
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
CN107465485A (zh) * 2014-09-02 2017-12-12 上海数字电视国家工程研究中心有限公司 编码调制方法以及信息处理方法
JP6331967B2 (ja) * 2014-10-27 2018-05-30 ソニー株式会社 通信装置および通信方法
EP3244620B1 (en) * 2015-01-05 2019-09-04 LG Electronics Inc. -1- Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method
WO2016140510A1 (en) 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and shortening method thereof
US20160323060A1 (en) * 2015-04-28 2016-11-03 Intel IP Corporation Apparatus, computer readable medium, and method for higher qam in a high efficiency wireless local-area network
JP6971538B2 (ja) * 2016-05-18 2021-11-24 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
US10965395B2 (en) 2016-08-19 2021-03-30 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatus for encoding and decoding a downlink control channel transmission
KR101765014B1 (ko) 2016-08-23 2017-08-14 경상대학교산학협력단 쌍둥이 부호 시스템 및 이의 구현방법
US10601547B2 (en) * 2016-12-23 2020-03-24 Sony Corporation Transmitter, receiver and methods
CN107070884B (zh) * 2017-02-28 2023-05-23 信阳师范学院 一种具有专用无线通信链路的植物栽培智能监控管理装置
JP2019004361A (ja) * 2017-06-16 2019-01-10 ソニーセミコンダクタソリューションズ株式会社 信号処理装置および方法、並びにプログラム
CN110858811B (zh) * 2018-08-24 2022-01-18 华为技术有限公司 测量时延的方法和网络设备
WO2020231235A1 (en) * 2019-05-15 2020-11-19 Samsung Electronics Co., Ltd. Method and apparatus for decoding data in communication or broadcasting system
JP2021150919A (ja) * 2020-03-23 2021-09-27 ソニーグループ株式会社 通信装置及び通信方法
CN116545447A (zh) * 2023-07-07 2023-08-04 武汉能钠智能装备技术股份有限公司 一种基于fpga实现的卫星信号编码器及解码器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3178511B2 (ja) * 1996-11-22 2001-06-18 日本電気株式会社 誤り訂正符号化装置および復号化装置
JP3179060B2 (ja) * 1997-06-19 2001-06-25 株式会社東芝 情報データ多重化伝送システムとその多重化装置及び分離装置
JP2002016944A (ja) * 2000-06-29 2002-01-18 Sony Corp 信号処理装置及び信号処理方法
JP2002043953A (ja) * 2000-07-26 2002-02-08 Mitsubishi Electric Corp 誤り訂正方法及び誤り訂正装置
KR100433908B1 (ko) * 2001-10-29 2004-06-04 삼성전자주식회사 통신시스템의 오류 검출 정보 송수신 장치 및 방법
US20030135797A1 (en) * 2002-01-15 2003-07-17 Sunghyun Choi Method and apparatus for enhancing the transmission of error in the IEEE 802.11e systems
KR100493158B1 (ko) * 2002-09-17 2005-06-02 삼성전자주식회사 적응적 하이브리드 ａｒｑ 방법 및 적응적 하이브리드ａｒｑ 시스템에 있어서 데이터 송수신방법
US7260764B2 (en) * 2002-11-26 2007-08-21 Qualcomm Incorporated Multi-channel transmission and reception with block coding in a communication system
EP1501233A2 (en) * 2003-07-25 2005-01-26 Samsung Electronics Co., Ltd. Method and apparatus for hybrid automatic repeat request
DE602005005031T2 (de) * 2005-06-01 2009-03-19 Ntt Docomo Inc. Kommunikationsrelaiseinrichtung
JP4558638B2 (ja) * 2005-12-15 2010-10-06 富士通株式会社 符号器および復号器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917261A (zh) * 2010-08-19 2010-12-15 中兴通讯股份有限公司 一种多天线***上行传输块重传的发送端和方法
CN101917261B (zh) * 2010-08-19 2015-10-21 中兴通讯股份有限公司 一种多天线***上行传输块重传的发送端和方法
CN107124187A (zh) * 2017-05-05 2017-09-01 南京大学 一种应用于闪存的基于等差校验矩阵的ldpc码译码器
CN107124187B (zh) * 2017-05-05 2020-08-11 南京大学 一种应用于闪存的基于等差校验矩阵的ldpc码译码器
CN110941208A (zh) * 2018-09-25 2020-03-31 发那科株式会社 编码器和控制***
CN110941208B (zh) * 2018-09-25 2024-03-29 发那科株式会社 编码器和控制***
CN112713961A (zh) * 2019-10-24 2021-04-27 鸿龄科技股份有限公司 多用户传输处理方法及装置
CN112713961B (zh) * 2019-10-24 2022-09-16 鸿龄科技股份有限公司 多用户传输处理方法及装置
WO2021197104A1 (zh) * 2020-03-31 2021-10-07 华为技术有限公司 用于数据通信的编码方法及装置

Also Published As

Publication number Publication date
JP2008228285A (ja) 2008-09-25
US20100077276A1 (en) 2010-03-25
JP5507813B2 (ja) 2014-05-28

Similar Documents

Publication Publication Date Title
CN101632249A (zh) 发送装置、接收装置、编码器和编码方法
JP6542957B2 (ja) 連結コーディング・システムの先進繰り返しデコーディングおよびチャネル評価のためのシステムおよび方法
KR101191196B1 (ko) 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
KR101758737B1 (ko) 검사-비균일 비-체계적 ira 코드들의 인코딩 및 디코딩을 위한 시스템 및 방법
McAuley Reliable broadband communication using a burst erasure correcting code
CN110649926B (zh) 传输设备及其交织方法
CN104509014B (zh) 用于数据的多信道fec编码和传输的方法、装置和可读介质
US9385752B2 (en) Encoder and encoding method providing incremental redundancy
EP2050195B1 (en) Method of encoding/decoding using low density check code matrix
CN105515719A (zh) 一种数据传输方法及装置
US10721020B2 (en) Parity frame
CN105306165A (zh) 数据发送方法及装置
CN102770911A (zh) 用于编码信息对象的方法以及使用该方法的编码器
WO2010145974A1 (en) Improved forward error correction with bit-wise interleaving
JP2022146130A (ja) 送信サーバ、送信装置、受信装置及びプログラム
US20110252293A1 (en) Concatenated Coding Architecture for G.hnem PHY
Shao et al. Opportunistic Error Correction for OFDM-Based DVB Systems
Ismail Exploiting irregular variable node degree in a MIMO system
Wang et al. EPEC: An Error Position Estimating Coding scheme in wireless networks
Hussain Rateless Coding for OFDM-Based Wireless Communications Systems
Nguyen Dang Fountain codes for the wireless Internet
WO2011104144A1 (en) Encoder and encoding method providing incremental redundancy
KR20110075485A (ko) 신호 송신방법 및 신호 송신장치, 신호 수신방법 및 신호 송수신방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MATSUSHITA ELECTRIC (AMERICA) INTELLECTUAL PROPERT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20140717

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140717

Address after: California, USA

Applicant after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100120