CN101630969B - 信号处理装置及方法 - Google Patents

Abstract

本发明揭露一种信号处理装置及方法。一种信号处理装置，适用于无线通信***，包括：第一内存模块，用以接收来自一组实体信道的输入数据；多个第一次模块，适应性地被选择来处理所述输入数据；第二内存模块，用以接收处理过的所述输入数据，且输出中间数据；多个第二次模块，适应性地被选择来处理所述中间数据；以及第三内存模块，用以接收由所述多个第二次模块所处理过的所述中间数据。本发明提供的信号处理装置与方法可以支持在高速下行链路封包存取信道和版本4信道中的数据传送和处理，支持多路传送数据速率与标准，具有优化的内存组织，可减小芯片面积，适应性的选择信号处理模块并略过不需要的处理模块。

Description

信号处理装置及方法

技术领域

本发明有关于一种无线通信***，特别是有关于无线通信***的信号处理装置及方法。

背景技术

早期的移动式或无线通信***（现在称为第一代,1G***）使用模拟技术（称为频分多址存取，Frequency Division Multiple Access，FDMA)来传送无线电语音信道给移动电话用户，在20世纪80年代末，利用数字技术部署了第二代(2G)***。最先的美国***是使用时分多址存取(Time Division MultipleAccess，TDMA)。在20世纪90年代初期，TDMA技术被用来将全球行动通信***(Global System for Mobile Communications，GSM)引进至欧洲。在20世纪90年代中期，随着美国采用IS-95(Interim Standard-95)，标准码分多址(Code Division Multiple Access，CDMA)变成第二种类型的数字2G***。

宽带码分多址(Wideband Code Division Multiple Access，WCDMA)是关于第3代(3G)通用移动电信***(Universal Mobile Telecommunications System，UMTS)的移动式或无线通信的传送技术。WCDMA***支持在无线通信信道,例如随机存取信道、寻呼信道(paging channel)、广播信道等等中具有可变数据速率的语音与数据传送。WCDMA***包含一个或多个无线频率载波。每一无线频率载波包含一定数目展频码，其被分配来提供不同的数据速率以满足不同的手机用户需求。

WCDMA***常利用映射为实体信道的传输信道。实体层(Layer 1)在开放***互连参考模型(Open System Interconnection Reference Model,OSIReference Model)中是最低的阶层，且其支持给在实体媒介上位流传送所使用的功能。此实体层接着提供数据传输服务给无线通信***的较高阶层。传输信道的特性是由其传输格式（或格式设定）所定义，可能会需要指定将实体层处理应用于考虑中的传输信道（例如回旋信道编码以及交错）以及任何的服务标示速率匹配。传输信道可代表由Layer 1提供给较高阶层的服务。

时分-同步码分多址(Time Division-Synchronous Code Division MultipleAccess，TD-SCDMA)也是第3代通用移动电信***(3G UMTS)的移动式或无线通信的传送技术。TD-SCDMA使用时域多任务并结合码域多址存取技术，以支持对称与非对称的数据流量。

WCDMA与TD-SCDMA标准规格支持多种版本，Release 4（版本4）的规格支持许多传输信道，包括a).普通传输信道，例如广播信道(BroadcastChannel，BCH)，其通常作为下行链路(Downlink，DL)传输信道给广播***以及/或手机***的特定信息、前向存取信道(Forward Access Channel，FACH)、寻呼信道(Paging Channel，PCH)、随机存取信道(Random Access Channel，RACH)、一般封包频道(Common Packet Channel，CPCH)、以及下行链路分享信道(Downlink Shared Channel，DSCH)，以及b)可用在上行链路或下行链路的指定信道(Dedicated Channel，DCH)。

高速下行链路封包存取(High Speed Downlink Packet Access，HSDPA)是第三代合作伙伴计划(3rd Generation Partnership Project，3GPP)规格的Release 5（版本5）的重要特色，且是WCDMA与TD-SCDMA标准的一部分。更具体的说，HSDPA是UMTS的提升，以提供由UMTS规格的Release 5所定义的增加的下行链路数据速率。预期HSDPA能增加***容量、减少回路延迟以及增加最高数据速率至高于2MB/S（兆位/每秒）。因此，已提出新的共享信道，称为高速下行链路共享信道(High Speed Downlink Shared Channel，HS-DSCH)，来支持所述目标。

在传统的通信***中，基带接收器包括两个主要组件：一内部接收器，也就是用来缓和多路径与干扰影响的芯片速率处理器，以及一外部接收器，其执行信道译码以及其它符号（symbol）速率处理。

发明内容

通信***（例如手机***）包括多个可能被一个或多个来源（例如环境噪声）所损伤的通信信道，多路传送数据时可能产生多址干扰，并且也增加了对高数据传送速率的需求。有鉴于此，本发明提供一种无线通信***的信号处理装置及方法以解决上述问题。

本发明提供一种信号处理装置，适用于一无线通信***，包括：一第一内存模块，用以接收来自一组实体信道的输入数据；多个第一次模块，适应性地被选择来处理所述输入数据，其中，至少部分所述第一次模块是根据数据与传输信道规格而被选择；一第二内存模块，用以接收处理过的所述输入数据，且输出一中间数据，其中，所述输入数据储存在所述第二内存模块的多个位置是根据所述数据与传输信道规格来分配；多个第二次模块，适应性地被选择来处理所述中间数据，其中，至少部分所述第二次模块是根据所述数据与传输信道规格而被选择；以及一第三内存模块，用以接收由所述第二次模块所处理过的所述中间数据。

本发明另提供一种信号处理的方法，适用于一无线通信***，包括：将来自一组实体信道的输入数据储存至一第一内存模块；由多个第一次模块中被选择者来处理所述输入数据，其中，被选择的所述第一次模块是根据多个数据与传输信道规格而被选择；将处理过的所述输入数据储存至一第二内存模块，其中，所述输入数据储存在所述第二内存模块的多个位置是根据所述数据与传输信道规格来分配；自所述第二内存模块读取一中间数据；在多个第二次模块的被选择者中处理所述中间数据，其中，被选择的所述第二次模块是根据所述数据与传输信道规格而被选择；以及在一第三内存模块中接收由所述第二次模块所处理过的所述中间数据并输出一位速率处理数据。

本发明另提供一种信号处理方法，适用于无线通信***，所述信号处理方法包括：以多个联合检测演算规则来处理来自一组实体信道的用户数据与多个干扰信号；处理所述用户数据的实体信道解映射；通过根据多个数据与传输信道规格以选择性地使用位速率处理器的多个数据处理模块，在所述位速率处理器中处理所述用户数据，其中，所述多个数据处理模块包括多个第一次模块和多个第二次模块，根据所述多个数据与传输信道规格以选择性地使用至少部分所述多个第一模块和至少部分所述多个第二模块。

本发明另提供一种信号处理装置，适用于无线通信***，所述信号处理装置包括：第一内存模块，用以储存来自一组实体信道的输入数据；第一装置，用以根据多个数据与传输信道规格来选择多个第一次模块中一次群组，以处理所述输入数据；第二内存模块，用以储存处理过的所述输入数据，其中，所述输入数据储存在所述第二内存模块的多个位置是根据所述多个数据与传输信道规格来分配；第二装置，用以根据所述数据与传输信道规格来选择多个第二次模块中一次群组，以处理读取自所述第二内存模块的中间数据；第三内存模块，用以接收处理过的所述中间数据。

本发明提供的信号处理装置与方法可以支持在HSDPA信道和Release4信道中的数据传送和处理，支持多路传送数据速率与标准，具有优化的内存组织，可减小芯片面积，适应性的选择信号处理模块并略过不需要的处理模块。

为使本发明的所述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1a表示通信***100的实施例；

图2a表示在无线通信***中信号下行链路接收器的实施例；

图1b表示范例TD-SCDMA数据架构的示意图；

图2b表示对应Release 4 FDD信道的传送器BRP的方块图；

图2c表示对应FDD HSDPA数据信道的传送器BRP的方块图；

图2d表示对应Release 4 LCR信道的传送器BRP的方块图；

图2e表示对应LCR HSDPA数据信道的传送器BRP的方块图；

图3表示LCR后端JD处理实施例301；

图4表示后端JD处理的实施例400；

图5a表示多模式接收器BRP 501的高层级***实施；

图5b表示HSDPA信道的实体层混合自动重传请求(Hybrid AutomaticRepeat ReQuest，HARQ)功能的方块图；

图6表示操作在LCR BRP模式的BRP架构方块图；以及

图7表示实施多模式位速率处理的程序700的流程图。

具体实施方式

参阅图1a，通信***100（例如手机***）包括多个可能被一个或多个来源（例如环境噪声）所损伤的通信信道。为了减少此情况的影响，已发展出调制、编码/译码以及处理技术，以帮助数据传送与接收。例如，随着高数据传送速率的需求增加，已创立标准来采用特定的技术。例如，TD-SCDMA标准需要结合TDMA与CDMA成分。此外，多种编码与调制技术可应用TD-SCDMA标准，例如正交相移键控(Quadrature Phase Shift Keying，QPSK)与正交振幅调制(Quadrature amplitude modulation，QAM)方案可实施给改进的信号传送。

通过使用这些标准及处理技术，图示的通信***100可提供效率高的信息传送。例如，来自手机102的数据（例如声音信号）被传送至手机网络（例如以手机塔台104来表示），且适当地按规定路线发送至手机终端106，以在电话108上传送。一般而言，手机终端106具有对来自手机网络的信号译码且将此信号转换至电话108所能识别的格式的功能。除了手机终端106以外，其它设备也可用来聚集且处理通信信号，例如，具有适当设备，例如调制解调器、无线连接装置（如无线网卡）等等的计算装置，如计算机***、个人数字助理(Personal Digital Assistant，PDA)等等，可用来连接至通信***100。

一些通信***可执行“时间结构(time structure)”。就像日常生活中以小时、分钟、与秒来计算的时间，在无线通信***中，数据是以多个个别封包来传送，其中，每一个别封包与特定传送时间相关。例如，在TDMA***中，传送时间被划分成多个帧，且每一帧更划分成多个槽（称为时间槽）。

图1b表示范例TD-SCDMA数据架构的示意图。数据以无线帧130、132…等序列来传送，每一无线帧具有10毫秒(MilliSecond，ms)的持续时间。每一无线帧划分成两个次帧134及136，且每一次帧具有5ms的持续时间。每一次帧由7个时间槽TS0 138、TS1 150…等等所组成，且每一时间槽具有0.675ms的持续时间。每一时间槽包括4个部分：具有144个芯片持续时间的中置码152、在中置码152之前及之后具有352个芯片持续时间的两个数据域154及156、以及接下来具有16个芯片期间的保护区158。中置码152载有已知数据且由接收器所使用，以执行信道评估。根据在上行链路与下行链路的每一者上的流量，在每一次帧（例如134或136）中的7个时间槽（TS0、TS1…等等）在上行链路与下行链路流量之间被分开。

参阅图2a，表示在无线通信***中信号下行链路接收器的实施例，例如手机终端或无线网卡（与计算装置一起使用）。在此图标中，天线202能传送并接收电磁信号，以与一个或多个其它装置与***来交换数据。关于信号的接收，接收器204包括在无线频率阶段的预处理器203，其处理（例如，除去载波信号）由天线202所接收的电磁信号，并提供对应的模拟信号至模拟基带阶段以转换成数字域。在一实施例中，模拟基带阶段包括一个或多个模拟-数字(analog-to-digital，A/D)转换器，其将信号数字化。随着载波信号的移除与信号的数字化，大量的数据信道（称为实体信道）被提供至数字基带阶段，其中，数字基带阶段是处理（例如解调、译码等等）信道数据，并产生适当格式化的二进制数据给接收器204的下一部分（例如软件应用阶层）。

接收器204可包括数字信号处理器(digital signal processor，DSP)，其执行软件以控制接收器204的各种模块的操作。

在接收器204中，符合不同通信标准的无线信号可相异地被处理。换句话说，制造于小型化电子/集成电路（例如IC、微电路、微芯片、或芯片）的接收器204可选择性地要求接收器204的各种信号处理模块去处理具有相异传送标准与数据速率的持续进入的无线信号，而不是将接收器204的设计限制在一特定信号标准。

举例来说，可使用FDD信号链206来处理分频多任务(Frequency DivisionDuplex，FDD)信号，其中，FDD信号链206包括FDD内部接收器208、后端耙式处理模块(post rake processing module)209、以及配置给FDD信号的多模式位速率处理器(Bit Rate Processor，BRP)210。可使用低芯片率(Low ChipRate，LCR)信号链212来处理LCR信号，其中LCR信号链212包括LCR内部接收器214、后端联合检测(Joint Detection，JD)处理模块218、以及配置给LCR信号的多模式BRP 210。多模式BRP 210配置来支持HSDPA的信道与Release 4（版本4）的信道。例如，多模式BRP 210在四个操作模式下运作，以支持：1)LCR RD-SCDMA Release 4信道、2)LCR HSDPA信道、3)FDDSCDMA版本4信道、以及4)FDD WCDMA HSDPA信道。在接收器204中多个信号处理模块的特定组合可被选择来在多模式BRP 210的一特定操作模式下运作。

在此叙述中，FDD是分频多任务(Frequency Division Duplex)，而LCR是低芯片率(Low Chip Rate)。FDD信号链206可实施来支持例如FDD WCDMARelease 4的信道或FDD WCDMA HSDPA的信道。LCR信号链212可实施来支持例如LCR TD-SCDMA Release 4的信道或LCR HSDPA的信道。

第三代合作伙伴计划(3rd Generation Partnership Project，3GPP)实体层标准指定无线链路的传送器部分。图2b是表示对应Release 4 FDD信道的传送器BRP的方块图。图2c表示对应FDD HSDPA数据信道的传送器BRP的方块图。图2d是表示对应Release 4 LCR信道的传送器BRP的方块图。图2e是表示对应LCR HSDPA数据信道的传送器BRP的方块图。图5b是表示HSDPA信道的实体层混合自动重传请求(Hybrid Automatic Repeat ReQuest，HARQ)功能的方块图。如图5b所示，HARQ包括两阶段的速率匹配，即被实际的递增多余量(Incremental Redundancy IR)缓冲器536所分隔且由第一速率匹配532与第二速率匹配534所执行的操作。对应所述的四个操作模式的传送器BRP在一些方面相似，然而，他们确实彼此相异。例如Release 4信道仅具有一个阶段的速率匹配，HSDPA信道则具有两个阶段的速率匹配。

无线链路的接收器部分非指定在此标准下，且每一卖者可拥有其本身的应用以满足期望的效能需求。图5a表示多模式接收器BRP 501的高层级***实施。多模式接收器BRP 501可配置为给予所述所有四个操作模式的接收器。

如图2a所示，内部接收器的实施是LCR与FDD信号所特有的。即是，根据接收FDD信号，内部接收器可以是耙式接收器或芯片层级均衡器。在无线通信***中，信号可通过许多路径而由传送器传播至接收器。当多个下行链路数据流通过正交编码(orthogonal code)而被多路传送或传送时，多路径传播可能破坏正交性(orthogonality)，产生严重的多址干扰(Multiple AccessInterference，MAI)。在CDMA***中的典型移动式单元利用具有信道匹配滤波器的耙式接收器。芯片层级均衡器（即FDD内部接收器208以芯片层级均衡器来实施）也可被利用来恢复（解调）正交性，藉此减少在位评估上的多址干扰(MAI)。

不像将干扰视为噪声的匹配滤波器的接收器一样，设计来通过共同地处理用户信号与干扰信号以移除用户间的干扰影响的装置称为“联合检测器(Joint Detector，JD)”或“多用户检测器”。在LCR信号链212中，LCR内部接收器214可使用联合检测加速器(Joint Detection Accelerator，JDA)。

分别处于FDD信号链206与LCR信号链212之后端耙式处理模块209与后端JD处理模块218配置来提供16-QAM解调的星状图增益(constellationgain)与软性决定数值。此外，模块209与218也执行相异信号标准所特有的BRP处理。

有许多不同的方法来实施后端JD处理模块218。图3表示在LCR信号链212中的实施例301，且图4表示配置实施例401以帮助多模式BRP 414。

图3表示LCR后端JD处理实施例301，其建立介于联合检测加速器(JDA)214与单一模式BRP模块312之间的接口。在图3中，“SW”表示软件。在通信***中，被传送的数据的接收被通信信道的状态损坏。因此，被接收的信号在呈现给用户之前，需要经历一系列的重建。在TD-SCDMA***中，接收器的信号处理模块所执行的功能包括联合检测、解调、以及信道解映射/译码。在联合检测之后，信号已经历第一层级的重建，但在其被编码之前，仍然需要后端处理。

后端JD处理模块301评估两个重要的信号参数：星状图增益以及信号对干扰/噪声比(Signal-to-Interference-and-Noise-Ratio，SINR)。星状图增益根据联合检测加速器214的输出而内部地评估，不需了解传送序列。此SINR可随着星状图增益评估而接续地被评估。对于最佳的实施，校正功能可用来自SINR评估中移除评估偏误。

参阅图3，来自联合检测加速器214且包括所有信道编码的输入数据流被传送至星状图旋转与增益评估模块302。星状图旋转将星状图旋转45度，以使其类似FDD星状图。此操作允许直接使用取得给WCDMA的演算规则。接续的所有操作与模块，例如星状图旋转与增益评估模块302、SINR评估模块310、以及解调与软性位缩放模块306，在随后的数据处理中则都采用FDD星状图格式。在一实施例中，后端JD处理模块218执行盲目星状图增益评估。此星状图增益被提供至SINR评估模块310。二者择一地，此星状图增益与SINR评估可根据联合检测的输出而在软件上实施，且计算获得的星状图增益与SINR可被回传至硬件（例如略过在硬件的星状图增益评估与SINR评估）。一控制位用来选择星状图增益，SINR数值由硬件来计算或由软件来提供。

时间槽缓冲器/内存304用来缓冲来自星状图旋转与增益评估模块302的数据。下传后端JD计算可由解调与软性位缩放模块306来执行，其负责对数相似度比值(log likelihood ratio，LLR)软性位的解调与转换。根据期望的效能程度，可能需要星状图增益与噪声功率评估。位缩放是关于利用时间槽SINR的软性位的增加，其保证在随后的信道译码中，低质量的突发所占的比重少于高质量的突发。

在图3中，实体信道解映射(de-mapping)是在解调与软性位缩放模块306执行解调之后，由BRP模块312所执行。实体信道解映射是LCR或FDD标准所特有的，且对于LCR与FDD而言解调必须的。在一些实施例中，解调与解映射的信号处理顺序可以交换，以便维持在后端JD处理模块中的所有标准特定功能。BRP模块312处理LCR与FDD标准的共同功能。

图4表示后端JD处理的实施例400，其中，解调是在BRP模块414中执行,星状图旋转模块404与星状图增益评估模块408耦接，且解映射是在后端JD处理模块401中执行。在图4中，“SW”表示软件。为了使硬件更加的有效率，一些演算规则已合并，以重复利用来自内存的数据，藉此减少（最小化）内存存取的总数量。为了SINR评估，联合检测加速器(JDA)214的输出可在信号链的任何位置被求得。在所示的实施例中，由于此配置减少了（最小化）对时间槽缓冲器406的内存存取数量，SINR评估模块412已被选择在实体信道解映射模块410之后来求取此次输出。

HSDPA滤波器402被使用来自联合检测加速器214的输出缓冲器来提取高速下行链路分享信道(High Speed Downlink Shared Channel，HS-DSCH)。后端JD处理模块218可根据图4的实施例来实现，其负责处理与HS-DSCH相关的编码，且联合检测加速器214的输出信号包括与特定用户设备(UserEquipment，UE)相关的编码。用户设备(UE)是指末端用户直接使用来通信的任何装置。其可以是图1的手持式电话102、在膝上型计算机的数据卡或任何连接至通信基地台的其它装置，例如3G频无线基地台(Base TransceiverStation，BTS)。图4的实施例也可用来包括高速分享控制信道(HS-SCCH)或其它专用信道，例如语音电话(voice call)。

图5a表示多模式BRP 501的高层级***实施。多模式BRP 501相似于图2a的多模式BRP 210。由于BRP实施需要对内存频繁地存取，通过合并多模式BRP 501功能方块且将内存配置在重要位置来减少内存需求，变成主要的设计目标。在此事项中，例如，HARQ与传输时间间隔(transmission timeinterval，TTI)内存514可设计来配置在FDD Release 4信道信号链206的解速率匹配(de-rate matching，DRM)模块518之前，且在LCR Release 4信道信号链212的解速率匹配(de-rate natching)模块508之后。

在一实施例中，对于选择的用户设备而言，后端联合检测操作的结果可能是具有软性决定格式的一组实体信道数据。此数据储存在第一内存模块（如帧内存502），且帧内存502也持有软性决定的一个完整帧，其中，软性决定的一个完整帧是对于每一时间槽而言以位宽度加上指数来储存。在一些实施例中，在帧内的最大指数可被识别出，且使用来计算单一帧指数。当软性决定由帧内存502经由被选择的多个第一次模块传送至第二内存模块（如结合的HARQ与TTI内存514）时，此帧指数用来重新缩放软性决定。其中多个第一次模块包括解调/星状图重新排列/解加扰模块504、帧缩放模块506、解速率匹配模块508、HARQ结合与缩放模块510以及解交错器模块512。通过以一较小的指数数值将来自时间槽的软性决定的符号位向下移动，重新缩放操作可在一帧的所有时间槽内维持的相同数量的精确位。在帧的所有软性决定因此具有相同的指数数值，其与最大指数相同。与帧缩放相关的指数接着储存至指数储存器（未显示于图中）。

解调、星状图重新排列、以及位解加扰操作已合并至模块504。特别的是，星状图重新配置是供HSDPA（在Release 4信道的旁路模式下）使用，且在模块504的位解加扰是供LCR信号使用。

在一些实施例中，数据可能经历在多模式BRP 501中的多层级缩放。特别的是，帧缩放模块506激活一个帧的软性决定，以具有相同的指数。给BRP的输入数据包括多个时间槽，且每一时间槽可具有其本身的时间槽指数。时间槽指数的数值是依据在此时间槽期间所接收的数据的SINR。帧缩放包括缩放此帧的软性数值，使得在此帧的所有软性数值具有相同的帧指数。HARQ结合与缩放模块510处理在HARQ内存的软性决定，以当操作在与已知HSDPA信道相关的数据上时，达到相同指数的目的。混合自动重传请求(HARQ)是一个特殊的自动重传请求模式，其中，假使非正确地被接收，接收器则储存接收的软性决定。当传送器执行重新传送时，接收器对相同数据封包的新接受的软性决定与先前储存的软性决定共同地解碼。HARQ结合与缩放模块510首先对两传送的软性决定进行缩放，使得他们具有相同的指数，且接着在此两传送期间对接收的软性决定执行最大相似度结合。此HARQ结合与缩放模块510是使用所述HSDPA信道。

多个第二次模块适应性地被选择来处理结合的HARQ与TTI内存514所输出的中间数据，所述多个第二次模块包括TTI缩放模块516、解速率匹配模块518、信道削波(clipping)与量化模块520以及信道译码器模块522。例如TTI缩放模块516处理在HARQ与TTI内存514内属于一传输信道的软性决定，以使当操作在与Release 4信道相关的数据上时具有相同指数。一个TTI可能包括多个帧，每一帧可具有其本身的帧指数。TTI缩放可对一TTI的软性决定进行缩放，以使得属于一传输信道TTI的所有软性决定具有相同指数。

信道译码器缩放主要在信道削波与量化模块520中执行，其中，在信道译码之前完成数据量化，使得软性决定可被缩放，例如4位。此操作可以减少位宽度以及因此减少一信道译码器模块522所需的逻辑闸数。

解速率匹配模块508可配置给HARQ解速率匹配或给TD-SCDMARelease 4信道LCE解速率匹配。对于WCD Release 4信道而言，解速率匹配模块508处于旁路模式。

在传送器的速率匹配需要位的打掉或重复，以使得在速率匹配后位速率可匹配信道容量。速率匹配的相反操作是在下行链路接收器中执行，使得在解速率匹配后的位速率匹配输入至信道译码器的速率，或者匹配输入至分配给信道的递增多余量(IR)内存尺寸的速率。相反的速率匹配包括以下操作：（1）在被打掉位的位置上执行“0”***、以及（2）重复位的最大相似度结合。对于HSDPA与Release 4信道而言，解速率匹配装置的功能相似。

随着在对应传送器BRP中特定数据处理的效果，在下行链路接收器204的数据处理维持执行第二解速率匹配阶段（例如解速率匹配模块508与相关操作），优先于第一解速率匹配阶段（即解速率匹配模块518与相关操作）顺序。

参阅图5b，在一些例子中，根据3GPP TS 25.222V5.7.0（2004-09）的技术规则，在传送器BRP 530的一个两阶段速率匹配HARQ包括第一速率匹配模块532以及之后的第二速率匹配模块534。

如图5b所示，第一速率匹配模块532使输入位的数量匹配于实际的递增多余量(IR)缓冲器536。对于每一HARQ处理而言，在递增多余量缓冲器536中可利用的软性信道位数量可由较高层来获得。第二速率匹配模块534与相关的操作应用演算规则以在第一速率匹配阶段的输出上打掉或重复位。对于相异组的输入位（***位或奇偶位），此速率匹配演算规则也可相异地实施。然而，位聚集与位分离功能对于不同的数据传送信道而言明显地相异。

回来阅图5a，TTI缩放模块516供Release 4信道使用。解速率匹配模块518可配置为HSDPA解速率匹配或者给FDD Release 4信道解速率匹配。对于WCD Release 4信道而言，解速率匹配模块518处于旁路模式。

解交错器模块512计算帧内存502的读取地址，且及HARQ与TTI内存514的读取/写入地址。解交错器模块512包括第二解交错模块与传输信道解交错模块中至少一者。在一些实施例中，例如，当与Release 4信道一起操作，且当写入至HARQ与TTI内存514时，解交错器模块512执行以下功能：a)实体信道解分段(de-segmentation)、b)第二非连续传输(DiscontinuosTransmission，DTX)指示位的检测与移动、c)除了在明确盲目传输格式检测的情况下，第一非连续传输(Discontinuos Transmission，DTX)指示位的检测与移动、d)传输信道解多路传输(de-multiplexing)、以及e)无线帧解分段。

如同实体信道(PhCH)解交错的次要功能，当软性决定自帧内存读取时，解交错器模块512也产生连续的时间槽号码，其中，软性决定是来自这些时间槽编号。这些时间槽号码可用来查表关于帧重新缩放功能的对应指数。

根据指定的数据架构，HARQ与TTI内存514也配置为HARQ内存或TTI内存。HARQ与TTI内存514的内存组织是由软件来控制。例如，传输信道的地址或HARQ处理可由软件来编程。此外，与HADPA传输信道(TrCH)或Release 4TrCH相关的数据在内存内所储存的位置由软件来编程。内存空间可动态地分配给Release 4信道或HSDPA信道。

至于信道译码器模块522，多模式接收器BRP 501支持涡轮译码(turbodecoding)、回旋译码(convolutional decoding)、或无编码模式。在无编码的情况下，软性决定的符号位通过解速率匹配模块518至信道译码器模块522，其中，信道译码器模块522也执行循环冗余核对(Cyclic Redundancy Check，CRC)。

回旋译码是以Viterbi算法来执行。在一些实施例中，Viterbi译码器被最佳化给4位输入与9位计量。八个并联蝶形阀(butterfly)可用来计算此计量。此实施也可利用增强以提供被控制的溢位以及减少的位宽度。

一第三内存模块（如输出缓冲器524）包括两个记忆库用以接收由所述多个第二次模块所处理过的数据，如储存两帧的译码数据加上CRC状态。一内部记忆库在此两缓冲器之间选择逻辑乒乓缓存器(ping-pong)以执行储存与写入。输出缓冲器524可由DSP直接读取或通过协同处理器直接内存存取(DirectMemory Access，DMA)来读取。

图6表示特别配置给Release 4信道的低芯片率(LCR)BRP操作模式的BRP 601的方块图，包括帧内存602，解调/解加扰模块604，帧缩放模块606，解速率匹配模块608，解交错器模块610，HARQ与TTI内存612，TTI缩放模块614，信道削波与量化模块616，信道解码器模块618，以及输出缓冲器620。在此实施例中的功能上信号处理模块相似于图5a的对应模块。为了根据特定信号方案(signal scheme)与数据速率来适应***实施，多模式BRP 601可选择性地激活模块功能，且略过不需要的处理模块。例如，图5a的HARQ结合与缩放模块510与解速率匹配模块518在图6的实施例中处于旁路模式，而对于此特定Release 4信道的低芯片率(LCR)BRP信号方案而言，解速率匹配模块608执行所有的解速率匹配操作。因此，解调/解加扰模块604用来对LCR信号执行解调与解加扰。

图7表示实施多模式位速率处理的程序700的流程图，其中，此多模式位速率处理有关于在无线通信***中的特定数据传送速率以及标准。

在程序700中，接收输入数据（步骤702）。例如，来自实体信道的输入数据可由一第一内存模块来接收，例如图5a的帧内存502。在一些实施例中，通过使用突发DMA转移，以一时间槽或次帧为基础，并依据DAP内存与DMA中断消耗交换，实体信道可被下载进入帧内存502。在帧内存502被填满后，则使用另一DMA转移来编程帧速率配置数据。接着处理输入数据（步骤704）。例如，根据数据与传送信道规格，图5a的随后的多个第一次模块可被选择来处理此输入数据。在输入数据上的操作包括实体信道解映射（例如模块504）、次要解交错（例如模块512）、解加扰、传输信道解多路传输、以及解速率匹配（例如模块508）。

程序700包括接收处理过的输入数据且输出中间数据。例如，BRP 210（在图2a中）可接收处理过的输入数据，且随后分配此数据至图5a中与数据与传送信道规格有关的HARQ与TTI内存514。

程序700包括接收处理过的输入数据并输出中间数据（步骤706），且处理中间数据（步骤708）。例如，中间数据可由模块514输出，以进一步地在多个第二次模块中处理，例如图5a的TTI缩放模块516、解速率匹配模块518等等。多个第二次模块中的每一者适应性地被选择来根据数据与传送信道规格操作。例如，在图2a的实施例中，由于多模式BRP 210特别配置来处理与低芯片率(LCR)的Release 4信道相关的数据，图5a的HARQ结合与缩放模块510与解速率匹配模块518则处于旁路模式，且解速率匹配模块608执行所有的解速率匹配操作。模块604因此配置来对LCR信号执行解调与解加扰。

程序700包括接收处理过的中间数据及输出位速率处理数据（步骤710）例如，BRP 210包括一输出缓冲器（例如图6的模块620），其接收并输出位速率处理数据给较高传送层。

在此叙述中，连接可以是有线或无线连接。当一模块被叙述为连接至另一模块时，此模块可直接地或间接地（例如通过又另一模块）连接至另一模块。

在此说明书所叙述的装置、方法、流程图、架构方块图可通过包括软件编码的计算机处理***来实施，而软件编码包括由计算机处理***所执行的程序指令。其它实施方式也可使用。此外，此说明书所叙述的流程图与架构方块图是叙述在步骤支持下的特定方法以及/或对应动作以及在揭露架构装置支持下的对应功能，但是也可用来实施对应的软件架构与演算规则以及其等同者。

此处叙述的方法与***可通过程序编码而以许多相异类型的处理装置来实施，而此程序编码包括可由一个或多个处理器所执行的程序指令。此软件程序指令包括来源编码、目的编码、机器编码、或者操作来导致处理***去执行此述方法的其它储存数据。

读取媒体包括计算机储存装置（例如CD-ROM、磁盘、RAM、闪存、计算机硬件等等），其包含由处理器所执行的指令，以执行此述的方法操作并实施此述的***。

此文所述的计算机组件、软件模块、功能、以及数据架构可直接或间接连接至每一其它者，以允许数据流用作其它操作。也需注意，软件指令或模块可实施作为编码的子程序单元、编码的软件功能单元、对象（对象导向类型）、程序类型、计算机标记语言、或者其它类型的计算机编码或韧体。根据实际状态，此软件组件以及/或功能可配置在单一装置或分散的多路装置。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何所属技术领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (34)

1.一种信号处理装置，适用于无线通信***，其特征在于，所述信号处理装置包括：

第一内存模块，用以接收来自一组实体信道的输入数据；

多个第一次模块，适应性地被选择来处理所述输入数据，其中，至少部分所述多个第一次模块是根据多个数据与传输信道规格而被选择；

第二内存模块，用以接收处理过的所述输入数据，且输出中间数据，其中，所述输入数据储存在所述第二内存模块的多个位置是根据所述数据与传输信道规格来分配；

多个第二次模块，适应性地被选择来处理所述中间数据，其中，至少部分所述多个第二次模块是根据所述数据与传输信道规格而被选择；以及

第三内存模块，用以接收由所述多个第二次模块所处理过的所述中间数据；

其中，该多个数据与传输信道规格包括第一数据与传输信道规格和第二数据与传输信道规格，该多个第一次模块包括第一解速率匹配模块，该多个第二次模块包括第二解速率匹配模块，且该第一解速率匹配模块是根据该第一数据与传输信道规格而不是该第二数据与传输信道规格被选择，该第二解速率匹配模块是根据该第二数据与传输信道规格而不是该第一数据与传输信道规格被选择。

2.根据权利要求1所述的信号处理装置，其特征在于，所述多个数据与传输信道规格根据多个信道种类中至少一者来定义，所述多个信道种类包括：

低芯片率时分-同步码分多址版本4信道；

低芯片率高速下行链路封包存取信道；

分频多任务宽带码分多址版本4信道；以及

分频多任务宽带码分多址高速下行链路封包存取信道。

3.根据权利要求1所述的信号处理装置，其特征在于，所述多个第一次模块包括多个模块中至少一者，且所述多个模块包括：

结合模块，包括解调模块、星状图重新配置模块、与解加扰模块；

帧缩放模块；

第一解交错模块；以及

混合自动重传请求结合与缩放模块。

4.根据权利要求1所述的信号处理装置，其特征在于，所述多个第二次模块包括多个模块中至少一者，且所述多个模块包括：

传输时间间隔缩放模块；

信道削波与量化模块；以及

结合模块，由信道译码器模块、解加扰模块与循环冗余核对模块所结合。

5.根据权利要求3所述的信号处理装置，其特征在于，所述第一解交错模块包括第二解交错模块与传输信道解交错模块中至少一者。

6.根据权利要求3所述的信号处理装置，其特征在于，所述第一解交错模块用来计算所述第一内存模块的多个读取地址，且计算所述第二内存模块的多个读取与写入地址。

7.根据权利要求1所述的信号处理装置，其特征在于，所述第一解速率匹配模块用来对与高速下行链路封包存取信道相关的数据进行操作。

8.根据权利要求1所述的信号处理装置，其特征在于，所述第一解速率匹配模块用来对与低芯片率版本4信道相关的数据进行操作。

9.根据权利要求3所述的信号处理装置，其特征在于，所述混合自动重传请求结合与缩放模块用来对与高速下行链路封包存取信道相关的数据进行操作。

10.根据权利要求1所述的信号处理装置，其特征在于，当对与分频多任务版本4信道相关的数据进行速率匹配时，所述第一解速率匹配模块被略过。

11.根据权利要求4所述的信号处理装置，其特征在于，所述传输时间间隔缩放模块用来对与版本4信道相关的数据进行操作。

12.根据权利要求1所述的信号处理装置，其特征在于，所述第二解速率匹配模块用来对与高速下行链路封包存取信道以及分频多任务版本4信道相关的数据进行操作。

13.根据权利要求1所述的信号处理装置，其特征在于，当对与时分-同步码分多址版本4信道相关的数据进行速率匹配时，所述第二解速率匹配模块被略过。

14.根据权利要求1所述的信号处理装置，其特征在于，所述第二内存模块包括混合自动重传请求内存与传输时间间隔内存中至少一者，所述至少一者根据所述多个数据与传输信道规格来配置。

15.根据权利要求1所述的信号处理装置，其特征在于，所述第二内存模块由软件来控制与配置。

16.根据权利要求1所述的信号处理装置，其特征在于，所述第二内存模块由软件来编程，以判断多个传输信道的数据储存在所述第二内存模块中的多个位置，所述多个传输信道与高速下行链路封包存取信道相关。

17.根据权利要求1所述的信号处理装置，其特征在于，所述第二内存模块由软件来编程，以判断多个传输信道的数据储存在所述第二内存模块中的多个位置，所述多个传输信道与版本4信道相关。

18.一种信号处理的方法，适用于无线通信***，其特征在于，所述信号处理的方法包括：

将来自一组实体信道的输入数据储存至第一内存模块；

由多个第一次模块中被选择者来处理所述输入数据，其中，被选择的所述多个第一次模块是根据多个数据与传输信道规格而被选择；

将处理过的所述输入数据储存至第二内存模块，其中，所述输入数据储存在所述第二内存模块的多个位置是根据所述多个数据与传输信道规格来分配；

自所述第二内存模块读取中间数据；

在多个第二次模块的被选择者中处理所述中间数据，其中，被选择的所述多个第二次模块是根据所述数据与传输信道规格而被选择；以及

在第三内存模块中接收由所述多个第二次模块所处理过的所述中间数据并输出位速率处理数据；

其中，该多个数据与传输信道规格包括第一数据与传输信道规格和第二数据与传输信道规格，该多个第一次模块包括第一解速率匹配模块，该多个第二次模块包括第二解速率匹配模块，且该第一解速率匹配模块是根据该第一数据与传输信道规格而不是该第二数据与传输信道规格被选择，该第二解速率匹配模块是根据该第二数据与传输信道规格而不是该第一数据与传输信道规格被选择。

19.根据权利要求18所述的信号处理方法，其特征在于，所述多个数据与传输信道规格根据多个信道种类中至少一者来定义，所述多个信道种类包括：

低芯片率时分-同步码分多址版本4信道；

低芯片率高速下行链路封包存取信道；

分频多任务宽带码分多址版本4信道；以及

分频多任务宽带码分多址高速下行链路封包存取信道。

20.根据权利要求18所述的信号处理方法，其特征在于，所述多个第一次模块包括多个模块中至少一者，且所述多个模块包括：

结合模块，由解调模块、星状图重新配置模块与解加扰模块所结合；

帧缩放模块；

第一解交错模块；以及

混合自动重传请求结合与缩放模块。

21.根据权利要求18所述的信号处理方法，其特征在于，所述多个第二次模块包括多个模块中至少一者，且所述多个模块包括：

传输时间间隔缩放模块；

信道削波与量化模块；以及

结合模块，由信道译码器模块、解加扰模块与循环冗余核对模块所结合。

22.根据权利要求20所述的信号处理方法，其特征在于，所述结合模块的所述解加扰模块在分频多任务信号方案下被略过。

23.根据权利要求20所述的信号处理方法，其特征在于，所述第一解交错模块包括第二解交错模块与传输信道解交错模块中至少一者。

24.根据权利要求20所述的信号处理方法，其特征在于，所述第一解交错模块用来计算所述第一内存模块的多个读取地址，且计算所述第二内存模块的多个读取与写入地址。

25.根据权利要求20所述的信号处理方法，其特征在于，所述第一解速率匹配模块用来对与高速下行链路封包存取信道以及低芯片率版本4信道相关的数据进行操作，并输出数据至所述混合自动重传请求结合与缩放模块。

26.根据权利要求20所述的信号处理方法，其特征在于，所述混合自动重传请求结合与缩放模块用来对与高速下行链路封包存取信道相关的数据进行操作。

27.根据权利要求21所述的信号处理方法，其特征在于，所述传输时间间隔缩放模块用来对与版本4信道相关的数据进行操作。

28.根据权利要求21所述的信号处理方法，其特征在于，所述第二解速率匹配模块用来对与高速下行链路封包存取信道以及分频多任务版本4信道相关的数据进行操作。

29.根据权利要求18所述的信号处理方法，其特征在于，所述第二内存模块包括混合自动重传请求内存与传输时间间隔内存中至少一者，所述至少一者根据所述多个数据与传输信道规格来配置。

30.根据权利要求18所述的信号处理方法，其特征在于，所述第二内存模块由软件来控制与配置。

31.根据权利要求18所述的信号处理方法，其特征在于，所述第二内存模块由软件来编程，以判断多个传输信道在所述第二内存模块中的多个位置，所述多个传输信道与高速下行链路封包存取信道与版本4相关。

32.一种信号处理方法，适用于无线通信***，其特征在于，所述信号处理方法包括：

以多个联合检测演算规则来处理来自一组实体信道的用户数据与多个干扰信号；

处理所述用户数据的实体信道解映射；以及

通过根据多个数据与传输信道规格以选择性地使用位速率处理器的多个数据处理模块，在所述位速率处理器中处理所述用户数据，

其中，所述多个数据处理模块包括多个第一次模块和多个第二次模块，根据所述多个数据与传输信道规格以选择性地使用至少部分所述多个第一次模块和至少部分所述多个第二次模块。

33.根据权利要求32所述的信号处理方法，其特征在于，所述多个数据与传输信道规格根据多个信道种类中至少一者来定义，所述多个信道种类包括：

低芯片率时分-同步码分多址版本4信道；

低芯片率高速下行链路封包存取信道；

分频多任务宽带码分多址版本4信道；以及

分频多任务宽带码分多址高速下行链路封包存取信道。

34.一种信号处理装置，适用于无线通信***，其特征在于，所述信号处理装置包括：

第一内存模块，用以储存来自一组实体信道的输入数据；

第一装置，用以根据多个数据与传输信道规格来选择多个第一次模块中一次群组，以处理所述输入数据；

第二内存模块，用以储存处理过的所述输入数据，其中，所述输入数据储存在所述第二内存模块的多个位置是根据所述多个数据与传输信道规格来分配；

第二装置，用以根据所述数据与传输信道规格来选择多个第二次模块中一次群组，以处理读取自所述第二内存模块的中间数据；以及

第三内存模块，用以接收处理过的所述中间数据；

其中，该多个数据与传输信道规格包括第一数据与传输信道规格和第二数据与传输信道规格，该多个第一次模块包括第一解速率匹配模块，该多个第二次模块包括第二解速率匹配模块，且该第一解速率匹配模块是根据该第一数据与传输信道规格而不是该第二数据与传输信道规格被选择，该第二解速率匹配模块是根据该第二数据与传输信道规格而不是该第一数据与传输信道规格被选择。

Images