CN101621071B - 金属氧化物半导体器件及其制造方法 - Google Patents
金属氧化物半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101621071B CN101621071B CN2008100402324A CN200810040232A CN101621071B CN 101621071 B CN101621071 B CN 101621071B CN 2008100402324 A CN2008100402324 A CN 2008100402324A CN 200810040232 A CN200810040232 A CN 200810040232A CN 101621071 B CN101621071 B CN 101621071B
- Authority
- CN
- China
- Prior art keywords
- ion
- mos
- doped region
- carbon
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明揭露了一种金属氧化物半导体器件及其制造方法,于传统的袋形(pocket)注入工艺中,增加碳离子注入过程,从而抑制了半导体器件于制造过程中的瞬态增强扩散效应,进而获得较小的结电容与结漏电流,并有效的抑制短沟道效应,提高了器件性能。该金属氧化物半导体器件包括半导体衬底与形成于其上的栅极结构,其中栅极结构两侧的半导体衬底中具有相对的源掺杂区域与漏掺杂区域,且源掺杂区域与漏掺杂区域相对的边缘处具有袋状掺杂区,且该袋状掺杂区包括碳杂质以及P型杂质或N型杂质。
Description
技术领域
本发明涉及一种半导体器件及其制造方法,特别是涉及一种金属氧化物半导体(MOS)器件的袋形(pocket)注入区及其形成方法。
背景技术
随着半导体器件高度集成化的发展,金属氧化物半导体(MOS)器件栅极长度正按比例缩小至更小的尺寸,相应地,半导体器件的制作工艺也在不断的改进中,以满足人们对器件性能的要求。而袋形(pocket)注入(或晕(halo)注入)过程便是随着半导体器件尺寸的减小而发展起来的与器件性能密切相关的环节,其所形成的袋状掺杂区不仅影响着器件的短沟道效应(short-channeleffects,SCEs),还与沟道迁移率以及结电容、结漏电流等参数密切相关。
现有技术中,往往采用P型或N型掺杂离子注入来实现袋形注入,所形成的袋状掺杂区的剖面形状往往由离子的扩散率来决定,从而获得不同程度的器件性能的改善。例如,在N沟道MOS器件中,往往利用铟或硼离子注入来实现袋形注入,而利用铟离子实现的袋形注入相对于硼离子可以更好的改善器件的反短沟道效应(reverse short-channel effects,RSCEs)。
请参考图1,其为现有技术中MOS器件的制造工艺流程图,如图所示,其包括如下步骤:
S1:提供半导体衬底,其中该半导体衬底具有多个隔离结构;
S2:进行阱注入以及退火处理,以于两隔离结构之间形成阱区;
S3:于阱区之上制造栅极结构;
S4:进行轻掺杂源漏极离子注入,以于阱区中形成源极延伸掺杂区和漏极延伸掺杂区;
S5:利用P型掺杂离子或N型掺杂离子进行袋形注入,以于阱区中形成包括P型杂质或N型杂质的袋状掺杂区;
S6:进行退火处理;
S7:进行源漏极离子注入以及退火处理,以于阱区中形成源极重掺杂区和漏极重掺杂区。
然而,步骤S5中所形成的袋状掺杂区内的P型杂质或N型杂质会在后续退火工艺中产生较大的瞬态增强扩散(transient enhanced diffusion,TED)效应,再加上注入的离子在退火工艺中所产生的预期热扩散效应,将使得结深度无法有效降低。其已成为MOS器件,尤其是亚微米MOS器件中抑制短沟道效应的一大挑战。
发明内容
本发明所要解决的技术问题是提供一种金属氧化物半导体(MOS)器件及其制造方法,以抑制其制造过程中的瞬态增强扩散(transient enhanced diffusion,TED)效应,而获得较小的结电容与结漏电流,并有效的抑制短沟道效应,提高器件性能。
为解决以上技术问题,本发明提供一种金属氧化物半导体器件,包括半导体衬底与形成于其上的栅极结构,其中栅极结构两侧的半导体衬底中具有相对的源掺杂区域与漏掺杂区域,且源掺杂区域与漏掺杂区域相对的边缘处具有袋状掺杂区,且该袋状掺杂区包括碳杂质以及P型杂质或N型杂质。
较佳的,上述袋状掺杂区内的碳杂质包覆P型杂质或N型杂质。
较佳的,当该金属氧化物半导体器件为N沟道金属氧化物半导体器件时,上述袋状掺杂区包括碳杂质和P型杂质。
较佳的,上述P型杂质包括硼离子、铟离子或氟化硼。
较佳的,当该金属氧化物半导体器件为P沟道金属氧化物半导体器件时,上述袋状掺杂区包括碳杂质和N型杂质。
较佳的,上述N型杂质包括磷离子或砷离子。
本发明另提供一种金属氧化物半导体(MOS)器件的制造方法,于半导体衬底上制造栅极结构,并通过离子注入于栅极结构两侧的半导体衬底中形成相对的源掺杂区域与漏掺杂区域以及位于源掺杂区域与漏掺杂区域相对的边缘处的袋状掺杂区,其中袋状掺杂区的注入离子是碳掺杂离子以及P型掺杂离子或N型掺杂离子。
较佳的,上述碳掺杂离子的注入能量大于上述P型掺杂离子或N型掺杂离子的注入能量,使得袋状掺杂区内的碳杂质包覆P型杂质或N型杂质。
较佳的,上述碳掺杂离子的注入能量为2.5KeV至30KeV,注入剂量为1E13至1E15每平方厘米。
较佳的,上述P型掺杂离子包括硼离子、铟离子或氟化硼。
较佳的,上述N型杂质包括磷离子或砷离子。
综上所述,本发明于传统的袋形(pocket)注入工艺中,增加碳离子注入过程,而于半导体衬底中形成包括碳杂质以及P型杂质或N型杂质的袋状掺杂区,由于碳杂质的吸附作用,其阻碍了P型杂质或N型杂质的扩散,从而抑制了半导体器件于制造过程中的瞬态增强扩散(transient enhanced diffusion,TED)效应,进而获得较小的结电容与结漏电流,并有效的抑制短沟道效应,提高了器件性能。
附图说明
图1为现有工艺一种金属氧化物半导体器件制造工艺的流程图;
图2为本发明一实施例所提供的金属氧化物半导体器件制造工艺的流程图;
图3至图8为本发明一实施例所提供的制造金属氧化物半导体器件的流程示意图;
图9为本发明一实施例所提供的制造金属氧化物半导体器件的结构示意图;
图10为截止电流与饱和电流(Ioff-Idsat)关系曲线;
图11为器件性能随碳离子注入的剂量变化曲线图;
图12为器件性能随碳离子注入的能量的变化曲线图。
具体实施方式
下面结合附图与具体实施方式详述本发明。
请参考图2,其为本发明一实施例所提供的金属氧化物半导体(MOS)器件制造工艺的流程图。为了与现有技术形成对比,其采用与图1中所示工艺相同的顺序举例说明,且相同的工艺流程采用相同的标号,当然,工艺流程顺序并非用以限定本发明,本领域技术人员可根据需要做适当调整;例如,其中的轻掺杂源漏极离子注入以及袋形(pocket)注入的顺序可以进行调换。如图所示,其包括如下步骤:
S1:提供半导体衬底,其中该半导体衬底具有多个隔离结构;
S2:进行阱注入以及退火处理,以于两隔离结构之间形成阱区;
S3:于阱区之上制造栅极结构;
S4:进行轻掺杂源漏极离子注入,以于阱区中形成源极延伸掺杂区和漏极延伸掺杂区;
S5’:利用碳掺杂离子以及P型掺杂离子或N型掺杂离子进行袋形注入,以于阱区中形成包括碳杂质以及P型杂质或N型杂质的袋状掺杂区;
S6:进行退火处理;
S7:进行源漏极离子注入以及退火处理,以于阱区中形成源极重掺杂区和漏极重掺杂区。
可见,相对于现有技术,本发明于袋形注入工艺中,加入碳离子注入过程,即利用碳掺杂离子以及P型掺杂离子或N型掺杂离子完成袋状掺杂区的离子注入。由于碳杂质的吸附作用,其阻碍了P型杂质或N型杂质的扩散,从而抑制了后续退火工艺中的瞬态增强扩散(transient enhanced diffusion,TED)效应,进一步有效的抑制了短沟道效应或反短沟道效应。进一步参考图9,由于碳杂质的存在,袋状掺杂区22的边缘相对于现有工艺变得更为陡峭,形状近似于盒状,从而使得沟道效应获得了显著的改进,提高了器件性能。
另外,碳掺杂离子注入参数(碳掺杂离子的注入能量或注入剂量)的调整,可以进一步改进MOS器件的性能。例如,令碳掺杂离子的注入能量大于P型(或N型)掺杂离子的注入能量,而使得袋状掺杂区内的碳杂质包覆P型(或N型)杂质,更好的抑制了瞬态增强扩散效应。同时碳掺杂离子注入参数的调整进一步增加了客户定制需求的灵活性,即调整碳掺杂离子注入的能量与剂量来满足不同客户对于MOS器件结电容、结漏电流、驱动电流等参数的不同要求。在一较佳实施例中,碳掺杂离子的注入能量往往取2.5KeV至30KeV,注入剂量为1E13至1E15每平方厘米。例如在65nm工艺中,硼离子的注入能量为5.5KeV时,碳掺杂离子的注入能量为6KeV到8KeV,注入剂量为5E14每平方厘米。
在N沟道金属氧化物半导体(NMOS)器件的制造工艺中,步骤5中的袋形注入离子为碳掺杂离子以及P型掺杂离子;相应地,在P沟道金属氧化物半导体(PMOS)器件的制造工艺中,步骤5中的袋形注入离子为碳掺杂离子以及N型掺杂离子。另外,在NMOS器件制造工艺中,P型掺杂离子往往为硼离子、铟离子或氟化硼。而在PMOS器件制造工艺中,N型掺杂离子往往为磷离子或砷离子。
下面以NMOS器件详述以上MOS器件的制造流程,当然本领域技术人员可据此提示,将其应用于PMOS器件的制造工艺中。
请参考图3至图8,其为本发明一实施例所提供的制造金属氧化物半导体(MOS)器件的流程示意图。首先,如图3所示,提供半导体衬底10,其中具有多个隔离结构12;而后,如图4所示,进行阱注入以及退火处理,以于两隔离结构之间形成阱区14;如图5,进一步于半导体衬底的阱区14之上制造栅极结构16,该栅极结构16通常包括栅极绝缘层161以及栅电极162,其形成方法为本领域技术人员所熟知,在此不再赘述;如图6,进行轻掺杂源漏极离子注入,以于栅极结构16两侧的阱区14中形成源极延伸掺杂区181和漏极延伸掺杂区201;而后,如图7,利用碳掺杂离子以及P型掺杂离子进行袋形注入,而后进行退火处理,于阱区14中形成包括碳杂质以及P型杂质的袋状掺杂区22;如图8,进一步进行源漏极离子注入以及退火处理,以于阱区14中形成源极重掺杂区183和漏极重掺杂区203,从而于阱区14中,定义出相对的源掺杂区域18与漏掺杂区域20,如图9所示。在本实施例中,源掺杂区域18包括源极延伸掺杂区181以及源极重掺杂区183;相应地,漏掺杂区域20包括漏极延伸掺杂区201和漏极重掺杂区203,则源掺杂区域18与漏掺杂区域20相对形成于阱区14中,而于其间定义出沟道。而袋状掺杂区22便形成于源掺杂区域18与漏掺杂区域20相对的边缘处,如图所示,由于袋状掺杂区22包括具有吸附作用的碳杂质,从而具有更为陡峭的边缘,抑制了后续退火工艺中的瞬态增强扩散效应,从而使得沟道效应获得了显著的改进,提高了器件性能。
于以上制程中,往往还包括栅极结构两侧的隔离壁的形成过程,其为本领域技术人员所熟知,在此不再赘述。
与以上NMOS器件相对应,当半导体器件为PMOS器件时,同样是于袋形注入工艺中,加入碳离子注入过程,袋形注入工艺中的具有导电类型的离子为N型掺杂离子,例如为磷离子或砷离子。
相应地,本发明一实施例还提供一种MOS器件,如图9,其包括半导体衬底10与形成于其上的栅极结构16,其中栅极结构16两侧的半导体衬底10中具有相对的源掺杂区域18与漏掺杂区域20,且源掺杂区域18与漏掺杂区域20相对的边缘处具有袋状掺杂区22,其中该袋状掺杂区22包括碳杂质以及P型杂质或N型杂质。通常,袋状掺杂区22内的碳杂质包覆P型杂质或N型杂质。
本发明所提供的MOS器件及其制造方法,于传统的袋形(pocket)注入工艺中,增加碳离子注入过程,从而抑制了半导体器件于制造过程中的瞬态增强扩散效应,进而获得较小的结电容与结漏电流,并有效的抑制短沟道效应,提高了器件性能。利用TSUPREM4与MEDICI等仿真工具,得到以上方法应用于65nmNMOS晶体管制程中所获到的各种曲线图,其显示了以上方法所获得技术效果。
如图10所示,其为截止电流与饱和电流(Ioff-Idsat)关系曲线,其中曲线1为未加入碳离子注入的现有工艺所得到的关系曲线,而曲线2为加入碳离子注入的本发明所提供的工艺所得到的关系曲线。从图中可以看出,碳离子注入改进了Ioff-Idsat关系曲线的斜率,使得此曲线趋于平缓,即相同截止电流(Ioff)的情况下,获得了更大的饱和电流(Idsat)。可见,在本发明所提供的工艺条件下,获得了更好的电流驱动能力,短沟道效应获得了抑制。
请参考表1,其可以得出与图10相同的结论,在此不再赘述。不同于图10,从表中可以看出,本发明对应短沟道的MOS器件具有更好的改进效果。
表1不同离子袋形注入情况下MOS器件截止电流与饱和电流对照表
进一步参考图11与图12,其分别为器件性能随碳离子注入的剂量与能量的变化曲线图。在图10中,曲线100为无碳离子注入的情况,即碳离子注入剂量为0,该曲线100的峰值相对于其他曲线更为陡峭,可见加入碳离子注入后,阀值电压更为平缓,短沟道效应获得了更好的抑制,器件的可控性更好。而碳离子注入剂量为5E14每平方厘米时,其效果最佳。而图11与图12进一步印证了由于加入了碳离子注入,可以使客户的定制更为弹性化,即调整碳掺杂离子注入的能量与剂量来满足不同客户对于MOS器件结电容、结漏电流、驱动电流等参数的不同要求。
Claims (5)
1.一种金属氧化物半导体(MOS)器件的制造方法,其特征是,包括:
于半导体衬底上制造栅极结构;
进行轻掺杂源漏极离子注入,以于半导体衬底中形成源极延伸掺杂区和漏极延伸掺杂区;
利用碳掺杂离子以及P型掺杂离子或N型掺杂离子进行袋形注入,以于半导体衬底中形成包括碳杂质以及P型杂质或N型杂质的袋状掺杂区;
进行退火处理;
进行源漏极离子注入以及退火处理,以于半导体衬底中形成源极重掺杂区和漏极重掺杂区。
2.根据权利要求1所述的金属氧化物半导体(MOS)器件的制造方法,其特征是,其中上述碳掺杂离子的注入能量大于上述P型掺杂离子或N型掺杂离子的注入能量,使得袋状掺杂区内的碳杂质包覆P型杂质或N型杂质。
3.根据权利要求2所述的金属氧化物半导体(MOS)器件的制造方法,其特征是,其中上述碳掺杂离子的注入能量为2.5KeV至30KeV,注入剂量为1E13至1E15每平方厘米。
4.根据权利要求2所述的金属氧化物半导体(MOS)器件的制造方法,其特征是,上述P型掺杂离子包括硼离子、铟离子或氟化硼。
5.根据权利要求2所述的金属氧化物半导体(MOS)器件的制造方法,其特征是,上述N型杂质包括磷离子或砷离子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100402324A CN101621071B (zh) | 2008-07-04 | 2008-07-04 | 金属氧化物半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100402324A CN101621071B (zh) | 2008-07-04 | 2008-07-04 | 金属氧化物半导体器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101621071A CN101621071A (zh) | 2010-01-06 |
CN101621071B true CN101621071B (zh) | 2011-04-20 |
Family
ID=41514206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100402324A Active CN101621071B (zh) | 2008-07-04 | 2008-07-04 | 金属氧化物半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101621071B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937931B (zh) * | 2010-08-31 | 2012-10-10 | 清华大学 | 高性能场效应晶体管及其形成方法 |
CN102386097B (zh) * | 2010-09-01 | 2013-08-14 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
CN102446763B (zh) * | 2010-10-13 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其制作方法 |
CN102891076B (zh) * | 2011-07-22 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的结构及其形成方法 |
CN111463284B (zh) * | 2020-04-10 | 2023-06-09 | 上海华力集成电路制造有限公司 | N型fet及其制造方法 |
-
2008
- 2008-07-04 CN CN2008100402324A patent/CN101621071B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101621071A (zh) | 2010-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100552974C (zh) | 半导体元件及其形成方法 | |
US20060284249A1 (en) | Impurity co-implantation to improve transistor performance | |
US8039375B2 (en) | Shallow junction formation and high dopant activation rate of MOS devices | |
CN104078360A (zh) | Mos晶体管的形成方法 | |
CN103426769B (zh) | 半导体器件制造方法 | |
CN102623341B (zh) | 一种mos晶体管的制造方法 | |
CN101459082B (zh) | Mos晶体管及其形成方法 | |
CN101621071B (zh) | 金属氧化物半导体器件及其制造方法 | |
US20100144110A1 (en) | Method of forming a MOS transistor | |
US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
JP2006060208A (ja) | 高性能なサブ0.1マイクロメートルトランジスタ用のソース/ドレイン構造 | |
CN103985634A (zh) | 一种pmos晶体管的制造方法 | |
CN102487009B (zh) | 一种nmos器件源极和漏极的制作方法 | |
CN101593772B (zh) | Mos晶体管及其形成方法 | |
CN101609841A (zh) | 一种金属氧化物半导体(mos)晶体管结构及其制造方法 | |
CN102569077B (zh) | 用于制作半导体器件的源/漏区的方法 | |
CN104916675B (zh) | 半导体器件及其制造方法 | |
CN102468167B (zh) | Mos晶体管及其制作方法 | |
CN103985633A (zh) | 一种pmos晶体管的制备方法 | |
US7157357B2 (en) | Methods of forming halo regions in NMOS transistors | |
CN102446767B (zh) | Nmos晶体管的制造方法 | |
CN111463284B (zh) | N型fet及其制造方法 | |
CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
CN102468237B (zh) | 半导体器件的制造方法 | |
Li et al. | Integration benefits of carborane molecular implant for state-of-the-art 28-nm logic pFET device manufacturing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |