CN101601123B - 键合两个衬底的方法 - Google Patents

键合两个衬底的方法 Download PDF

Info

Publication number
CN101601123B
CN101601123B CN2007800511541A CN200780051154A CN101601123B CN 101601123 B CN101601123 B CN 101601123B CN 2007800511541 A CN2007800511541 A CN 2007800511541A CN 200780051154 A CN200780051154 A CN 200780051154A CN 101601123 B CN101601123 B CN 101601123B
Authority
CN
China
Prior art keywords
cleaning
bonding
substrate
substrates
cleaning solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800511541A
Other languages
English (en)
Other versions
CN101601123A (zh
Inventor
塞巴斯蒂安·凯尔迪勒
维利·米歇尔
沃尔特·施瓦岑贝格
达尼埃尔·德尔普拉
纳迪娅·本默罕默德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101601123A publication Critical patent/CN101601123A/zh
Application granted granted Critical
Publication of CN101601123B publication Critical patent/CN101601123B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明提供了一种将两个衬底键合在一起的方法,在键合期间所述衬底的表面彼此接触,该方法包括至少一个清洁步骤,该清洁步骤在使得要键合的两个衬底或者其中一个衬底的表面彼此接触之前清洁所述表面,其特征在于,以使得所清洁的各个表面未被显著地粗糙化的方式执行所述清洁步骤,并且其中,在所述键合之前还对所述要键合的至少一个衬底进行加热,所述加热是在这些衬底的表面彼此接触之前开始的,并且所述加热至少持续到这些表面已经彼此接触为止。本发明还涉及一种形成包括半导体材料薄层的结构的方法,该半导体材料薄层是从供体衬底被转移到第二衬底的,该方法包括以下步骤:将两种原子物质共同注入到所述供体衬底中,以生成限定了要转移的薄层的削弱区域;将这些衬底键合在一起,该方法的特征在于,以使得所述两种原子物质的峰值在所述供体衬底的厚度中具有小于200的偏移的方式,注入所述两种原子物质;并且其中,根据前述方法执行所述键合。

Description

键合两个衬底的方法
技术领域
本发明涉及用于电子学、光学或光电子学的复合结构的制造。
更具体地说,本发明涉及一种将两个衬底键合在一起的方法。
本发明还涉及一种形成包括半导体材料层的结构的方法,所述半导体材料层取自供体衬底(donor substrate),该供体衬底自身已经通过将两个衬底键合在一起而形成了。
背景技术
为了将两个衬底键合在一起,通常使得第一衬底与第二衬底接触,以便通过这些衬底彼此的分子附着来形成键合。
这种键合的一个应用是,在制造“绝缘体上半导体”型(SeOI)结构、并且特别是在制造“绝缘体上硅”型(SOI)结构的领域中进行这种键合。
在本申请的范围内,要键合的至少一个衬底具有表面氧化层;例如,通常为了形成SOI结构而执行Si/SiO2键合或SiO2/SiO2键合。
通过分子附着而实现的键合是一种在并不应用粘结剂(诸如粘合剂、胶等)的情况下使得表面极为平坦(“镜面抛光后”)的两个衬底彼此附着的技术。
上述表面通常是由绝缘材料(例如,石英、玻璃)或半导体材料(例如,Si、GaAs、SiC、Ge)制成的衬底的表面。
通常通过在局部将轻微压力施加到彼此接触的两个衬底上或者这两个衬底之一上来开始进行键合。
然后,在数秒时间内键合波(onde de collage)传播经过这些衬底的整个范围,从而在原子量级(échelle atomique)上将两个衬底结合在一起。
与在通过共价方式、离子方式或金属方式彼此连接的两个固体之间观察到的键合能量相比,在室温得到的键合能量通常相当低。
为了令人满意将两个衬底彼此键合,通常在键合之前对要键合的两个表面或者其中一个表面进行准备。这样做的目的在于增大机械强度和/或改善键合界面的质量。
这种准备通常包括对要键合的衬底的表面进行化学处理,称之为“清洁”。
清洁特别是旨在给要键合的表面赋予以下特性中的一个或更多个:
-不存在微粒;
-不存在碳氢化合物;
-不存在金属杂质;
-低表面粗糙度,通常小于RMS;
-强疏水性,也就是说,用高密度的硅烷醇键(Si-OH键)终止要键合的表面。
以下这些可以作为在键合之前采用的清洁的示例:
-RCA型清洁,即,SC1液(bain SC1,英文为“standard clean 1”)与SC2液(英文为“standard clean 2”)的组合,SC1液包括氢氧化铵(NH4OH)、过氧化氢(H2O2)及水(H2O),其适于移除微粒及碳氢化合物,而SC2液包括盐酸(HCL)、过氧化氢(H2O2)及水(H2O),其适于移除金属杂质;
-使用含臭氧的溶液(O3)来进行清洁,其适于移除有机杂质;
-使用包含硫酸及含氧水的混合物(“硫过氧化物混合物”(SPM))的溶液来进行清洁。
控制各种清洁参数(特别是这些液体的温度),这使得能够防止在键合结构的键合界面上出现某些缺陷。
所导致的缺陷例如是在这两个衬底之间的键合界面上的气泡。
此外,在将供体衬底的薄层转移到待处理衬底的情况下可以观察到另一类型缺陷,Smart CutTM类型的方法是这种转移的有利示例(关于Smart CutTM类型方法,本领域技术人员例如可以参考“Silicon Waferbonding technology for VLSI and MEMS applications”,S.S.Iyer及A.J.Auberton-Hervé,IEE,2002)。在这种情况下,实际上在转移后的薄层中可能观察到位于待处理衬底的外缘区域中的穴。被称为“边缘空隙”的是:直径在50μm到2mm之间的、位于距离该结构边缘0.5mm到5mm之间的位置处的那些未被转移的区域。
图1示意性示出具有边缘空隙的SOI的剖视图。转移到待处理衬底上的层具有直径通常在50μm到2mm之间的穴,该穴处于距离该结构边缘1-5mm的位置处。
因此,该边缘空隙是位于边缘处与这些衬底的不良键合相关的肉眼可见的缺陷。它们是严重的并且通常是严重的缺陷。这是因为,在边缘空隙的位置处缺乏充当用于形成电子组件的有源层的薄层,所以在这个位置不能制造组件。从边缘空隙的尺寸来看,包括至少一个边缘空隙的电子组件必然会是带有缺陷的。
“气泡”型的缺陷对应于在所转移的薄层与待处理衬底之间的局部去键合(disbonding)。例如,在通过Smart CutTM方法得到的SOI的情况下,将硅待处理衬底键合到经过氧化及注入的供体衬底上,可能会导致在转移后所得到的结构上观察到气泡。如图2所示,这些气泡是由于待处理衬底与所转移的薄层的氧化物之间的局部去键合而产生的。
这种局部去键合是由彼此接触的两个衬底或其中一个衬底的表面上的任意微粒、碳氢化合物痕迹或表面不规则性(局部较高的微粗糙度)而促成的。
在针对Smart CutTM型(简明起见,下文中将其称为“SOI格式(SOIformation)”)的转移而执行键合的情况下,在供体衬底与待处理衬底之间的键合界面上所生成的气泡在这种转移所涉及的分离退火期间会膨胀,这会损坏在转移后所得到的最终结构的工作层。
如图2所示,在SOI格式的范围内,气泡可以位于该结构的中心及外缘。
因此,在薄层转移之后,气泡是直径通常在0.1mm到3mm之间的肉眼可见的圆形缺陷。
在这种情况下,气泡对于SOI而言是严重的缺陷。
已知的是,气泡型缺陷和边缘空隙型缺陷与键合及表面准备相关。
更具体地说,已经观察到的是,在键合之前的某些清洁条件能够得到以下的键合,其中:
-通过使用特别是低浓度且尤其为低温(通常最大为65℃的程度)的SC1液,防止了在键合界面上出现气泡型缺陷,
-通过使用特别是处于高温(通常最小为70℃的程度)的SC1液,防止了在转移之后在键合界面上出现边缘空隙型缺陷。
因此,如上所述的避免气泡型缺陷的条件及避免边缘空隙型缺陷的条件是彼此冲突的。
因此在实践中,通过清洁进行的准备步骤需要寻求一种折衷(特别是关于在键合之前执行清洁的温度),以获得在其上会观察到差不多的气泡及边缘空隙的键合界面。
发明内容
本发明旨在克服上述问题,并且特别是消除对限定清洁条件(特别是温度)的折衷的需要,以防止在两个衬底之间的键合界面上出现边缘空隙型缺陷及气泡型缺陷。
为此目的,本发明的第一方面提供了一种将两个衬底键合在一起的方法,在键合期间这两个衬底的表面彼此接触,该方法包括至少一个清洁步骤,该清洁步骤在使得要键合的两个衬底的表面彼此接触之前清洁所述两个衬底或者其中一个衬底的表面,所述方法的特征在于,
-以使得所清洁的各个表面未被显著地粗糙化的方式执行所述清洁步骤,并且其中,
-在所述键合之前还对要键合的至少一个衬底进行加热,所述加热是在这些衬底的表面彼此接触之前开始的,并且所述加热至少持续到这些表面已经彼此接触为止。
本方法的优选但非限制性方面如下所述:
-所述加热最晚在键合波在这两个衬底之间的传播结束时结束;
-清洁要键合的所述两个衬底或者其中一个衬底的表面的所述清洁步骤包括蚀刻,所述蚀刻使得蚀刻后的表面的粗糙度增大0%到20%;
-清洁要键合的所述两个衬底或者其中一个衬底的表面的所述清洁步骤包括蚀刻,所述蚀刻使得蚀刻去除了小于15埃的厚度;
-所述清洁步骤是利用低于65℃的温度的清洁液进行的;
-所述清洁步骤是这样进行的,即,利用基于NH4OH、H2O2、H2O的清洁液进行的;或者,首先利用基于NH4OH、H2O2、H2O的清洁液,随后利用基于HCL、H2O2、H2O的清洁液;或者,首先利用含臭氧的清洁液,随后利用基于NH4OH、H2O2、H2O的清洁液,接下来利用基于HCL、H2O2、H2O的清洁液;或者,首先利用硫酸和含氧水的清洁液,随后利用基于NH4OH、H2O2、H2O的清洁液,接下来利用基于HCL、H2O2、H2O的清洁液;
-所述清洁步骤是这样进行的,即,首先使用干燥臭氧,随后利用基于NH4OH、H2O2、H2O的清洁液,接下来利用基于HCL、H2O2、H2O的清洁液;
-该方法还可以包括等离子体活化步骤,所述等离子体活化步骤是在所述清洁步骤之后并且在所述要键合的两个衬底或者其中一个衬底的键合步骤之前执行的;
-所述等离子体基于O2和/或N2
-所述等离子体使得所述要键合的两个衬底或者其中一个衬底的粗糙度下降;
-所述基于NH4OH、H2O2、H2O的清洁液的温度低于65℃;
-所述基于NH4OH、H2O2、H2O的清洁液具有的NH4OH/H2O2的质量百分比剂量通常为1/2到6/6之间,优选为1/2到3/4之间;所述基于NH4OH、H2O2、H2O的清洁液处于5℃到60℃之间的温度,优选处于40℃到55℃之间的温度;所述基于NH4OH、H2O2、H2O的清洁液被应用几分钟,优选被应用三分钟;
-所述基于HCL、H2O2、H2O的清洁液具有的HCL的质量百分比剂量为0.3%到2%之间;所述基于HCL、H2O2、H2O的清洁液具有的H2O2的质量百分比剂量为0.3%到2%之间;所述基于HCL、H2O2、H2O的清洁液处于30℃的温度;所述基于HCL、H2O2、H2O的清洁液被应用几分钟,优选被应用三分钟;
-在所述键合步骤之前,在所述要键合的两个衬底中的至少一个衬底的外缘区域中在局部进行加热;或者,在所述要键合的两个衬底中的至少一个衬底的整个范围均匀地进行加热;并且,所述加热在35℃到90℃之间的温度执行,通常是在45℃到70℃之间的温度执行;此外,所述加热是通过热传导或通过辐射实现的。
本发明还涉及一种形成包括半导体材料薄层的结构的方法,该半导体材料薄层是从供体衬底被转移到第二衬底的,该方法包括以下步骤:
-将两种原子物质共同注入到所述供体衬底中,以生成限定了要转移的薄层的削弱区域,这两种原子物质在所谓的“峰值”深度均具有最大浓度,
-在使得要键合的这两个衬底的表面彼此紧密接触之前,清洁这两个衬底或者其中一个衬底的表面,
-使得所述第二衬底与所述供体衬底接触,以将这两个衬底键合在一起,
-将所述供体衬底的一部分转移到所述第二衬底,以在所述第二衬底上形成所述薄层,
所述方法的特征在于,以使得所述两种原子物质的峰值在所述供体衬底的厚度中具有小于
Figure G2007800511541D00061
的偏移的方式,注入所述两种原子物质;并且其中,根据前述键合方法,执行所述键合。
有利的是,所述两种原子物质分别是氢和氦,优选的是,所述两种原子物质的所述峰值设置在所述供体衬底的相同深度。
根据一具体实施方式,在覆盖有
Figure G2007800511541D00062
氧化层的硅供体衬底中,氢的注入能量被选择为32keV,使得所述氢注入峰值在所述供体衬底中位于
Figure G2007800511541D00063
的深度,并且,氦的注入能量在47keV到50keV之间,优选的是49keV。
附图说明
通过结合附图阅读以下的纯粹示例性及非限制性的描述,可以理解本发明的其它特征和优点,除了已经讨论过的图1及图2之外,其它附图是:
图3例示了作为SC1液温度的函数的气泡出现率(实线)及边缘空隙出现率(虚线);
图4a和图4b例示了从该结构的中心开始键合(图4a)和从该结构的边缘开始键合(图4b)两种情况下的键合波的传播,其中,通过点来表示其中预计可能会出现边缘空隙的外缘区域;
图5例示了在对硅衬底的上部进行15秒局部加热之后在直径为300mm的硅衬底上的温度图,在这种情况下,由于键合是在该硅衬底的下部开始的,因此预计在该衬底的上部应该出现边缘空隙;
图6例示了相对于氢峰值偏移的氦峰值,以及与氢峰值对准的氦峰值;
图7根据对3个可选方法的比较示出了“密集区域”型缺陷的分布;以及
图8A到图8C例示了通过对在各种注入和清洁条件下叠置的通常为25片的晶片上所观察到的缺陷图进行迭加而产生的密集区域。
具体实施方式
如上所述,本发明涉及将两个衬底键合在一起的方法。
如上所述,本发明特别是旨在消除与气泡及边缘空隙的出现相关的折衷。
申请人认识到,通过更改用于清洁要键合的表面的液体的参数,可以减少出现气泡型缺陷。
但是,如上所述,有利于减少气泡的清洁条件在转移的情况下有助于增加出现边缘空隙。
因此,当前已知的实施方式通常包括,在将清洁条件定义为(特别是)温度和允许的气泡及边缘空隙数量的函数时做出折衷。
图3示意性例示了这种折衷的原理,其中气泡出现率(实线)及边缘空隙出现率(虚线)被表示为SC1液温度的函数。
因此:
-借助于处于高温的SC1液进行的清洁使得正被清洁的这些衬底表面被刻蚀或者粗糙化,从而能够避免产生边缘空隙,但是促成了气泡的产生,
-借助于处于低温(通常低于65℃)的SC1液进行的清洁使得正被清洁的这些衬底表面被极小幅度地粗糙化并被极低程度地蚀刻(小于15埃、通常为5-10埃的移除),从而能够避免产生气泡,但是促成了边缘空隙的产生。
应当注意的是,限定不存在边缘空隙的规范变得越来越严格。
申请人建议,选择一些条件,用以在清洁这些衬底表面期间防止出现气泡,与此同时不必对在清洁期间可能会出现的边缘空隙感到担心。
因此,这些清洁条件应当得到如下的清洁后表面:即,其粗糙度及厚度由于蚀刻程度低而“基本上”未被清洁步骤所改变。
可以回想到,通常借助于在低温情况下(通常低于65℃)的SC1液来实现要键合的两个衬底或者其中一个衬底的小幅度劣化。
而且,通常可以采用任意类型的清洁,只要这种清洁允许按照以下这种方式来执行清洁步骤:在清洁之后,清洁后的各个表面的粗糙度未被该清洁所改变,或在最糟糕的情况下清洁后的各个表面的粗糙度相对于在该清洁步骤之前的粗糙度值增大了20%。为此目的,使用AFM(原子力显微镜)在10x10μm2的表面上测量粗糙度。然后,通过将清洁之后的粗糙度与清洁之前的粗糙度进行比较来评估粗糙化。
此外,通过清洁进行的粗糙化与由其导致的蚀刻是相关的。因此合适的是,采用能够导致小于15埃(通常为5-10埃)的蚀刻的任意类型的清洁。
使要键合的两个衬底或者其中一个衬底的表面不劣化的效果在于限制出现气泡。
然后,通过加热要键合的两个衬底或者其中一个衬底的方式,通过对这些衬底的键合进行控制(对键合波的传播速度进行控制),来防止出现边缘空隙。
申请人已经开发出了一种用于减少出现边缘空隙的方法,其通过加热要键合的两个衬底或者其中一个衬底,基于对键合波的传播速度进行控制来实现。
具体地说,键合波的传播速度一方面受亲水性的影响,而另一方面受要键合的衬底表面的低粗糙度的影响。
因此,可以独立地控制气泡的出现及边缘空隙的出现。
因此,本发明一方面建议清洁要键合的两个衬底或者其中一个衬底,使得在清洁之后,清洁后的要键合的衬底表面未被显著地粗糙化(这是有益于防止出现气泡的条件)。
应当指出的是,用语“未被显著地粗糙化”表示有限地增大粗糙度。更具体地说,这通常相当于清洁后的表面粗糙度被增大了0%到20%。
为了得到未被显著地粗糙化的表面,清洁步骤可能包括厚度小于15埃的蚀刻。
所进行的清洁还可以包括多个步骤。在所设想的全部情况中,被清洁的各个表面在清洁之后“未被显著地粗糙化”。
此外,本发明建议在键合之前对要键合的至少一个衬底进行加热,在这些衬底表面彼此接触之前开始加热,并且该加热至少一直持续到所述衬底实际上彼此接触为止。
应当注意的是,该加热最晚在键合波在两个衬底之间的传播结束时结束。
应当指出的是,不必对两个衬底或者其中一个衬底的整个表面进行加热,而是可以将加热限制在它们的特定区域中。因此,有利的是,将加热限制到这些衬底的有限表面,特别是将加热限制到可能出现边缘空隙型缺陷的外缘区域。
可以通过组合多种液体,对要键合的两个衬底或者其中一个衬底进行清洁。
在清洁步骤期间,所使用的液体使得要键合的两个衬底或者其中一个衬底的表面粗糙度增大0%到20%之间,并且导致厚度小于15埃的蚀刻。
能够得到这种结果的清洁是在低于65℃的温度所执行的清洁。
优选的是,所采用的清洁包括SC1液(基于NH4OH、H2O2、H2O的混合物)。
特别是可以以相当低的浓度在5℃到60℃之间的温度(通常40℃-55℃)使用SC1液数分钟(通常为三分钟)。
在SC1液中,NH4OH/H2O2的浓度(表示为质量百分比)通常为1/2到6/6之间。该质量百分比剂量优选等于1/2或3/4。
使用SC1液的这种清洁通常使得从对于形成这种SOI而言必要的离子注入所削弱的热氧化物中蚀刻掉大约5-15埃。
有利的是,在使用SC1液之前,特别是为了移除有机杂质而预先采用臭氧液、SPM(基于H2SO4/H2O2的混合物)或基于干燥臭氧(UV/O3气氛)的清洁。
此外有利的是,在经过SC1液处理之后,使用低温(通常为30℃)且低浓度(通常为0.3-2%的HCL及0.3-2%的H2O2(其余为水),以质量百分比来表示)的SC2液进行大约三分钟的处理。
使用这种SC2使得可以移除相当大部分的金属杂质,而不会劣化要键合的衬底的亲水性,这种亲水性在开始键合时有利于键合波的传播。
此外,还可以对已经通过这种方式清洁后的要键合的两个衬底或者其中一个衬底进行等离子体活化处理,优选的是使用O2和/或N2等离子体。
应当注意的是,等离子体活化步骤还可以被称为具有平滑效果的干法清洁步骤,因此其相当于附加的清洁步骤。它的使用提高了要键合的两个衬底或者其中一个衬底的表面条件。
因为等离子体活化被看作为清洁步骤,因此可以认为“该清洁”是一系列连续步骤。根据本发明,这些清洁步骤作为整体必须满足要键合的表面的粗糙度限制。
应当注意的是,虽然还可以在SC1液之前执行等离子体活化处理以移除有机杂质,但是优选在清洁与键合本身之间执行这种等离子体活化处理。
当加热要键合的两个衬底或者其中一个衬底时,使得边缘空隙被消除的温度范围为从35℃到90℃,通常为从45℃到70℃。
应当注意的是,该温度范围的设置原则是,不应过度增大温度而导致发生键合能量减小的风险。
具体地说,如果在过高的温度下键合这些衬底,该键合可能是效果不良的。在某些情况下,甚至不可能进行键合。
这是因为,在实践中是在不应用粘合剂或其它胶的情况下实现键合的。被吸收到各个接触表面上的水(数个单分子层的水)充当粘合剂,并且通过范德华力(force de Van der Waals)使得这两个接触的表面附着。
因此,如果这些衬底被加热到过高的温度,则所吸收的水中的绝大部分(或甚至全部的水)会蒸发,这使得不能进行键合,这是因为键合波不能正确地在要键合的两个衬底或者其中一个衬底的表面上传播。
因此,对于加热来说合适的是,使用能够消除边缘空隙的最低温度,以使得不减小键合能量,减小键合能量可能导致出现其它缺陷(例如,在薄层转移之后的气泡)。
有利的是,并不必要对要键合的两个衬底或者其中一个衬底的整个表面进行加热。可以仅加热其中一个衬底。
此外,还可以仅加热其中可能出现边缘空隙的区域。
例如,如果从边缘开始两个衬底(呈圆形)的键合,可以仅加热在直径方向与这点相对的边缘。因此,可以在不影响其余键合的情况下,加热会出现边缘空隙的关键区域,从而有利于键合波在要键合的衬底的剩余表面上传播。
图4a和图4b分别例示了在从中心开始(参见图5a)和从边缘开始(参见图5b)对两个衬底的键合时键合波的传播。
局部加热或对一个或两个衬底的全部的加热,例如可以通过热传导(例如,通过与发热的支撑件接触)或通过辐射(例如,由卤素灯照射要加热的衬底的全部或部分)来实现。
特别是,应当将其中会出现边缘空隙的区域保持在所期望的温度,直到这些表面在该区域中被键合了为止。
加热时间很大程度上取决于增大以及控制加热区域的温度所使用的设备。
例如,当使用输出500瓦功率的卤素灯时,通常的加热时间处于15秒到90秒之间(该时间范围很大程度上取决于这些衬底与灯之间的距离)。
在加热15秒之后,例如,在从衬底边缘开始键合的情况下,相对边缘优选最热为大约50℃的温度。
例如,在相同条件下在加热50秒之后,在两个衬底或者其中一个衬底上测量到的最大温度达到接近70℃。
图5例示了在进行15秒局部加热之后在直径为300mm的硅衬底上的温度图,在这种情况下,由于键合是在该硅衬底的下部开始的,因此预计在该衬底的上部应该出现边缘空隙。
本发明的方法使得可以在形成SOI的情况下得到更好质量的键合。
因此,在Smart CutTM技术的情况下,本方法使得能够同时避免边缘空隙和气泡(通常是严重的肉眼可见的缺陷),从而增大了产量并且改善了所获得的结构的质量。
气泡和边缘空隙的这种基本消除特别是涉及促使气泡出现的条件,也就是说,例如,当注入高剂量的氢(单独注入氢)时,或在共同注入氦及氢的情况下。
具体地说,根据Smart CutTM方法,通过将原子物质或离子物质注入到供体衬底层厚中,在键合之前就已经形成了削弱的区域,并且在键合之后在削弱的区域中分离供体衬底,以将薄层转移到第二衬底。
通常氦及氢是共同注入的,同时这两个物质的注入峰值是彼此偏移的。这是因为已经表明就气泡而言更好的结果是如此获得的,即,通过注入氢使得它的峰值基本上位于分离平面的深度,而注入氦使得它的峰值位于供体衬底厚度中更深一些的位置处。在本申请中,将峰值定义为这样的深度,在该深度处注入物质的浓度最大。
术语“偏移”旨在表示在供体衬底中深度的不同。参照图6,z轴垂直于供体衬底的表面指向深度增大的方向,原点位于注入侧的衬底表面上。由双箭头D来表示各个峰值之间的偏移。
实际上,按照将峰值设置在同一深度的方式共同注入氦及氢原子时,能够观察到在键合界面明显形成气泡。相反,当氢注入峰值在供体衬底深度上相对于氦注入峰值偏移时,可以发现避免了形成气泡。在US专利申请2006/0060943中解释了这个问题。
在本申请中,术语“最终粗糙度”旨在表示在削弱区域分离之后在SOI晶片上存在“密集区域”。密集区域包括浅缺陷,浅缺陷并不开放但是扩展的。浅缺陷并不出现在晶片整个表面上,而是局部地位于分离开始区域,如图8A到图8C所示,其中,以箭头来指示密集区域ZD。
密集区域引起了所显露出的“低频率”粗糙度(特别是通过AFM(原子力显微镜)在30x30μm2、或40x40μm2的区域中观察到的)。还可以通过Surfscan型仪器执行的“雾影(haze)”测量,来测量这种缺陷密度。用于评估该密集区域的Surfscan SP2设备的检测阈值的典型值是90nm。
密集区域的粗糙度一方面限制了晶片的检测阈值,而另一方面,表明了表面质量的劣化。因此,期望限制这种类型缺陷的形成。
对此,在将根据本发明的方法应用到其中供体衬底经过了氦和氢共同注入(其中,在供体衬底的厚度中氢峰值相对于氦峰值是偏移的)的结构之后,申请人对密集区域执行了测量。已经观察到,采用低温SC1液进行清洁对于气泡的形成具有有利效果,但是对于密集区域的尺寸具有不利效果。
相反,申请人观察到,根据本发明通过在供体衬底的厚度中在基本上相同的深度上对准氢注入峰值和氦注入峰值并且在低温进行清洁,减少了气泡的形成,而且也由此减小了密集区域。对于边缘空隙,通过在键合期间进行加热来限制边缘空隙的形成。术语“基本上相同的深度”旨在表示氢峰值和氦峰值的相同深度,或表示在氢峰值与氦峰值之间的小于
Figure G2007800511541D00131
的深度偏差。
因此,将氢峰值和氦峰值的对准与低温清洁相结合,不仅可以防止形成气泡而且还可以减小在最终SOI上的密集区域的缺陷密度。
特别有利的是,可以将氢注入能量选择作为期望注入深度的函数,并因此作为要转移的薄层的厚度的函数。确定这种能量(其还取决于要注入的衬底)属于本领域技术人员的能力。
然后,定义氦注入能量,以使得氦峰值与氢峰值对准,或使得氦峰值以小于的幅度相对于氢峰值偏移。
应当指出的是,参照图6,氢峰值和氦峰值具有不同的形状,氢峰值(H)比较窄而氦峰值(He)更宽。
例如,参照图6,将氢和氦共同注入到覆盖有
Figure G2007800511541D00142
氧化层的硅供体衬底中,将氢能量选择为32keV,使得注入峰值位于
Figure G2007800511541D00143
的深度。为了如现有技术一样地偏移峰值,选择52keV量级的氦注入能量,这使得在这两个峰值之间产生了
Figure G2007800511541D00144
的偏移。密集区域的缺陷密度在直径为300mm的片上通常大于200个缺陷(图7中的情况B),这些缺陷是按照90nm的阈值来测量的。为了彼此对准这些峰值,将氦注入能量值减小为47keV到50keV之间,优选的是49keV。然后,密集区域的缺陷密度在直径为300mm的片上处于80个缺陷的量级(图7中的情况A),仍然是按照90nm的阈值来测量的。作为对比,在使用现有技术的方法的情况下,即,在65℃进行清洁并且这些峰值之间的偏移与情况B的相同,密集区域的缺陷密度处于80个缺陷的量级(图7中的情况C)。
在图8A到图8C中可以观察到这些结果。
图8A示出了在经过了按照峰值对准方式共同注入氢和氦(氦注入能量为49keV)并且在键合之前在55℃的SC1液中进行了清洁的SOI晶片上存在的密集区域ZD。
图8B例示了在经过了按照峰值偏移方式共同注入氢和氦(氦注入能量为52keV)并且在键合之前在55℃的SC1液中进行了清洁的晶片上的密集区域ZD。与前一种情况相比,该密集区域扩展了很多。
图8C例示了在经过了按照峰值偏移方式共同注入氢和氦(氦注入能量为52keV)并且在键合之前在65℃的SC1液中进行了清洁的密集区域。
这些附图示出了对准氢和氦的注入峰值使得能够显著减小密集区域的缺陷密度,这对减小在键合之前的清洁中的SC1液的温度时所观察到的劣化进行了补偿。
现在返回到根据本发明的键合方法,可以看到,还可以在本方法的上游避免对这些衬底进行分拣。具体地说,如上所述,传统上基于要键合的衬底的边缘特性在会出现边缘空隙的位置执行分拣。这种分拣会导致衬底的高排斥性(rejection)。
此外,RCA清洁液使用低温具有经济上的益处,因为在这些条件下构成该清洁液的化学产品的蒸发较小,所以该清洁液的寿命更长。这给出了下列优点,即,限制了被添加用于长时间稳定溶液浓度的化学产品的数量。
重要的是,这些清洁条件与Smart CutTM方法中所包括的其它清洁(氧化之后的清洁、热处理之后的清洁等)非常类似或相同。
因此,在工业上使用一种清洁液并且可以为该方法的全部步骤仅采用一个设备,这就足够了。
因此,可以想到的是,通过修改温度和键合时间的参数来优化清洁并且对键合步骤作出必要的调整。
此外,本发明的方法得到在键合之前具有低粗糙度的衬底,这能够实现更强的键合并且之后更容易稳定的键合界面。
根据本发明方法还可以消除通过当清洁要键合的两个衬底或者其中一个衬底时改变SC1液的温度而造成的边缘空隙/气泡折衷效应。
因此,可以看到,因为可以根据消除边缘空隙的键合条件和使得气泡出现被最小化的清洁条件来独立地执行调整,所以简化了调整本方法参数的可能性。
以下,给出了使用本发明的方法所得到的结果。
在通过Smart CutTM进行Si/注入的SiO2键合以得到SOI的情况下,Si待处理衬底对清洁较不敏感(较不容易被蚀刻和/或粗糙化)。通过原子力显微镜在10x10μm2表面上测量得到的这种待处理衬底的典型粗糙度小于或等于1埃RMS。供体衬底(其包括在表面上被氧化的硅并且随后共同注入了氦和氢)例如在局部因为注入而被削弱,所以更容易通过清洁来被粗糙化和蚀刻。它的粗糙度在清洁之前接近1.2-1.4埃RMS,在使用75℃的温度的SC1进行RCA清洁之后,它的粗糙度达到大约2埃RMS,这使得被蚀刻了30埃。相反,如果同一供体衬底在40℃经过了同一清洁,则它的粗糙度没有改变地保持在1.2-1.4埃RMS范围内,而与此对应的蚀刻接近5埃。然后,与在75℃的同一清洁相比,在40℃的清洁之后气泡的出现少大约四倍。
以下,给出了制造没有气泡或边缘空隙的结构的示例。
在第一示例中,根据Smart CutTM方法使用短时局部加热来得到SOI:
-热氧化,并且按照分别为1x1016at/cm2和1x1016at/cm2量级的浓度来共同注入氦和氢,
-清洁:
-利用臭氧液清洁两个衬底,然后清洗,
-利用40℃的SC1液(质量百分比剂量为3%的NH4OH和4%的H2O2,其余为水)进行三分钟的清洁,然后清洗,
-利用30℃的SC2液(质量百分比剂量为0.7%的HCL及0.5%的H2O2)进行三分钟的清洁,然后清洗,
-干燥
-使用短时局部加热来进行键合:
-在键合之前擦洗并清洗这两个衬底,
-通过离心法进行干燥,
-将要键合的衬底彼此相对地放置在键合台上,
-使得这些衬底彼此接触,然后,通过功率为500瓦的卤素灯照射36秒来进行局部加热,
-在开始加热20秒后在局部加热期间开始键合,并且
-根据Smart CutTM方法来分离及完成SOI。
在第二示例中,根据Smart CutTM方法使用中等时长局部加热来得到SOI:
-热氧化,并且按照7x1016at/cm2量级的高剂量来注入氢,
-清洁:
-利用50℃的SC1液进行三分钟的清洁,然后清洗,
-利用30℃的SC2液进行三分钟的清洁,然后清洗,
-干燥,
-使用纯O2等离子体来激活供体衬底,
-使用中等时长局部加热来进行键合:
-在键合之前擦洗然后清洗要键合的衬底,
-通过离心法进行干燥,
-将要键合的衬底彼此相对地放置在键合台上,
-使得这些衬底彼此接触,然后,通过功率为500瓦的卤素灯照射50秒来进行局部加热,
-在开始加热35秒后在局部加热期间开始键合,并且
-根据Smart CutTM方法来分离及完成SOI。

Claims (29)

1.一种将两个衬底键合在一起的方法,在所述键合期间这两个衬底的表面彼此接触,该方法包括至少一个清洁步骤,该清洁步骤在使得要键合的两个衬底的表面彼此接触之前清洁所述两个衬底或者其中一个衬底的所述表面,
所述方法的特征在于,
-以使得所清洁的各个表面在清洁后的粗糙度增大0%到20%的方式执行所述清洁步骤,并且其中,
-在所述键合之前还在35℃到90℃之间的温度对要键合的至少一个衬底进行加热,所述加热是在这些衬底的表面彼此接触之前开始的,并且所述加热至少持续到这些表面已经彼此接触为止。
2.根据权利要求1所述的方法,其特征在于,所述加热最晚在键合波在这两个衬底之间的传播结束时结束。
3.根据权利要求1或2所述的方法,其特征在于,清洁要键合的两个衬底或者其中一个衬底的表面的所述清洁步骤包括蚀刻,所述蚀刻使得蚀刻后的表面的粗糙度增大0%到20%。
4.根据权利要求1或2所述的方法,其特征在于,清洁要键合的两个衬底或者其中一个衬底的表面的所述清洁步骤包括蚀刻,所述蚀刻使得蚀刻去除了小于15埃的厚度。
5.根据权利要求1或2所述的方法,其特征在于,所述清洁步骤是利用低于65℃的温度的清洁液进行的。
6.根据权利要求1或2所述的方法,其特征在于,所述清洁步骤是利用基于NH4OH、H2O2、H2O的清洁液进行的。
7.根据权利要求1或2所述的方法,其特征在于,所述清洁步骤是这样进行的,即,首先利用基于NH4OH、H2O2、H2O的清洁液,随后利用基于HCL、H2O2、H2O的清洁液。
8.根据权利要求1或2所述的方法,其特征在于,所述清洁步骤是这样进行的,即,首先利用含臭氧的清洁液,随后利用基于NH4OH、H2O2、H2O的清洁液,接下来利用基于HCL、H2O2、H2O的清洁液。
9.根据权利要求1或2所述的方法,其特征在于,所述清洁步骤是这样进行的,即,首先利用硫酸和含氧水的清洁液,随后利用基于NH4OH、H2O2、H2O的清洁液,接下来利用基于HCL、H2O2、H2O的清洁液。
10.根据权利要求1或2所述的方法,其特征在于,所述清洁步骤是这样进行的,即,首先使用干燥臭氧,随后利用基于NH4OH、H2O2、H2O的清洁液,接下来利用基于HCL、H2O2、H2O的清洁液。
11.根据权利要求1或2所述的方法,其特征在于,所述方法还包括等离子体活化步骤。
12.根据权利要求11所述的方法,其特征在于,在所述清洁步骤之后并且在键合要键合的两个衬底的键合步骤之前执行所述等离子体活化步骤。
13.根据权利要求11所述的方法,其特征在于,所述等离子体基于O2和/或N2
14.根据权利要求11所述的方法,其特征在于,所述等离子体使得所述要键合的两个衬底或者其中一个衬底的粗糙度下降。
15.根据权利要求6所述的方法,其特征在于,所述基于NH4OH、H2O2、H2O的清洁液的温度低于65℃。
16.根据权利要求6所述的方法,其特征在于,所述基于NH4OH、H2O2、H2O的清洁液具有的NH4OH/H2O2的质量百分比剂量为1/2到6/6之间;所述基于NH4OH、H2O2、H2O的清洁液处于5℃到60℃之间的温度;所述基于NH4OH、H2O2、H2O的清洁液被应用三分钟。
17.根据权利要求16所述的方法,其特征在于,所述基于NH4OH、H2O2、H2O的清洁液具有的NH4OH/H2O2的质量百分比剂量为1/2到3/4之间。
18.根据权利要求16所述的方法,其特征在于,所述基于NH4OH、H2O2、H2O的清洁液处于40℃到55℃之间的温度。
19.根据权利要求7所述的方法,其特征在于,所述基于HCL、H2O2、H2O的清洁液具有的HCL的质量百分比剂量为0.3%到2%之间;所述基于HCL、H2O2、H2O的清洁液具有的H2O2的质量百分比剂量为0.3%到2%之间;所述基于HCL、H2O2、H2O的清洁液处于30℃的温度;所述基于HCL、H2O2、H2O的清洁液被应用三分钟。
20.根据权利要求1所述的方法,其特征在于,在所述要键合的两个衬底中的至少一个衬底的外缘区域中在局部进行所述加热。
21.根据权利要求1所述的方法,其特征在于,在所述要键合的两个衬底中的至少一个衬底的整个范围均匀地进行所述加热。
22.根据权利要求20或21所述的方法,其特征在于,所述加热是在45℃到70℃之间的温度执行的。
23.根据权利要求20或21所述的方法,其特征在于,所述加热是通过热传导实现的。
24.根据权利要求20或21所述的方法,其特征在于,所述加热是通过辐射实现的。
25.一种形成包括半导体材料薄层的结构的方法,该半导体材料薄层是从供体衬底被转移到第二衬底的,该方法包括以下步骤:
-将两种原子物质共同注入到所述供体衬底中,以生成限定了要转移的薄层的削弱区域,这两种原子物质在峰值均具有最大浓度,该峰值被定义为这样的深度,在该深度处注入物质的浓度最大,
-在使得要键合的这些衬底的表面彼此紧密接触之前,清洁这两个衬底或者其中一个衬底的表面,
-使得所述第二衬底与所述供体衬底接触,以将这些衬底键合在一起,
-将所述供体衬底的一部分转移到所述第二衬底,以在所述第二衬底上形成所述薄层,
所述方法的特征在于,以使得所述两种原子物质的峰值在所述供体衬底的厚度中具有小于
Figure FSB00000246058000031
的偏移的方式,注入所述两种原子物质;
并且其中,根据权利要求1到10或15到26中任意一项所述的方法,执行所述键合。
26.根据权利要求25所述的方法,其特征在于,所述两种原子物质的所述峰值是在所述供体衬底的相同深度彼此对准的。
27.根据权利要求25或26所述的方法,其特征在于,所述两种原子物质分别是氢和氦。
28.根据权利要求27所述的方法,其特征在于,在覆盖有
Figure FSB00000246058000041
氧化层的硅供体衬底中,氢的注入能量被选择为32keV,使得所述氢注入峰值在所述供体衬底中位于的深度,并且其特征在于,氦的注入能量在47keV到50keV之间。
29.根据权利要求28所述的方法,其特征在于,所述氦的注入能量为49keV。
CN2007800511541A 2007-02-16 2007-11-23 键合两个衬底的方法 Active CN101601123B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0753318 2007-02-16
FR0753318A FR2912839B1 (fr) 2007-02-16 2007-02-16 Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
PCT/EP2007/062750 WO2008107029A1 (fr) 2007-02-16 2007-11-23 Procédé de collage de deux substrats

Publications (2)

Publication Number Publication Date
CN101601123A CN101601123A (zh) 2009-12-09
CN101601123B true CN101601123B (zh) 2010-12-22

Family

ID=38474455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800511541A Active CN101601123B (zh) 2007-02-16 2007-11-23 键合两个衬底的方法

Country Status (7)

Country Link
US (2) US7645682B2 (zh)
EP (1) EP2115768B1 (zh)
JP (1) JP5349333B2 (zh)
KR (1) KR101265506B1 (zh)
CN (1) CN101601123B (zh)
FR (1) FR2912839B1 (zh)
WO (1) WO2008107029A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
KR20190130050A (ko) 2010-06-04 2019-11-20 아브락시스 바이오사이언스, 엘엘씨 췌장암의 치료 방법
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
JP2012054451A (ja) * 2010-09-02 2012-03-15 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および半導体基板洗浄液
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
CN102064090B (zh) * 2010-10-15 2013-01-09 北京通美晶体技术有限公司 化合物半导体晶片清洗方法
TWI500118B (zh) * 2010-11-12 2015-09-11 Semiconductor Energy Lab 半導體基底之製造方法
KR101503027B1 (ko) * 2010-11-19 2015-03-18 한국전자통신연구원 웨이퍼 접합방법
FR2981941B1 (fr) * 2011-10-26 2014-06-06 Commissariat Energie Atomique Procede de traitement et de collage direct d'une couche de materiau
FR2990054B1 (fr) * 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
FR2991099B1 (fr) 2012-05-25 2014-05-23 Soitec Silicon On Insulator Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
CN107533996B (zh) 2015-04-10 2021-02-23 Ev 集团 E·索尔纳有限责任公司 衬底固持器和用于接合两个衬底的方法
FR3036223B1 (fr) 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
CN106409650B (zh) * 2015-08-03 2019-01-29 沈阳硅基科技有限公司 一种硅片直接键合方法
CN114334624A (zh) 2016-02-16 2022-04-12 Ev 集团 E·索尔纳有限责任公司 用于接合衬底的设备和方法
WO2017140347A1 (de) 2016-02-16 2017-08-24 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zum bonden von substraten
KR102541696B1 (ko) 2016-09-29 2023-06-08 에베 그룹 에. 탈너 게엠베하 2개의 기판을 접합하기 위한 장치 및 방법
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Soiウェーハの製造方法
CN110214369A (zh) * 2017-03-02 2019-09-06 Ev 集团 E·索尔纳有限责任公司 用于键合芯片的方法和装置
JP7160943B2 (ja) * 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
FR3094563A1 (fr) 2019-03-29 2020-10-02 Soitec Procede de fabrication d’un substrat de type semi-conducteur sur isolant
CN110718453B (zh) * 2019-11-15 2021-08-20 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
FR3103629B1 (fr) 2019-11-25 2021-10-22 Soitec Silicon On Insulator Procédé de collage de deux substrats
CN113105105B (zh) * 2020-01-13 2022-10-14 维达力实业(赤壁)有限公司 玻璃熔接方法及复合玻璃器件
US20220048762A1 (en) * 2020-08-14 2022-02-17 Beijing Voyager Technology Co., Ltd. Void reduction on wafer bonding interface

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
CN1529343A (zh) * 2003-10-13 2004-09-15 华中科技大学 一种基于金锡共晶的硅/硅键合方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223168A (en) * 1989-12-12 1993-06-29 Gary Holt Surface cleaner and treatment
JPH05166689A (ja) * 1991-11-19 1993-07-02 Sumitomo Metal Mining Co Ltd 半導体基板の接合方法
EP0622897B1 (en) * 1993-04-28 2001-03-07 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device and method of manufacturing the same
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP4016701B2 (ja) * 2002-04-18 2007-12-05 信越半導体株式会社 貼り合せ基板の製造方法
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP2005217142A (ja) * 2004-01-29 2005-08-11 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
JP5042837B2 (ja) 2004-09-21 2012-10-03 ソイテック 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
FR2884966B1 (fr) * 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US20070090479A1 (en) * 2005-10-20 2007-04-26 Chien-Hua Chen Controlling bond fronts in wafer-scale packaging
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
CN1529343A (zh) * 2003-10-13 2004-09-15 华中科技大学 一种基于金锡共晶的硅/硅键合方法

Also Published As

Publication number Publication date
FR2912839B1 (fr) 2009-05-15
FR2912839A1 (fr) 2008-08-22
CN101601123A (zh) 2009-12-09
JP5349333B2 (ja) 2013-11-20
WO2008107029A1 (fr) 2008-09-12
KR101265506B1 (ko) 2013-05-20
EP2115768A1 (fr) 2009-11-11
EP2115768B1 (fr) 2012-11-14
JP2010518639A (ja) 2010-05-27
US8349703B2 (en) 2013-01-08
US20100093152A1 (en) 2010-04-15
US20080200008A1 (en) 2008-08-21
US7645682B2 (en) 2010-01-12
KR20090111838A (ko) 2009-10-27

Similar Documents

Publication Publication Date Title
CN101601123B (zh) 键合两个衬底的方法
US7601271B2 (en) Process and equipment for bonding by molecular adhesion
KR100769327B1 (ko) 두 웨이퍼 결합에 선행되는 열처리
US8202785B2 (en) Surface treatment for molecular bonding
KR100893182B1 (ko) 웨이퍼 세정방법
JP5064692B2 (ja) Soi基板の製造方法
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
US20140235032A1 (en) Method for producing transparent soi wafer
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法
JP2012519974A (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
KR20120117843A (ko) 다층 결정질 구조물의 제조 방법
WO2014017368A1 (ja) Sos基板の製造方法及びsos基板
KR100751619B1 (ko) 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법
JPH10308355A (ja) 半導体基板の製造方法
KR101503027B1 (ko) 웨이퍼 접합방법
US20050130393A1 (en) Method for improving the quality of heterostructure
EP2404318A1 (en) A method for manufacturing a heterostructure aiming at reducing the tensile stress condition of the donor substrate
TW202347444A (zh) 用於將薄層移轉至載體底材之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.