CN101588222B - 具有纠错处理功能的通讯适配器及其应用 - Google Patents
具有纠错处理功能的通讯适配器及其应用 Download PDFInfo
- Publication number
- CN101588222B CN101588222B CN2009101171406A CN200910117140A CN101588222B CN 101588222 B CN101588222 B CN 101588222B CN 2009101171406 A CN2009101171406 A CN 2009101171406A CN 200910117140 A CN200910117140 A CN 200910117140A CN 101588222 B CN101588222 B CN 101588222B
- Authority
- CN
- China
- Prior art keywords
- data
- interface
- received
- serial
- baud rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
具有纠错处理功能的通讯适配器及其应用,采用DSP及相应的电源管理模块、有源晶振模块和看门狗模块;其特征是DSP的串行接收接口及串行发送接口分别通过电平转换模块与RS232接口连接,RS232接口分别在通讯适配器与外部发送终端和外部接收终端之间进行连接;在DSP的通用目的数字量输入输出口分别设置有接收状态指示模块、接收端波特率显示模块、发送状态指示模块、发送端波特率显示模块、纠错处理位数指示模块,以及用于设置DSP串行接收接口串行发送接口的波特率、校验方式以及纠错处理位数的按键模块。能够完成不同通讯速率的通讯终端之间的通信。本发明用于完成不同通讯速率的通讯终端之间的通信。
Description
技术领域
本发明涉及一种数据传输装置,更具体地说是一种具有纠错处理功能的通讯适配器,可以用于远距离、干扰较大、波特率或校验位不同的通讯终端之间的数据传输。
背景技术
随着信息技术与计算机技术的发展,各种通讯设备以及采用串口通讯的终端已非常普及,由于不同终端采集、传输数据的通讯速率各不相同,这就存在着如何实现不同通讯速率的终端或通讯设备之间的通信问题。多功能通讯适配器起到了在多种设备之间的桥梁作用。
另外随着计算机和通讯技术的飞速发展,计算机网络数据传输业务量的迅速增大,因此对高效可靠的数字传输和存储***的需求也就日益增长。这种需求随着在商业、政府和军事领域面向数字信息的交换、处理和存储的大规模高速数据网的出现而变得更加迫切。在数据传输过程中,由于噪声源的存在,每次在两个终端之间进行传输数据时,都可能在传输过程中发生错误。实际上,传输中消息的一部分被篡改的情况比整个信息内容完整无缺地抵达目的地的情况要多得多。包括线路噪声在内的多种因素都可能改变或抹去一个给定的数据单元中的一位或多位比特。一个可靠的***必须有检测并纠正这种错误的机制。这类***的设计要求通信与计算机技术的融合,***设计者所关心的一个主要问题就是在传输过程中如何控制差错以使得数据能够可靠重现。
但是,随着各种通讯设备的大量使用以及对通讯功能的要求越来越高,以往通讯适配器的不足之处也逐渐暴露出来,其主要问题有:
1、只能解决单一的两种不同通讯速率之间的数据传输,不能实现多种不同通讯速率之间的自由切换。
2、不具备纠错处理功能,只适用于短距离的数据传输。
3、目前的纠错处理方法,无论数据长短,只使用一种形式的BCH码进行纠错,不能根据数据长度选择合适形式的BCH码,纠错处理效率低。
发明内容
本发明是为避免上述现有技术所存在的不足之处,提供一种具有纠错处理功能的通讯适配器及其应用,用于完成不同通讯速率的通讯终端之间的通信,利用BCH码纠错编码技术提高数据传输的可靠性,任意设置校验方式、波特率和每次纠错处理位数,实时显示通讯终端的通讯速率、收发状态和每次利用BCH码进行纠错时的纠错处理位数。
本发明解决技术问题采用如下技术方案。
本发明具有纠错处理功能的通讯适配器是采用数字信号处理器DSP以及相应设置的电源管理模块、有源晶振模块和看门狗模块;其结构特点是所述数字信号处理器DSP的串行接收接口SCIARXD及串行发送接口SCIBTXD分别通过电平转换模块MAX3221与RS232接口连接,所述RS232接口分别在通讯适配器与外部发送终端和外部接收终端之间进行连接;在所述数字信号处理器DSP的通用目的数字量输入输出口GPIO分别设置有接收状态指示模块、接收端波特率显示模块、发送状态指示模块、发送端波特率显示模块、用于指示在利用BCH码进行纠错时的纠错处理位数指示模块,以及用于设置所述数字信号处理器DSP的串行接收接口SCIARXD和串行发送接口SCIBTXD的波特率、校验方式以及纠错处理位数的按键模块。
本发明具有纠错处理功能的通讯适配器的数据传输方法的特点是:
设定外部发送终端的波特率为f1,外部接收终端的波特率为f2;
当f1=f2=f时,所述数字信号处理器DSP的串行接收接口SCIARXD以f的波特率接收外部发送终端所发送的数据,然后将串行接收接口SCIARXD所接收的数据通过串行发送接口SCIBTXD以f的波特率向外部接收终端传送;
当f1>f2时,所述数字信号处理器DSP的串行接收接口SCIARXD以f1的波特率接收外部发送终端所发送的数据,然后将串行接收接口SCIARXD所接收的数据通过串行发送接口SCIBTXD以f2的波特率向外部接收终端传送,对于没有发送完的数据被暂存在存储器中等待串行发送接口SCIBTXD中的堆栈空闲,依次发送串行接收接口SCIARXD所接收的数据;
当f1<f2时,所述数字信号处理器DSP的串行接收接口SCIARXD以f1的波特率接收外部发送终端所发送的数据,然后将串行接收接口SCIARXD所接收的数据通过串行发送接口SCIBTXD以f2的波特率向外部接收终端传送,或者将串行接收接口SCIARXD所接收的数据暂存在存储器中,当数据存储到可以以f2的波特率发送给外部接收终端,一次性完成发送。
本发明具有纠错处理功能的通讯适配器在数据通讯***中的应用的特点是分别设置所述通讯适配器为采用BCH码的编码器和采用BCH码的译码器;
所述编码器的编码数据处理方法为:
设定所述数字信号处理器DSP的串行接收接口SCIARXD所接收到的数据位数为I;
当I≤32时,按(63,36,5)的BCH码的形式对所接收到的数据进行编码;
当32<I≤192时,按(255,199,7)的BCH码的形式对所接收到的数据进行编码;
当I>192时,首先对所述数字信号处理器DSP的串行接收接口SCIARXD所接收的数据以192位进行分组,然后对于各组,设定每组的位数为J:
当J≤32时,按(63,36,5)的BCH码的形式进行编码;
当32<J≤192时,按(255,199,7)的BCH码的形式进行编码;
所述译码器的译码数据处理方法为:
设定所述数字信号处理器DSP的串行接收接口SCIARXD所接收到的数据位数为M;
当M=63时,按(63,36,5)的BCH码的形式对所接收到的数据进行译码;
当M=255时,按(255,199,7)的BCH码的形式对所接收到的数据进行译码;
当M>255时,首先对所述数字信号处理器DSP的串行接收接口SCIARXD所接收的数据以255位进行分组,然后对于各组,设定每组的位数为N:
当N=63时,按(63,36,5)的BCH码的形式进行译码;
当N=255时,按(255,199,7)的BCH码的形式进行译码。
本发明具有纠错处理功能的通讯适配器在数据通讯***中的应用的特点也在于:
在以所述(63,36,5)的BCH码的形式进行编码时,每次编码的最多处理位数为36位,最后的4位用于表示每次编码处理的数据字节数;
在所述以(255,199,7)的BCH码的形式进行编码时,每次编码的最多处理位数为199位,最后7位用于表示每次编码处理的数据字节数。
与已有技术相比,本发明有益效果体现在:
1、本发明通过按键可任意设置数据传输的校验方式、波特率及每次利用BCH码进行纠错时的纠错处理位数,不需要外扩其它模块,处理速度快,体积小,安全可靠,有效降低了整个***的投资,有明显的经济效益。
2、对于采用不同波特率的通讯终端之间进行通讯,均能通过本发明的具有纠错功能的通讯适配器,完成波特率从高速到低速或者从低速到高速的数据传输。
3、本发明利用BCH码纠错编码技术,根据接收数据的位数选择合适形式的BCH码对其进行编码或者译码,从而提高对数据进行纠错处理的效率及数据传输的可靠性。
附图说明
图1为具有纠错功能的通讯适配器的硬件原理框图
图2为通讯适配器在通讯中的应用
图3为一般的远距离通信***模型框图
图4为增加具有纠错功能的通讯适配器后的远距离通信***模型框图
图5为编码算法的过程
图6为编码主程序流程图
图7为译码算法的过程
图8为译码主程序流程图
以下通过具体实施方式,并结合附图对本发明作进一步说明。
具体实施方式
参见图1,本实施例的硬件构成包括有数字信号处理器DSP以及相应设置的电源管理模块、有源晶振模块和看门狗模块;数字信号处理器DSP的串行接收接口SCIARXD及串行发送接口SCIBTXD分别通过电平转换模块MAX3221与RS232接口连接,RS232接口分别在通讯适配器与外部发送终端和外部接收终端之间进行连接;在数字信号处理器DSP的通用目的数字量输入输出口GPIO分别设置有接收状态指示模块、接收端波特率显示模块、发送状态指示模块、发送端波特率显示模块、用于指示在利用BCH码进行纠错时的纠错处理位数指示模块,以及用于设置所述数字信号处理器DSP的串行接收接口SCIARXD和串行发送接口SCIBTXD的波特率、校验方式以及纠错处理位数的按键模块。
接收状态指示模块由一个绿色的发光二极管组成,二极管灯亮表示正在接收数据,发送状态指示模块由一个红色的发光二极管组成,二极管灯亮表示正在发送数据。接收端波特率显示模块和发送端波特率显示模块分别由六个发光二极管组成,它们分别与六种波特率19200bps、9600bps、4800bps、2400bps、1200bps、600bps一一对应。每次利用BCH码进行纠错时的纠错处理位数指示模块由两个发光二极管组成,分别表示两种形式的BCH码:(63,36,5)和(255,199,7),其中63表示经BCH码编码后的数据位数,36表示经BCH码编码前的数据位数,5表示BCH码的纠错能力即最多能够纠正5个差错,255表示编码后的数据位数,199表示编码前的数据位数,7表示BCH码的纠错能力即最多能够纠正7个差错。按键1用于设置外部发送终端的波特率和校验方式,按键2用于设置外部接收终端的波特率和校验方式,按键3用于设置每次利用BCH码进行纠错时的纠错处理位数。其中按键1和按键2分别由五个短路插针组成,三个短路插针用于设置波特率,其余两个短路插针用于设置校验方式,插上短路冒后,表示此根数据线被选中,状态为“1”,否则为“0”。如果设置波特率的三根数据线的状态为“000”,表示波特率为19200bps;状态为“001”,表示波特率为9600bps;状态为“010”,表示波特率为4800bps;状态为“011”,表示波特率为2400bps;状态为“100”,表示波特率为1200bps;状态为“101”,表示波特率为600bps。设置校验方式的两根数据线的状态为“00”或者“01”,表示校验方式为“无校验”;状态为“10”,表示校验方式为“奇校验”;状态为“11”,表示校验方式为“偶校验”。按键3由两个短路插针组成,插上短路冒后,表示此根数据线被选中,状态为“1”,否则为“0”。如果状态为“00”,表示按(63,36,5)的BCH码的形式进行编码或译码;状态为“01”,表示按(255,199,7)的BCH码的形式进行编码或译码;状态为“11”,表示根据接收数据的位数按(63,36,5)或(255,199,7)的BCH码的形式进行编码或译码。
当外部发送终端和外部接收终端与本实施例中通讯适配器连接后,上电,通讯适配器自动检测出两台通讯终端的波特率、收发状态,相应的波特率指示灯和收发状态指示灯亮。设定外部发送终端的波特率为f1,外部接收终端的波特率为f2:
当f1=f2=f时,数字信号处理器DSP的串行接收接口SCIARXD以f的波特率接收外部发送终端所发送的数据,然后将串行接收接口SCIARXD所接收的数据通过串行发送接口SCIBTXD以f的波特率向外部接收终端传送;
当f1>f2时,数字信号处理器DSP的串行接收接口SCIARXD以f1的波特率接收外部发送终端所发送的数据,然后将串行接收接口SCIARXD所接收的数据通过串行发送接口SCIBTXD以f2的波特率向外部接收终端传送,对于没有发送完的数据被暂存在存储器中等待串行发送接口SCIBTXD中的堆栈空闲,依次发送串行接收接口SCIARXD所接收的数据;
当f1<f2时,数字信号处理器DSP的串行接收接口SCIARXD以f1的波特率接收外部发送终端所发送的数据,然后将串行接收接口SCIARXD所接收的数据通过串行发送接口SCIBTXD以f2的波特率向外部接收终端传送,或者将串行接收接口SCIARXD所接收的数据暂存在存储器中,当数据存储到可以以f2的波特率发送给外部接收终端,一次性完成发送。
通讯适配器在通讯中的应用如图2所示,当终端1以波特率为9600bps向波特率为1200bps的终端2传送数据时,终端1与终端2之间因波特率不匹配使得终端2无法完全接收终端1发送的数据。此时将本实施例通讯适配器加在终端1和终端2之间,终端2即可完全接收终端1所发送的数据。
对于一般的远距离通讯***模型如图3所示,如果终端1向终端2发送数据,那么在终端1与终端2之间相隔着许多其它部件,如调制器、解调器等,以及光纤、铜线、无线、微波等物理信道,这些信道受到不同类型的噪声干扰,如随机噪声、突发噪声等,使得终端2接收到的数据出现错误。为了使终端1所发送的数据能够在终端2得到可靠地重现,则在图3的基础上加以改进,如图4所示。此时,在终端1与调制器之间加入本实施例中具有纠错功能的通讯适配器,并将其设置为采用BCH码的编码器,在终端2与解调器之间加入本实施例中的具有纠错功能的通讯适配器,并将其设置为采用BCH码的译码器。
本实施例采用BCH码进行纠错处理编码算法的过程如图5所示。首先根据(n,k)的值查表得到生成多项式g(x),其中n为编码后的数据位数,k为编码前的数据位数;然后将接收到的信息位右移(n-k)位得到M(x),利用M(x)/g(x)得到余式r(x);最后利用式C(x)=M(x)+r(x)计算出循环码的码字多项式C(x)。编码器的主程序流程图如图6所示。首先完成初始化处理,然后根据数字信号处理器DSP的串行接收接口SCIARXD所接收的数据位数选择合适的BCH码的形式进行编码,具体过程为:
设定数字信号处理器DSP的串行接收接口SCIARXD所接收到的数据位数为I;
当I≤32时,按(63,36,5)的BCH码的形式对所接收到的数据进行编码,使用此种形式的BCH码进行编码时,每次编码的最多处理位数为36位,最后的4位用于表示每次编码处理的数据字节数;
当32<I≤192时,按(255,199,7)的BCH码的形式对所接收到的数据进行编码,使用此种形式的BCH码进行编码时,每次编码的最多处理位数为199位,最后7位用于表示每次编码处理的数据字节数;
当I>192时,首先对数字信号处理器DSP的串行接收接口SCIARXD所接收的数据以192位进行分组,然后对于各组,设定每组的位数为J:
当J≤32时,按(63,36,5)的BCH码的形式进行编码;
当32<J≤192时,按(255,199,7)的BCH码的形式进行编码。
本实施例采用BCH码进行纠错处理译码算法的过程如图7所示。首先由接收多项式R(x)计算伴随式S(x);其次采用Berlekamp-Massey迭代算法计算错误位置多项式delta(x);再次利用Chien搜索算法计算delta(x)的根得到错误位置;最后纠正接收多项式,得到需要传送的信息位。译码器的主程序流程图如图8所示。首先进行初始化处理,然后根据数字信号处理器DSP的串行接收接口SCIARXD所接收的数据位数选择合适的BCH码的形式进行译码,具体过程为:
设定数字信号处理器DSP的串行接收接口SCIARXD所接收到的数据位数为M;
当M=63时,按(63,36,5)的BCH码的形式对所接收到的数据进行译码;
当M=255时,按(255,199,7)的BCH码的形式对所接收到的数据进行译码;
当M>255时,首先对数字信号处理器DSP的串行接收接口SCIARXD所接收的数据以255位进行分组,然后对于各组,设定每组的位数为N:
当N=63时,按(63,36,5)的BCH码的形式进行译码;
当N=255时,按(255,199,7)的BCH码的形式进行译码。
Claims (2)
1.一种具有纠错处理功能的通讯适配器,采用数字信号处理器DSP以及相应设置的电源管理模块、有源晶振模块和看门狗模块;其特征是所述数字信号处理器DSP的串行接收接口SCIARXD及串行发送接口SCIBTXD分别通过电平转换模块MAX3221与RS232接口连接,所述RS232接口分别在通讯适配器与外部发送终端和外部接收终端之间进行连接;在所述数字信号处理器DSP的通用目的数字量输入输出口GPIO分别设置有接收状态指示模块、接收端波特率显示模块、发送状态指示模块、发送端波特率显示模块、用于指示在利用BCH码进行纠错时的纠错处理位数指示模块,以及用于设置所述数字信号处理器DSP的串行接收接口SCIARXD和串行发送接口SCIBTXD的波特率、校验方式以及纠错处理位数的按键模块;
所述具有纠错处理功能的通讯适配器应用于数据传输,具体包括:
设定外部发送终端的波特率为f1,外部接收终端的波特率为f2;
当f1=f2=f时,所述数字信号处理器DSP的串行接收接口SCIARXD以f的波特率接收外部发送终端所发送的数据,然后将串行接收接口SCIARXD所接收的数据通过串行发送接口SCIBTXD以f的波特率向外部接收终端传送;
当f1>f2时,所述数字信号处理器DSP的串行接收接口SCIARXD以f1的波特率接收外部发送终端所发送的数据,然后将串行接收接口SCIARXD所接收的数据通过串行发送接口SCIBTXD以f2的波特率向外部接收终端传送,对于没有发送完的数据被暂存在存储器中等待串行发送接口SCIBTXD中的堆栈空闲,依次发送串行接收接口SCIARXD所接收的数据;
当f1<f2时,所述数字信号处理器DSP的串行接收接口SCIARXD以f1的波特率接收外部发送终端所发送的数据,然后将串行接收接口SCIARXD所接收的数据通过串行发送接口SCIBTXD以f2的波特率向外部接收终端传送,或者将串行接收接口SCIARXD所接收的数据暂存在存储器中,当数据存储到可以以f2的波特率发送给外部接收终端,一次性完成发送;
所述具有纠错处理功能的通讯适配器还应用于数据通讯***中,具体包括:
分别设置所述通讯适配器为采用BCH码的编码器和采用BCH码的译码器;
所述编码器的编码数据处理方法为:
设定所述数字信号处理器DSP的串行接收接口SCIARXD所接收到的数据位数为I;
当I≤32时,按(63,36,5)的BCH码的形式对所接收到的数据进行编码;
当32<I≤192时,按(255,199,7)的BCH码的形式对所接收到的数据进行编码;
当I>192时,首先对所述数字信号处理器DSP的串行接收接口SCIARXD所接收的数据以192位进行分组,然后对于各组,设定每组的位数为J:
当J≤32时,按(63,36,5)的BCH码的形式进行编码;
当32<J≤192时,按(255,199,7)的BCH码的形式进行编码;
所述译码器的译码数据处理方法为:
设定所述数字信号处理器DSP的串行接收接口SCIARXD所接收到的数据位数为M;
当M=63时,按(63,36,5)的BCH码的形式对所接收到的数据进行译码;
当M=255时,按(255,199,7)的BCH码的形式对所接收到的数据进行译码;
当M>255时,首先对所述数字信号处理器DSP的串行接收接口SCIARXD所接收的数据以255位进行分组,然后对于各组,设定每组的位数为N:
当N=63时,按(63,36,5)的BCH码的形式进行译码;
当N=255时,按(255,199,7)的BCH码的形式进行译码。
2.根据权利要求1所述具有纠错处理功能的通讯适配器,其特征是:
在以所述(63,36,5)的BCH码的形式进行编码时,每次编码的最多处理位数为36位,最后的4位用于表示每次编码处理的数据字节数;
在所述以(255,199,7)的BCH码的形式进行编码时,每次编码的最多处理位数为199位,最后7位用于表示每次编码处理的数据字节数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101171406A CN101588222B (zh) | 2009-06-24 | 2009-06-24 | 具有纠错处理功能的通讯适配器及其应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101171406A CN101588222B (zh) | 2009-06-24 | 2009-06-24 | 具有纠错处理功能的通讯适配器及其应用 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101588222A CN101588222A (zh) | 2009-11-25 |
CN101588222B true CN101588222B (zh) | 2012-06-13 |
Family
ID=41372304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101171406A Expired - Fee Related CN101588222B (zh) | 2009-06-24 | 2009-06-24 | 具有纠错处理功能的通讯适配器及其应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101588222B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105915314B (zh) * | 2016-04-14 | 2019-01-15 | 西安电子科技大学 | 一种基于以太网接口的协作通信编译码***和方法 |
CN107168256B (zh) * | 2017-05-23 | 2019-08-06 | 广东省智能制造研究所 | 面向中小企业离散制造车间的数据采集终端 |
CN113985750A (zh) * | 2021-09-30 | 2022-01-28 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种接口电路板级板卡 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2641931Y (zh) * | 2003-09-24 | 2004-09-15 | 中国电子科技集团公司第五十四研究所 | 多功能可编程异步传输模式信元接口模块 |
WO2004098067A1 (en) * | 2003-04-30 | 2004-11-11 | Marconi Communications Gmbh | Forward error correction coding |
CN101330671A (zh) * | 2007-06-20 | 2008-12-24 | 北京三星通信技术研究有限公司 | 发送广播信息的设备和方法 |
-
2009
- 2009-06-24 CN CN2009101171406A patent/CN101588222B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004098067A1 (en) * | 2003-04-30 | 2004-11-11 | Marconi Communications Gmbh | Forward error correction coding |
CN2641931Y (zh) * | 2003-09-24 | 2004-09-15 | 中国电子科技集团公司第五十四研究所 | 多功能可编程异步传输模式信元接口模块 |
CN101330671A (zh) * | 2007-06-20 | 2008-12-24 | 北京三星通信技术研究有限公司 | 发送广播信息的设备和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101588222A (zh) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101803208B (zh) | 无线通信***中的多层循环冗余校验码 | |
CN101702639B (zh) | 循环冗余校验的校验值计算方法及装置 | |
CN100589328C (zh) | 一种Reed-Solomon码解码器 | |
CA2661264C (en) | Method of correcting message errors using cyclic redundancy checks | |
US20220077958A1 (en) | Data Transmission Method and Apparatus | |
CN108512785B (zh) | 一种数据传输协议方法 | |
CN101453221A (zh) | 基于比特交织编码调制***的映射器及其映射方法 | |
WO2017121334A1 (zh) | 一种数据处理的方法和装置 | |
CN102340378A (zh) | 纵联保护用光纤通道crc校验方法 | |
CN102170327A (zh) | 超强前向纠错的硬件译码方法及装置 | |
CN101588222B (zh) | 具有纠错处理功能的通讯适配器及其应用 | |
CN101729198B (zh) | 一种编解码方法、装置及*** | |
CN104811270A (zh) | 上行前向纠错码字填充 | |
CN104135345A (zh) | 一种应用于长期演进***的跨层编解码方法 | |
CN107947902A (zh) | 一种高速接口芯片的数据差错处理***及方法 | |
WO2016179743A1 (zh) | 一种编码装置及方法 | |
CN104935406B (zh) | 一种智能电网通信的数据压缩及解压缩方法和智能电网通信*** | |
CN103227693B (zh) | 增压码 | |
CN111183748B (zh) | 基于循环冗余效验与纠删编码的抗误码方法 | |
CN101174914A (zh) | 误码纠错***及其发送装置、接收装置和误码纠错方法 | |
CN102082629B (zh) | 一种基于10g epon onu中的fec硬件编码方法及电路 | |
CN108011693B (zh) | 一种基于arinc429总线通信的通用数据组码方法 | |
CN104348548A (zh) | 一种多芯塑料光纤***的通信方法、发送端和接收端 | |
JP2012199843A (ja) | データ通信システムにおける誤り訂正符号制御方法および装置 | |
CN103401649A (zh) | 一种恶劣信道下基于喷泉编码的分布式传输装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120613 Termination date: 20150624 |
|
EXPY | Termination of patent right or utility model |