CN101573697A - 通用串行总线主机控制器 - Google Patents

通用串行总线主机控制器 Download PDF

Info

Publication number
CN101573697A
CN101573697A CNA2007800488494A CN200780048849A CN101573697A CN 101573697 A CN101573697 A CN 101573697A CN A2007800488494 A CNA2007800488494 A CN A2007800488494A CN 200780048849 A CN200780048849 A CN 200780048849A CN 101573697 A CN101573697 A CN 101573697A
Authority
CN
China
Prior art keywords
affairs
transmission
host controller
cycle
time frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800488494A
Other languages
English (en)
Inventor
J·S·凯斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101573697A publication Critical patent/CN101573697A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

在某些实施例中，发送信号以开始通用串行总线主机控制器的当前时帧。在发送之后，进入一时间周期，在此期间未决的事务可由主机控制器传输。如果事务已经形成，则所形成的事务在所进入的周期中传输。在当前时间和下一时帧的开始之间剩余小于最大传送周期时，抑制在当前时帧期间传输任何另外形成的事务。描述并要求保护其他实施例。

Description

通用串行总线主机控制器
技术领域
本发明一般涉及通用串行总线(USB)主机控制器。
背景
通用串行总线(USB)是用于接口设备的串行总线标准。USB最初被设计用于计算机，但其流行性促使其在其它设备中变得常见，诸如视频游戏控制台、便携式数字助理(PDA)、便携式数字视频盘(DVD)和媒体播放器、蜂窝电话、电视(TV)、诸如MP3播放器和iPod之类的家庭立体声设备、汽车立体声收音机和便携存储器设备。USB可用于连接诸如鼠标设备、键盘、游戏键盘、操纵杆、扫描仪、数码相机、打印机、外部存储、联网组件和很多其它设备之类的***设备。USB用于通过集线器链将多个设备连接到主机控制器(HC)。
以前关于USB主机控制器(HC)开发的努力已经使USB HC变得更大且更快速并增加尽可能多的附加端口。当前不存在轻重量的USB HC。然而，这种方向似乎不适于新兴的USB嵌入式应用市场。当前的USB HC被设计成支持所有可能的设备并支持高达127种不同设备。这些HC需要大量的存储器和中央处理单元(CPU)资源以有效地服务。由于增加全特征HC的成本，这充当了很多潜在嵌入式USB应用的进入障碍。
附图简述
从以下给出的详细描述并从本发明的某些实施例的附图，可更全面地理解本发明，然而它们不应该被理解为将本发明限于所述的特定实施例，而是仅用于解释和理解。
图1示出根据本发明某些实施例的通用串行中心主机控制器。
图2示出根据本发明的某些实施例的时序图。
图3示出根据本发明的某些实施例的状态图。
详细描述
本发明的某些实施例涉及通用串行总线(USB)主机控制器。
在某些实施例中，发送信号以开始通用串行总线主机控制器的当前时帧。在发送之后进入一时间周期，在此期间未决的事务可由主机控制器传输。如果事务已经形成，则所形成的事务在所进入的周期中发射。在当前时间和下一时帧的开始之间剩余小于最大传送周期时，抑制在当前时帧期间传输任何另外形成的事务。
在某些实施例中，通用串行总线主机控制器包括一组寄存器、用于缓冲读取数据或写入数据的存储器以及处理器。处理器能够发送信号以开始当前时帧，在发送之后进入未决事务可由主机控制器传输的周期，如果事务已经形成则在所进入的周期期间传输所形成的事务，且在当前时间和下一时帧的开始之间剩余小于最大传送周期时，抑制在当前时帧期间传输任何另外形成的事务。
在某些实施例中，***包括USB主机控制器和(例如，经由USB电缆)耦合到USB主机控制器的USB设备。USB主机控制器能够发送信号以开始当前时帧，在发送之后进入未决事务可由主机控制器传输的时间周期，如果事务已经形成则在所进入的周期期间传输所形成的事务，且在当前时间和下一时帧的开始之间剩余小于最大传送周期时，抑制在当前时帧期间传输任何另外形成的事务。
在某些实施例中，制品包括具有指令存储于其上的计算机可读介质，这些指令在被执行时导致计算机发送信号以开始通用串行总线主机控制器的当前时帧，在发送之后进入未决事务可由主机控制器传输的时间周期，如果事务已经形成则在所进入的周期期间传输所形成的事务，且在当前时间和下一时帧的开始之间剩余小于最大传送周期时，抑制在当前时帧期间传输任何另外形成的事务。
对于很多嵌入式应用，USB作为公知的双线接口是有吸引力的。在嵌入式应用中合乎需要的USB性能包括实际传输。USB的即插即用和广泛的设备支持性能不是合乎嵌入式应用期望的。在这些应用中，通常仅有一个设备且它被硬连线在适当位置。在某些实施例中，USB主机控制器(HC)通过提供程序简单的主机端控制器用于USB信令、同时去除提供所有已知设备的完全USB支持的需要来实现这种类型的使用。在某些实施例中，这种使用的可能增长的示例是微软公司和英特尔公司提出的简单Wi-
Figure A20078004884900081
安全配置。这种模型使得用户能够利用USB闪存驱动器在Wi-节点之间传送安全证书。如果将单一用途HC增加到各节点是合理且低成本的添加，则该模型将非常快地增长(例如，至每个Wi-节点，诸如接入点、路由器和其它类型的无头脑设备)。
图1示出根据某些实施例的USB主机控制器(HC)100。在某些实施例中，USB主机控制器100是整个USB HC，和/或在某些实施例中，USB HC 100是在嵌入式应用中使用的USB HC引擎。在某些实施例中，USB HC 100包括状态机102(例如计时器驱动事务状态机)、寄存器104(例如，用于控制各个事务并收集结果的一小组寄存器)以及存储器106(用于缓冲所读取和/或写入数据的一小块存储器)。
在某些实施例中，状态机102可用软件、硬件和/或固件(包括其一个或多个的组合)实现。在某些实施例中，状态机102可利用处理器来实现。
在某些实施例中，寄存器104包括控制/状态寄存器112、数据寄存器114、地址寄存器116和/或PID(物理接口设备)寄存器118。在某些实施例中，控制/状态寄存器112包括数据长度(例如，允许USB2高速的10位)、方向(例如，用于指示读/写的一位)、GO(例如，信号事务开始的一位)、ERR(例如，用于指示错误完成的一位)、BUSY(例如，用于指示HC的当前状态的一位)、ENA(例如，用于启用/禁用HC的一位)和/或RST(例如，用于驱动线上的USB复位信令的一位)。在某些实施例中，数据寄存器114是事务缓冲器，它可用例如用于实现缓冲器存取的很多不同的当前可能接受的方式实现。在某些实施例中，地址寄存器116为所生成的事务提供寻址组件，例如包括ENDPT(例如，编码目标端点号的四个位)和/或ADDR(例如，编码目标设备地址的七个位)。在某些实施例中，PID寄存器118为所生成的事务提供事务类型组件，包括例如TOKEN(例如，编码诸如入、出、SOF和/或SETUP等事务令牌的八位)、SENDPIC(例如，编码诸如DATA0、DATA1、ACK、NAK和/或STALL等事务PID的八个位)和/或RCVPID(例如，用于锁存由设备返回的和/或事务完成后有效的PID码的八个位)。
在某些实施例中，计时器驱动状态机(例如，状态机102)具有三个状态，包括“发送SOF”(帧开始)状态、“发送未决事务”状态和“等待SOF”状态。这些状态提供了简单避免“多路干扰”的方式，即一方超出当前帧的末端继续传输的情况。
在某些实施例中，连续的“发送SOF”状态之间的计时器周期对应于目标设备的USB帧时间特性(例如，对于高速USB的125微秒或对于全速USB的1毫秒)。在这种状态中，USB HC将单个SOF令牌广播到附连的设备。例如，USB HC在完成发送SOF令牌之后前进到“发送未决事务”状态。
在某些实施例中，在“发送未决事务”状态时，USB HC等待事务已经形成的指示。例如，这是由在USB HC寄存器中写入“GO”位的主机软件来指示的。当置位该“GO”位时，USB HC将传输所形成的事务。如果方向位指示“出”方向，则USB HC也将捕捉寄存器中设备的响应令牌。如果方向位指示“入”方向，则USB HC将捕捉返回至存储器缓冲器(例如，存储器106)的数据。一旦完成事务，USB HC检查计时器。如果剩余足够时间来执行另一个最大大小的事务，则USB HC返回至轮询另一个传送的“GO”位。
在某些实施例中，在当前时间和下一时帧的开始之间剩余小于最大缓冲器传送周期时，USB HC移到“等待SOF”状态，由此防止多路干扰情况。USBHC在该状态下等待直到计时器将其移到“发送SOF”状态且周期重新开始。
图2示出根据某些实施例的时序图200。时序图200(例如，USB HC时帧图)示出“帧开始”时间和“帧结束”时间之间的时间周期，包括“发送SOF”时间周期202、“许可执行事务”时间周期204和等于最大长度事务的事务时间的“空闲周期”206。在某些实施例中，“发送SOF”时间周期202对应于“发送SOF”状态，“许可执行事务”时间周期204对应于“发送未决事务”状态，和/或“空闲周期”206对应于“等待SOF”状态。
图3示出根据某些实施例的状态图300。状态图300包括“发送SOF”状态302、“等待未决事务”状态304、“执行USB复位信令”状态306、“执行未决事务”状态308和/或“等待SOF”状态310。在状态302，发送SOF(帧开始)信号和/或启动帧计时器。然而，在状态304，状态机等待未决事务。如果在状态304置位“复位”位，则在306进入USB复位信令状态。一旦在状态306完成复位，则再次进入状态302。如果置位“GO”位信令事务开始，则在状态308执行未决事务。一旦在状态308完成事务，则状态移回状态304以等待未决事务。如果在状态304期间发生“空闲周期开始”时间，则进入状态310且状态机等待帧计时器的到期，使得状态机返回到状态302。
在某些实施例中，嵌入式USB HC应用是可能的，但对于当前USB HC并不是有优势的。例如，通过使用根据某些实施例的USB HC，USB HC可增长用于诸如Wi-
Figure A20078004884900101
配置和/或需要附加闪存(例如，NAND闪存)的应用。
在某些实施例中，例如USB HC状态机可用软件、硬件和/或固件(例如，包括软件、硬件和/或固件中的一个或多个的组合)实现。
尽管已经参照特定实现描述了某些实施例，但根据某些实施例其它实现也是可能的。另外，附图中所示的和/或本文描述的电路元件或其它特征的配置和/或顺序不需要以所示和所描述的特定方式安排。根据某些实施例很多其它配置也是可能的。
在附图所示的各***中，在某些情形中的元件可各自具有相同的附图标记或不同的附图标记以显示所表示的元件可能不同和/或类似。然而，元件是足够灵活的以具有不同的实现并与本文所示或所描述的***中的部分或全部合作。附图中所示的各元件可以相同或不同。称为第一元件的元件和称为第二元件的元件是任意的。
在说明书和权利要求书中，可使用术语“耦合”和“连接“及其衍生词。应该理解这些术语并非旨在指彼此同义。相反，在特定实施例中，“连接”可用于指示两个或多个元件相互直接物理或电接触。“耦合”可表示两个或更多元件直接物理或电接触。然而，“耦合”还可表示两个或多个元件没有彼此直接接触，但彼此仍协作或相互作用。
在本文中且通常认为算法是导致期望结果的动作或运算的自一致序列。这些包括物理量的物理操纵。通常，尽管并非必需，这些量采用能够被存储、传送、组合、比较和以其它方式处理的电或磁信号形式。已经证明将这些信号称为位、值、元素、码元、字符、项、数字等有时是方便的，主要是出于通用的原因。然而，应当理解，所有这些和类似术语都与适当的物理量相关联且仅仅是应用于这些量的方便标志。
一些实施例可用硬件、固件和软件之一或其组合实现。某些实施例还可被实现为存储在机器可读介质上的指令，其可由计算平台读取和执行以执行本文所述的操作。机器可读介质可包括用于存储或发送机器(例如计算机)可读形式的信息的任何机制。例如，机器可读介质可包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪存设备、电、光、声或其它形式的传播信号(例如，载波、红外信号、数字信号、发送和/或接收信号的接口等)等等。
实施例是本发明的实现或例子。说明书中对“实施例”、“一个实施例”、“某些实施例”或“其它实施例”的参照表示结合实施例描述的特定特征、结构或特性被包括在本发明的至少一些实施例中，而不一定在所有的实施例中。各处出现的“实施例”、“一个实施例”或“某些实施例”不一定都指相同的实施例。
并非所有本文描述和示出的组件、特征、结构、特性等都包括在特定的一个或多个实施例中。例如，如果说明书陈述“可”、“可能”或“能够”包括组件、特征、结构或特性，则不必需包括该特定组件、特征、结构或特性。如果说明书或权利要求书提到“一”或“一个”元件，这并不意味着仅有一个元件。如果说明书或权利要求书提到“附加”元件，这不排除有一个以上的附加元件。
尽管在本文中已经使用流程图和/或状态图来描述实施例，但本发明不限于本文的这些附图或对应的描述。例如，流程不必通过每个所示的框或状态或以本文所示和所述的完全相同的顺序通过。
本发明不限于本文列出的特定细节。事实上，受益于本公开的本领域的技术人员将意识到可在本发明的范围内进行来自上述描述和附图的很多其它变形。因此，以下的权利要求书(包括对其进行的修改)定义本发明的范围。

Claims (24)

1.一种方法，包括：
发送信号以开始通用串行总线主机控制器的当前时帧；
在所述发送之后进入一周期，在此期间未决的事务可由所述主机控制器传输；
如果事务已经形成，则在所进入的周期中传输所形成的事务；以及
在当前时间和下一时帧的开始之间剩余小于最大传送周期时，抑制在所述当前时帧期间传输任何另外形成的事务。
2.如权利要求1所述的方法，其特征在于，还包括针对所述下一时帧重复所述发送、进入、传输和抑制。
3.如权利要求1所述的方法，其特征在于，所述发送包括将“帧开始”令牌广播到附连设备。
4.如权利要求1所述的方法，其特征在于，还包括响应于寄存器中写入的位确定事务已经形成。
5.如权利要求1所述的方法，其特征在于，如果方向是“出”，则捕捉设备的响应令牌。
6.如权利要求1所述的方法，其特征在于，如果方向是“入”，则捕捉所返回的数据。
7.如权利要求1所述的方法，其特征在于，在完成所形成事务的传输之后，如果在当前时间和下一时帧的开始之间剩余至少最大传送周期，则在所进入的周期期间传输另外形成的事务。
8.一种通用串行总线主机控制器，包括：
一组寄存器；
缓冲读取数据或写入数据的存储器；以及
处理器，用于：
发送信号以开始当前时帧；
在所述发送之后进入一周期，在此期间未决的事务可由所述主机控制器传输；
如果事务已经形成，则在所进入的周期中传输所形成的事务；以及
在当前时间和下一时帧的开始之间剩余小于最大传送周期时，抑制在所述当前时帧期间传输任何另外形成的事务。
9.如权利要求8所述的通用串行总线主机控制器，其特征在于，所述处理器还针对所述下一时帧重复所述发送、进入、传输和抑制。
10.如权利要求8所述的通用串行总线主机控制器，其特征在于，所述发送包括将“帧开始”令牌广播到附连设备。
11.如权利要求8所述的通用串行总线主机控制器，其特征在于，所述处理器还用于响应于写入所述一组寄存器中的位确定事务已经形成。
12.如权利要求8所述的通用串行总线主机控制器，其特征在于，如果存储在所述一组寄存器中的方向位指示“出”情况，则处理器捕捉设备的响应令牌。
13.如权利要求8所述的通用串行总线主机控制器，其特征在于，如果存储在所述一组寄存器中的方向位指示“入”情况，则处理器捕捉在所述存储器中返回的数据。
14.如权利要求8所述的通用串行总线主机控制器，其特征在于，在完成所形成事务的传输之后，如果在当前时间和下一时帧的开始之间剩余至少最大传送周期，则所述处理器在所进入的周期期间传输另外形成的事务。
15.如权利要求8所述的通用串行总线主机控制器，其特征在于，所述一组寄存器包括控制/状态寄存器、数据寄存器、地址寄存器和物理接口设备寄存器。
16.一种***，包括：
USB主机控制器；以及
附连到所述USB主机控制器的USB设备；
其中所述USB主机控制器用于：
发送信号以开始当前时帧；
在所述发送之后进入一周期，在此期间未决的事务可由所述主机控制器传输；
如果事务已经形成，则在所进入的周期中传输所形成的事务；以及
在当前时间和下一时帧的开始之间剩余小于最大传送周期时，抑制在所述当前时帧期间传输任何另外形成的事务。
17.如权利要求16所述的***，其特征在于，所述USB主机控制器还针对所述下一时帧重复所述发送、进入、传输和抑制。
18.如权利要求16所述的***，其特征在于，所述发送包括将“帧开始”令牌广播到所述USB附连设备。
19.如权利要求16所述的***，其特征在于，在完成所形成事务的传输之后，如果在当前时间和下一时帧的开始之间剩余至少最大传送周期，则所述USB主机控制器在所进入的周期期间传输另外形成的事务。
20.一种制品，包括：
具有指令存储于其上的计算机可读介质，所述指令在被执行时导致计算机：
发送信号以开始通用串行总线主机控制器的当前时帧；
在所述发送之后进入一周期，在此期间未决的事务可由所述主机控制器传输；
如果事务已经形成，则在所进入的周期中传输所形成的事务；以及
在当前时间和下一时帧的开始之间剩余小于最大传送周期时，抑制在所述当前时帧期间发送任何另外形成的事务。
21.如权利要求20所述的制品，其特征在于，所述计算机可读介质具有指令存储于其上，所述指令在被执行时进一步导致计算机针对所述下一时帧重复所述发送、进入、传输和抑制。
22.如权利要求20所述的制品，其特征在于，所述计算机可读介质具有指令存储于其上，所述指令在被执行时进一步导致计算机在方向是“出”捕捉设备的响应令牌。
23.如权利要求20所述的制品，其特征在于，所述计算机可读介质具有指令存储于其上，所述指令在被执行时进一步导致计算机在方向是“入”时捕捉返回的数据。
24.如权利要求20所述的制品，其特征在于，所述计算机可读介质具有指令存储于其上，所述指令在被执行时进一步导致计算机在完成所形成事务的传输之后，如果在当前时间和下一时帧的开始之间剩余至少最大传送周期，则在所进入的周期期间传输另外形成的事务。
CNA2007800488494A 2006-12-29 2007-12-05 通用串行总线主机控制器 Pending CN101573697A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/648,254 2006-12-29
US11/648,254 US20080162974A1 (en) 2006-12-29 2006-12-29 Universal serial bus host controller

Publications (1)

Publication Number Publication Date
CN101573697A true CN101573697A (zh) 2009-11-04

Family

ID=39585767

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800488494A Pending CN101573697A (zh) 2006-12-29 2007-12-05 通用串行总线主机控制器

Country Status (6)

Country Link
US (1) US20080162974A1 (zh)
CN (1) CN101573697A (zh)
DE (1) DE112007003181T5 (zh)
GB (1) GB2457196A (zh)
TW (1) TW200834314A (zh)
WO (1) WO2008085240A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112559431A (zh) * 2020-12-28 2021-03-26 中国信息安全测评中心 一种sof包下发周期的处理方法及***

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2282268B1 (en) * 2009-07-23 2012-11-21 STMicroelectronics Srl Interfacing device and method, for example for systems-on-chip
TWI512478B (zh) 2011-01-18 2015-12-11 Asmedia Technology Inc 匯流排主控器與相關方法
US10409755B2 (en) 2016-06-29 2019-09-10 Square, Inc. Multi-mode USB interface
US10740740B1 (en) * 2016-06-29 2020-08-11 Square, Inc. Monitoring and recovery for a USB interface
WO2024030545A1 (en) * 2022-08-03 2024-02-08 Texas Instruments Incorporated Repeater babble detection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6065791A (en) * 1998-06-01 2000-05-23 Macdonald Dettwiler Space And Advanced Robotics Ltd. Collet end effector
US6256687B1 (en) * 1998-08-04 2001-07-03 Intel Corporation Managing data flow between a serial bus device and a parallel port
US6119195A (en) * 1998-08-04 2000-09-12 Intel Corporation Virtualizing serial bus information point by address mapping via a parallel port
US6067591A (en) * 1998-10-08 2000-05-23 Intel Corporation Method and apparatus for avoidance of invalid transactions in a bus host controller
US6792495B1 (en) * 1999-07-27 2004-09-14 Intel Corporation Transaction scheduling for a bus system
US6801959B1 (en) * 2001-05-16 2004-10-05 Lexmark International, Inc. Relaxed-timing universal serial bus with a start of frame packet generator
US7120813B2 (en) * 2003-01-28 2006-10-10 Robert Antoine Leydier Method and apparatus for clock synthesis using universal serial bus downstream received signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112559431A (zh) * 2020-12-28 2021-03-26 中国信息安全测评中心 一种sof包下发周期的处理方法及***

Also Published As

Publication number Publication date
US20080162974A1 (en) 2008-07-03
GB0909838D0 (en) 2009-07-22
DE112007003181T5 (de) 2009-10-29
WO2008085240A1 (en) 2008-07-17
GB2457196A (en) 2009-08-12
TW200834314A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
US7428603B2 (en) System and method for communicating with memory devices via plurality of state machines and a DMA controller
US7111106B2 (en) Bus communication system by unrestrained connection and a communication control method therefor
CN101573697A (zh) 通用串行总线主机控制器
US20060106962A1 (en) USB On-The-Go implementation
KR20110010707A (ko) 슬레이브 디바이스 사이에서 직접 데이터를 전송하는 방법
CA2733089A1 (en) Method and apparatus for connecting usb devices to a remote computer
CN101981553A (zh) 非对称通用串行总线通信
KR20110069271A (ko) 촬상 장치 및 칩 간의 메모리 공유 방법
CN105468548B (zh) 串行***接口的通信
US20130013823A1 (en) High Speed USB Hub with Full Speed to High Speed Transaction Translator
CN101785282A (zh) 数据通信***、通信装置及通信方法
CN111552658B (zh) 一种通信方法、通信控制装置及i2c总线***
CN103631534B (zh) 数据存储***以及其管理方法
CN103218313A (zh) 用于实现缓存描述符交互的方法和电子设备
JP4444101B2 (ja) バスシステム、バスシステム内で用いるためのステーション、及びバスインタフェース
CN102035658A (zh) 一种高速1553b光纤总线ip核
JP2008521080A5 (zh)
JP2017520052A (ja) ユニバーサルシリアルバス（ｕｓｂ）通信システムおよび方法
JP2004102716A (ja) シリアルインターフェースを有する電子装置
JP2000222337A (ja) インターフェース装置
CN101075221A (zh) 管理分离总线上总线代理之间的数据流的方法和***
McDowell et al. USB explained
JP6067987B2 (ja) 電子装置およびホスト決定方法
US7162562B2 (en) Portable electronic system and accessing method thereof
US20060106950A1 (en) Method and system for efficient command performance of multiple units sharing the same data interface port

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091104