CN101572252B - 刻蚀停止层、具有通孔的半导体器件及其形成方法 - Google Patents

刻蚀停止层、具有通孔的半导体器件及其形成方法 Download PDF

Info

Publication number
CN101572252B
CN101572252B CN2008101053119A CN200810105311A CN101572252B CN 101572252 B CN101572252 B CN 101572252B CN 2008101053119 A CN2008101053119 A CN 2008101053119A CN 200810105311 A CN200810105311 A CN 200810105311A CN 101572252 B CN101572252 B CN 101572252B
Authority
CN
China
Prior art keywords
layer
silicon carbide
silicon nitride
etching stop
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101053119A
Other languages
English (en)
Other versions
CN101572252A (zh
Inventor
尹晓明
孙武
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2008101053119A priority Critical patent/CN101572252B/zh
Publication of CN101572252A publication Critical patent/CN101572252A/zh
Application granted granted Critical
Publication of CN101572252B publication Critical patent/CN101572252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种刻蚀停止层，包括在衬底上形成的含氮的碳化硅层，以及位于所述碳化硅层之上的氮化硅层。本发明还公开了该刻蚀停止层的相应的形成方法，以及采用了该刻蚀停止层的具有通孔的半导体器件及其形成方法，采用本发明的刻蚀停止层后，可以在低K值的情况下，扩大刻蚀工艺的工艺窗口。

Description

刻蚀停止层、具有通孔的半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种刻蚀停止层、具有通孔的半导体器件及其形成方法。
背景技术
半导体集成电路的制作是极其复杂的过程，其目的在于将特定电路所需的各种电子组件和线路，缩小制作在小面积的硅片上，并且各个组件必须藉由适当的内连导线来作电性连接，才能发挥所期望的功能。其中，为了实现硅片上多层电路间的电连接需要制作大量的通孔，这些通孔性能的好坏对电路的整体性能有着重要的影响。
随着集成电路的制作向超大规模集成电路发展，其内部电路的密度越来越大，器件尺寸不断缩小，当器件尺寸缩小至次微米量级时，相应地会产生许多新的问题，如器件、通孔阻值增大，RC延迟加长等，这些都对半导体制造工艺提出了更多新的挑战。为改善上述问题，现有的金属连接中，常采用金属铜和低K值(low dielectric constant)的介质层实现通孔结构。
为提高刻蚀的均匀性、一致性，现有的通孔形成过程中普遍采用了刻蚀停止层技术。该刻蚀停止层位于待刻蚀材料层之下，其与待刻蚀材料层相比具有明显较低的刻蚀速率，以确保刻蚀能较为均匀地停止于该刻蚀停止层中。
图1至5说明了一种现有的通孔的形成方法的器件剖面示意图，下面结合图1至图5简单介绍通孔的形成方法：图1为现有的通孔形成方法中形成刻蚀停止层后的器件剖面图，如图1所示，首先在硅衬底101上沉积一层刻蚀停止层102，在65nm以下工艺中，该刻蚀停止层102通常会采用低K值的掺氮的碳化硅(NDC)。该层的厚度需要折衷考虑，不能过厚(会导致K值增大)，也不能过薄(会导致刻蚀时的保护力度不够)。
图2为现有的通孔形成方法中形成介质层后的器件剖面图，如图2所示，在刻蚀停止层102上沉积介质层103，小尺寸器件中，该层通常为低k值的介质材料层，如可以是利用化学气相沉积方法形成的氧化硅材料，例如黑钻石(BD，black Diamond)。
图3为现有的通孔形成方法中在理想情况下形成通孔后的器件剖面图，如图3所示，在介质层103内形成了通孔104，理想情况下，本步对通孔104的刻蚀工艺应该停止于刻蚀速率较慢的刻蚀停止层102内。
然而，一方面由于现有技术中低k值材料的沉积工艺并不成熟，对其沉积厚度的控制能力不强，片与片之间所沉积的厚度通常会发生较大的波动；另一方面，由于通孔尺寸的缩小，通孔的刻蚀工艺的工艺窗口进一步减小，对通孔刻蚀的精确控制能力也变得较差，在本步刻蚀形成通孔的工艺中，即使采用了刻蚀停止层102(因其厚度不能过厚，刻蚀时的保护作用有限)，在同一衬底上也可能会出现过刻蚀或刻蚀不足的现象。
图4为现有的通孔形成方法中在过刻蚀情况下形成通孔后的器件剖面图，如图4所示，因低k值的介质层103-1沉积的厚度较薄，采用相同刻蚀条件进行刻蚀后形成的通孔104-1出现了过刻蚀的现象，不仅位于介质层103-1下的刻蚀停止层102被完全刻蚀去除，连衬底101也受到了损伤。
图5为现有的通孔形成方法中在刻蚀不足的情况下形成通孔后的器件剖面图，如图5所示，因低k值的介质层103-2沉积的厚度较厚，采用相同刻蚀条件进行刻蚀后形成的通孔104-2出现了刻蚀不足的现象，未将通孔内的介质层103-2完全去除。
随着超大规模集成电路的器件特征尺寸不断地等比例缩小，集成度不断地提高，对各步工艺的控制及其工艺结果的精确度提出了更高的要求。上述利用现有技术形成的通孔(或包括该通孔在内的双镶嵌结构)质量较差，会影响到集成电路内的电连接质量，已不能满足生产的要求，必须加以解决。
于2004年11月10日公开的公开号为CN1545726的中国专利申请公开了一种低k技术中的铜通孔的形成方法，该方法通过改变位于通孔的粘附层的结构来增强通孔和铜层之间的粘附力，解决其在热处理后出现的开路问题。但该方法并不能解决上述因刻蚀结果不一致而导致的通孔形成质量较差的问题。
发明内容
本发明提供一种刻蚀停止层、具有通孔的半导体器件及其形成方法，以改善现有通孔形成质量较差的现象。
本发明提供的一种刻蚀停止层，包括在衬底上形成的含氮的碳化硅层，且所述刻蚀停止层还包括形成于所述碳化硅层之上的氮化硅层。优选地，所述碳化硅层的厚度在100至
Figure S2008101053119D00031
之间，所述氮化硅的厚度在50至
Figure S2008101053119D00032
之间。
可选地，所述衬底内已形成下层金属连线结构，且所述碳化硅层与所述下层金属连线结构相邻。
优选地，所述碳化硅层与氮化硅层的总厚度在150至
Figure S2008101053119D00033
之间。
优选地，所述碳化硅层与氮化硅层的总K值在3.0至3.2之间。
本发明具有相同或相应技术特征的一种刻蚀停止层的形成方法，包括步骤：
将衬底放置于沉积室内；
向所述沉积室内通入第一反应气体，进行含氮的碳化硅层的沉积；
向所述沉积室内通入第二反应气体，进行氮化硅层的沉积；
停止通入所述第二反应气体；
将所述衬底由所述沉积室内取出。
可选地，所述第一反应气体包括甲基硅烷类气体及氨气，所述第二反应气体包括硅烷和氨气。
优选地，所述碳化硅层的沉积厚度在100至
Figure S2008101053119D00041
之间，所述氮化硅的沉积厚度在50至
Figure S2008101053119D00042
之间。
可选地，所述衬底表面已形成下层金属连线结构。
优选地，所述碳化硅层与氮化硅层的总沉积厚度在150至
Figure S2008101053119D00043
之间。
优选地，所述碳化硅层与氮化硅层的总K值在3.0至3.2之间。
本发明具有相同或相应技术特征的一种具有通孔的半导体器件，包括衬底，所述衬底上具有前一绝缘介质层，所述前一绝缘介质层内具有前一金属结构，所述前一绝缘介质层及所述前一金属结构上具有刻蚀停止层，在所述刻蚀停止层上具有后一绝缘介质层，且所述后一绝缘介质层内已形成通孔开口，在所述通孔开口内还具有后一金属结构，其中，所述刻蚀停止层至少包括含氮的碳化硅层，以及位于所述碳化硅层之上的氮化硅层。
优选地，所述碳化硅层的厚度在100至
Figure S2008101053119D00044
之间，所述氮化硅的厚度在50至之间。
可选地，所述前一金属结构包含金属铜。
优选地，所述碳化硅层与氮化硅层的总厚度在150至
Figure S2008101053119D00046
之间。
优选地，所述碳化硅层与氮化硅层的总K值在3.0至3.2之间。
本发明具有相同或相应技术特征的一种具有通孔的半导体器件的形成方法，包括步骤：
提供衬底，所述衬底上已形成前一绝缘介质层及前一金属结构；
将衬底放置于沉积室内；
向所述沉积室内通入第一反应气体，进行含氮的碳化硅层的沉积；
向所述沉积室内通入第二反应气体，进行氮化硅层的沉积；
取出所述衬底；
在所述氮化硅层上形成后一绝缘介质层；
在所述后一绝缘介质层内形成通孔开口；
在所述形成通孔开口的衬底上形成后一金属结构。
可选地，所述第一反应气体包括三甲基硅烷及氨气，所述第二反应气体包括硅烷和氨气。
优选地，所述碳化硅层的沉积厚度在100至
Figure S2008101053119D00051
之间，所述氮化硅的沉积厚度在50至
Figure S2008101053119D00052
之间。
可选地，所述前一金属结构包含金属铜。
优选地，所述碳化硅层与氮化硅层的总沉积厚度在150至
Figure S2008101053119D00053
之间。
优选地，所述碳化硅层与氮化硅层的总K值在3.0至3.2之间。
与现有技术相比，本发明具有以下优点：
本发明的刻蚀停止层及其形成方法，采用了至少由碳化硅层与氮化硅层形成的刻蚀停止层，该刻蚀停止层结合了氮化硅材料保护力度较大、碳化硅材料K值较低的优点，可以在低K值的前提下，加大该层对刻蚀的保护力度。
本发明的具有通孔的半导体器件及其形成方法，采用了至少由碳化硅层与氮化硅层形成的刻蚀停止层，除了可以在低K值的前提下，加大其内的刻蚀停止层在刻蚀时的保护力度，提高其内通孔的形成质量。还可以通过令刻蚀停止层中的碳化硅层位于下层(即，与半导体器件中形成通孔前的前一金属结构相邻)，提高了半导体器件的击穿电压特性(VBD，Voltage to Breakdown)。
附图说明
图1为现有的通孔形成方法中形成刻蚀停止层后的器件剖面图；
图2为现有的通孔形成方法中形成介质层后的器件剖面图；
图3为现有的通孔形成方法中在理想情况下形成通孔后的器件剖面图；
图4为现有的通孔形成方法中在过刻蚀情况下形成通孔后的器件剖面图；
图5为现有的通孔形成方法中在刻蚀不足的情况下形成通孔后的器件剖面图；
图6为本发明第一实施例的刻蚀停止层形成方法的流程图；
图7为本发明第一实施例中形成含氮碳化硅层后的器件剖面图；
图8为本发明第一实施例中形成氮化硅层后的器件剖面图；
图9为采用本发明第一实施例方法前后形成的刻蚀停止层的总K值的对比图；
图10为本发明第一实施例中将刻蚀停止层的下层设置为含氮的碳化硅层时与将刻蚀停止层的下层设置为氮化硅层时测量得到的击穿电压特性对比图；
图11为本发明第二实施例中具有通孔的半导体器件的剖面示意图；
图12为本发明第二实施例的具有通孔的半导体器件形成方法的流程图；
图13为本发明第二实施例中提供的衬底的剖面示意图；
图14为本发明第二实施例中形成含氮碳化硅层后的器件剖面图；
图15为本发明第二实施例中形成氮化硅层后的器件剖面图；
图16为本发明第二实施例中形成后一绝缘介质层后的器件剖面图；
图17为本发明第二实施例中形成通孔开口后的器件剖面图；
图18为本发明第二实施例中形成后一金属层后的器件剖面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可以被广泛地应用于各个领域中，并且可利用许多适当的材料制作，下面是通过具体的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
为减小RC延迟，提高器件速度，现有的半导体器件中常利用K值较低的碳化硅作为刻蚀停止层，然而，碳化硅材料与常用的层间介质层材料(通常为氧化硅类材料)间的刻蚀速率差较小，约为1∶5左右。这样，为确保该刻蚀停止层在刻蚀中具有足够的保护功能，就要求其的厚度较大。
如，当待刻蚀的介质层(通常为氧化硅层)厚度为
Figure S2008101053119D00071
时，考虑到其在片与片之间的生长厚度差，以及同片之内不同区域的厚度差，为确保所有刻蚀图形不出现过刻蚀或刻蚀不足现象，要求作为刻蚀停止层的碳化硅层的生长厚度至少要大于
Figure S2008101053119D00072
而这一厚度下的碳化硅层的总K值并不小(约在3.4左右)，其对刻蚀的保护能力也仍较差(即刻蚀工艺窗口仍较小)。
为了在低K值情况下，增大刻蚀工艺窗口，本发明提出了一种具有新的结构的刻蚀停止层，该刻蚀停止层至少包括在衬底上形成的含氮的碳化硅层，以及形成于该碳化硅层之上的氮化硅层。
第一实施例：
本发明的第一实施例提出了一种新的刻蚀停止层。图6为本发明第一实施例的刻蚀停止层形成方法的流程图，图7和图8为说明本发明第一实施例中的刻蚀停止层的器件剖面图，下面结合图6至图8对本发明第一实施例进行详细介绍。
本实施例中的刻蚀停止层包括在衬底上形成的含氮的碳化硅层，以及位于该碳化硅层之上的氮化硅层。
本实施例中的衬底(substrate)可以为已形成金属氧化物半导体晶体管的衬底，也可以为已形成下层金属连线结构的衬底。
本实施例中的碳化硅层与氮化硅层，均是利用等离子体增强型化学气相沉积(PECVD，Plasma Enhance Chemical Vapor Deposition)的方法形成的，其具体的形成步骤为：
步骤601：将衬底放置于沉积室内。本实施例中的沉积室指的是等离子体增强型化学气相沉积设备的沉积室。
步骤602：向所述沉积室内通入第一反应气体，进行含氮的碳化硅层的沉积。
图7为本发明第一实施例中形成含氮碳化硅层后的器件剖面图，如图7所示，在衬底701上形成了含氮碳化硅层702。
本实施例中，用于形成含氮碳化硅层702的第一反应气体为氨气及甲基硅烷类气体，其中，甲基硅烷类气体可以为甲基硅烷(Si(CH3)H3)、二甲基硅烷(Si(CH3)2H2)、三甲基硅烷(Si(CH3)3H)、四甲基硅烷(Si(CH3)4)等中的任一种。
本实施例中，在形成该含氮碳化硅层702时，除第一反应气体外还通入了载气体，具体所用的载气体可以为氦气、氮气或氩气等惰性气体中的任一种。
本实施例中的含氮碳化硅层702的厚度可以设置在100至
Figure S2008101053119D00081
之间，如或
Figure S2008101053119D00083
等。
步骤603：向所述沉积室内通入第二反应气体，进行氮化硅层的沉积。
图8为本发明第一实施例中形成氮化硅层后的器件剖面图，如图8所示，在含氮碳化硅层702上形成了氮化硅层703。
本实施例中，用于形成氮化硅层703的第二反应气体可以包括氨气及硅烷类气体。且所生长的氮化硅层的厚度可以设置在50至
Figure S2008101053119D00091
之间，如为
Figure S2008101053119D00092
等。
本步中，除通入第二反应气体外还可以通入载气体，具体所用的载气体可以为氦气、氮气或氩气等惰性气体中的任一种。
步骤604：停止通入所述第二反应气体，将衬底由沉积室内取出。
当氮化硅层的厚度达到设置值时，停止通入第二反应气体，完成氮化硅层的沉积，至此，形成了本实施例中的双层刻蚀停止层。
本实施例中，针对该含氮碳化硅层702与氮化硅层703的总厚度还进行了折衷考虑：一方面两层的总厚度如果过厚会使得整个刻蚀停止层的总K值增大，对器件性能不利，另一方面两层的总厚度如果过薄，又会使其对后面进行的刻蚀工艺的保护力度不够(使刻蚀工艺窗口过小)，导致刻蚀结果不理想。
由于含氮碳化硅层702的K值虽然较低，但其与待刻蚀材料——氧化硅之间的刻蚀速率差不够大(约为1∶5)；而氮化硅层703虽然K值较大，但其与待刻蚀的氧化硅之间的刻蚀速率差较大(约为1∶12)，本实施例将碳化硅层与氮化硅层的总厚度设置在150至
Figure S2008101053119D00093
之间，如为
Figure S2008101053119D00094
或
Figure S2008101053119D00095
具体的可以为：碳化硅层
Figure S2008101053119D00096
+氮化硅层
Figure S2008101053119D00097
或碳化硅层
Figure S2008101053119D00098
+氮化硅层
Figure S2008101053119D00099
等。
图9为采用本发明第一实施例方法前后形成的刻蚀停止层的总K值的对比图，如图9所示，图中的曲线901和902为采用现有的单层的含氮碳化硅层(厚度为
Figure S2008101053119D000910
)形成的刻蚀停止层在衬底不同位置处测量得到的K值；图中的曲线903为采用本发明第一实施例的方法形成的由含氮碳化硅层(厚度为)与氮化硅层(厚度为
Figure S2008101053119D00102
)形成的刻蚀停止层在衬底不同位置处测量得到的总K值。
由图9可以看到，采用本发明的碳化硅层与氮化硅层组成的刻蚀停止层后，其的总K值降到了3.0至3.2之间，与原来的单层刻蚀停止层的K值(约3.4)相比有所下降。而这一总K值的下降可以改善器件的RC延迟特性，加快器件的工作速度，对提高器件的性能有利。
图10为本发明第一实施例中将刻蚀停止层的下层设置为含氮的碳化硅层时与将刻蚀停止层的下层设置为氮化硅层时测量得到的击穿电压特性对比图。如图10所示，其中横坐标为击穿电压值，纵坐标为对应各击穿电压值的器件概率。图中1001代表了将刻蚀停止层的下层设置为含氮的碳化硅层时测量得到的击穿电压特性情况，图中1002代表了将刻蚀停止层的下层设置为氮化硅层时测量得到的击穿电压特性情况。
图10中的1003表示击穿电压的规格下限值，1005表示击穿电压的规格上限值，1004表示击穿电压的目标值，如图10所示，1001代表的将刻蚀停止层的下层设置为含氮的碳化硅层时的击穿电压特性情况基本全部达到目标，满足制作要求；而1002代表的将刻蚀停止层的下层设置为氮化硅层时的击穿电压特性情况则基本未达目标，不能满足制作要求。
上述实验证实，含氮的碳化硅与金属铜之间的交界面质量较好，其可以具有较好的电压击穿特性(VBD)。因此，本实施例中采用了将刻蚀停止层中与衬底相邻的一层设置为含氮的碳化硅层的方法，其对提高器件的性能有利。
另外，由于在后面刻蚀层间介质层(氧化硅材料)时，氮化硅材料的刻蚀速率(是氧化硅材料的1/12)与含氮碳化硅的刻蚀速率(是氧化硅材料的1/5)相比慢得多，使得采用
Figure S2008101053119D00103
的氮化硅材料代替
Figure S2008101053119D00104
的含氮碳化硅材料后形成的新的双层刻蚀停止层，在刻蚀中的保护力度更大，加大了后面刻蚀层间介质层时的工艺窗口。
第二实施例：
本发明的第二实施例提出了一种具有通孔的半导体器件。图11为本发明第二实施例中具有通孔的半导体器件的剖面示意图，图12为本发明第二实施例的具有通孔的半导体器件形成方法的流程图，图13至图16为说明本发明第二实施例中的具有通孔的半导体器件形成方法的器件剖面图，下面结合图11至图16对本发明第二实施例进行详细介绍。
如图11所示，本实施例中的具有通孔的半导体器件，包括衬底1101，所述衬底1101上具有前一绝缘介质层1102，所述前一绝缘介质层1102内具有前一金属结构1103，所述前一绝缘介质层1102及所述前一金属结构1103上具有刻蚀停止层，该刻蚀停止层至少包括含氮的碳化硅层1111，以及位于所述碳化硅层之上的氮化硅层1112。
在所述刻蚀停止层上具有后一绝缘介质层1105，且所述后一绝缘介质层1105内已形成通孔开口，在后一绝缘介质层1105上及通孔开口内还具有后一金属结构1106。
本实施例中，将刻蚀停止层中的碳化硅层1111的厚度设置在110至
Figure S2008101053119D00111
之间，氮化硅层1112的厚度设置在50至
Figure S2008101053119D00112
之间。且二者均是利用等离子体增强型化学气相沉积(PECVD，Plasma EnhanceChemical Vapor Deposition)的方法形成。
本实施例中该具有通孔的半导体器件的一种形成方法的具体步骤为：
步骤1201：提供衬底，所述衬底上已形成前一绝缘介质层及前一金属结构。
图13为本发明第二实施例中提供的衬底的剖面示意图，如图13所示，本实施例中所提供的衬底包括硅衬底1301(其可以为已形成金属氧化物半导体晶体管的硅衬底)，位于硅衬底1301上的前一绝缘介质层1302及前一金属结构1303。
本实施例中，该前一绝缘介质层1302可以包括氧化硅材料，如含磷的氧化硅材料，该前一金属结构1303可以包括金属铜。
步骤1202：将衬底放置于沉积室内。本实施例中的沉积室指的是等离子体增强型化学气相沉积设备的沉积室。
本发明的其它实施例中，还可以利用化学气相沉积(CVD，ChemicalVapor Deposition)的其它方法形成刻蚀停止层，如，可以为金属有机物化学气相沉积(MOCVD，Metal Organic Chemical Vapor Deposition)方法等。
步骤1203：向所述沉积室内通入第一反应气体，进行含氮的碳化硅层的沉积。
图14为本发明第二实施例中形成含氮碳化硅层后的器件剖面图，如图14所示，在衬底上与前一金属结构1303相邻地形成了含氮碳化硅层1311。
本实施例中，用于形成含氮碳化硅层1311的第一反应气体为氨气及甲基硅烷类气体，其中，甲基硅烷类气体可以为甲基硅烷(Si(CH3)H3)、二甲基硅烷(Si(CH3)2H2)、三甲基硅烷(Si(CH3)3H)、四甲基硅烷(Si(CH3)4)等中的任一种。
本实施例中，在形成该含氮碳化硅层1311时，除第一反应气体外还通入了载气体，具体所用的载气体可以为氦气、氮气或氩气等惰性气体中的任一种。
本实施例中的含氮碳化硅层1311的厚度可以设置在100至之间，如
Figure S2008101053119D00122
或等。
本实施例中，与由铜金属构成的前一金属结构相邻的是含氮的碳化硅层(与传统的单层刻蚀停止层相同)，保持了传统的刻蚀停止层与金属铜之间的交界面不变，对维持半导体器件的良好的击穿电压特性(VBD)有利。
步骤1204：向所述沉积室内通入第二反应气体，进行氮化硅层的沉积。
图15为本发明第二实施例中形成氮化硅层后的器件剖面图，如图15所示，在含氮碳化硅层1311上形成了氮化硅层1312。
本实施例中，用于形成氮化硅层1312的第二反应气体可以包括氨气及硅烷类气体。且所生长的氮化硅层的厚度可以设置在50至之间，如为
Figure S2008101053119D00132
等。
本步中，除通入第二反应气体外还可以通入载气体，具体所用的载气体可以为氦气、氮气或氩气等惰性气体中的任一种。
本实施例中，除了可以对碳化硅层1311与氮化硅层1312的厚度进行分别设置外，还可以针对该含氮碳化硅层1311与氮化硅层1312的总厚度进行折衷考虑：一方面两层的总厚度如果过厚会使得整个刻蚀停止层的总K值增大，对器件性能不利，另一方面两层的总厚度如果过薄，又会使其对后面进行的刻蚀工艺的保护力度不够(使刻蚀工艺窗口过小)，导致刻蚀结果不理想。
由于含氮碳化硅层1311的K值虽然较低，但其与待刻蚀材料——氧化硅之间的刻蚀速率差不够大；而氮化硅层1312虽然K值较大，但其与待刻蚀的氧化硅之间的刻蚀速率差较大(约为1∶12)。在考虑到上述因素后，本实施例中，将碳化硅层与氮化硅层的总厚度设置在150至
Figure S2008101053119D00133
之间，如为
Figure S2008101053119D00134
或具体的可以为：碳化硅层
Figure S2008101053119D00136
+氮化硅层
Figure S2008101053119D00137
或碳化硅层
Figure S2008101053119D00138
+氮化硅层
Figure S2008101053119D00139
等。
采用本发明的碳化硅层与氮化硅层组成的刻蚀停止层后，其的总K值降到了3.0至3.2之间，与原来的单层刻蚀停止层的K值(约3.4)相比有所下降。而这一总K值的下降可以改善器件的RC延迟特性，加快器件的工作速度，对提高器件的性能有利。
另外，由于在后面刻蚀层间介质层(氧化硅材料)时，氮化硅材料的刻蚀速率(是氧化硅材料的1/12)与含氮碳化硅的刻蚀速率(是氧化硅材料的1/5)相比慢得多，使得采用
Figure S2008101053119D00141
的氮化硅材料代替的含氮碳化硅材料后形成的新的双层刻蚀停止层，在刻蚀中的保护力度更大，加大了后面刻蚀工艺的工艺窗口。
步骤1205：取出所述衬底。
步骤1206：在氮化硅层上形成后一绝缘介质层。
图16为本发明第二实施例中形成后一绝缘介质层后的器件剖面图，如图16所示，在氮化硅层1312上形成了后一绝缘介质层1305。
本实施例中，该后一绝缘介质层1305可以是低K值的黑钻石(BD，black diamond)层，也可以是由化学气相沉积(CVD)的方法形成的掺磷的氧化硅层。其厚度可以在
Figure S2008101053119D00143
至
Figure S2008101053119D00144
之间，如为
Figure S2008101053119D00145
等。具体的厚度可由其形成的器件结构决定。
另外，在本发明的其它实施例中，当刻蚀的通孔较深时，为确保掩膜在刻蚀过程中对后一绝缘介质层1305表面的保护作用，也可以在该后一绝缘介质层1305上再形成一层硬掩膜层，其的刻蚀速率与氧化硅相差较大(如可以为氮化硅层)。在利用光刻胶在该硬掩膜层上定义通孔图形后，先对该硬掩膜层进行刻蚀，将通孔图形转移至该硬掩膜层内，然后，再利用光刻胶与该图形化后的硬掩膜一起对通孔的刻蚀进行掩膜保护。
步骤1207：在所述后一绝缘介质层内形成通孔开口。
先利用光刻在后一绝缘介质层1305上形成通孔开口图形，接着，再利用干法刻蚀的方法刻蚀未被光刻胶保护的后一绝缘介质层，形成通孔开口。
图17为本发明第二实施例中形成通孔开口后的器件剖面图，如图17所示，在后一绝缘介质层1305内形成了通孔开口1309。
由于低k值的介质材料的沉积工艺仍不很成熟，对其的生长情况的控制能力不足，实际生产中，沉积得到的后一绝缘介质层1305的厚度会发生波动，在片与片之间不会完全相同。
此时，由于传统的单层的刻蚀停止层的不能过厚(总K值会加大)，其保护力度有限，尤其对于工艺窗口较小的小尺寸通孔而言，在后面刻蚀形成通孔时很可能会出现前面图4和图5中所示的过刻蚀(后一绝缘介质层1305较薄)或刻蚀不足(后一绝缘介质层1305较厚)的现象。
本实施例中，采用的双层刻蚀停止层中的氮化硅层1312虽然较薄，但其的刻蚀速率与后一绝缘介质层1305相差较远，在大部分区域刻蚀已至氮化硅层1312时，再将刻蚀时间延长一段(过刻蚀时间)，仍可以实现在不破坏下层结构的前提下，确保本步通孔开口1309的刻蚀均停止于该氮化硅层1312之内(部分区域出现后一绝缘介质层厚度较不均匀或其它异常情况时，则有可能停止于刻蚀停止层中的含氮碳化硅层1311内)。
即，在采用本实施例中的双层刻蚀停止层后，在保持低K值的情况下，加大了对刻蚀的保护力度(延长的过刻蚀时间的范围相应加大，可容忍的后一绝缘介质层的厚度波动范围更大)，刻蚀的工艺窗口也相应变大，降低了刻蚀工艺的控制难度。
步骤1208：在形成通孔开口的衬底上形成后一金属结构。
图18为本发明第二实施例中形成后一金属层后的器件剖面图，如图18所示，利用干法刻蚀或湿法腐蚀的方法去除通孔开口内残留的刻蚀停止层后，在形成通孔开口后的衬底上形成了后一金属层1306。
为了防止后一金属层1306与通孔开口侧壁处、用于形成后一绝缘介质层1305的氧化硅材料之间发生反应，通常还会在沉积后一金属层之前，先在后一绝缘介质层之上及通孔开口内形成一层阻挡层(图中未示出)，该阻挡层可以由氮化钛、氮化钽等形成。
在对后一金属层1306进行图形化处理形成后一金属结构后，即可形成本实施例中的通孔结构。
本发明的上述实施例中将刻蚀停止层分为了两层，在本发明的其它实施例中，还可以将其分为更多层，如三层或三层以上。刻蚀停止层的组合形式可以更加多样，只要该种组合可以实现在低K值下，加大刻蚀工艺窗口(即，刻蚀保护力度)即可。其具体实施步骤与思路均和本发明的上述实施例相似，在本发明各实施例的启示下，这一应用的延伸对于本领域普通技术人员而言是易于理解和实现的，在此不再赘述。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (21)

1.一种刻蚀停止层，包括在衬底上形成的含氮的碳化硅层，其特征在于：所述刻蚀停止层还包括形成于所述碳化硅层之上的氮化硅层；
所述碳化硅层的厚度在100至
Figure FSB00000284847700011
之间，所述氮化硅的厚度在50至
Figure FSB00000284847700012
之间。
2.如权利要求1所述的刻蚀停止层，其特征在于：所述衬底内已形成下层金属连线结构。
3.如权利要求2所述的刻蚀停止层，其特征在于：所述碳化硅层与所述下层金属连线结构相邻。
4.如权利要求1所述的刻蚀停止层，其特征在于：所述碳化硅层与氮化硅层的总厚度在150至
Figure FSB00000284847700013
之间。
5.如权利要求4所述的刻蚀停止层，其特征在于：所述碳化硅层与氮化硅层的总K值在3.0至3.2之间。
6.一种刻蚀停止层的形成方法，其特征在于，包括步骤：
将衬底放置于沉积室内；
向所述沉积室内通入第一反应气体，进行含氮的碳化硅层的沉积；
向所述沉积室内通入第二反应气体，进行氮化硅层的沉积；
停止通入所述第二反应气体；
将所述衬底由所述沉积室内取出；
所述碳化硅层的沉积厚度在100至
Figure FSB00000284847700014
之间，所述氮化硅的沉积厚度在50至
Figure FSB00000284847700015
之间。
7.如权利要求6所述的形成方法，其特征在于：所述第一反应气体包括甲基硅烷类气体及氨气。
8.如权利要求6所述的形成方法，其特征在于：所述第二反应气体包括硅烷和氨气。
9.如权利要求6所述的形成方法，其特征在于：所述衬底表面已形成下层金属连线结构。
10.如权利要求6所述的形成方法，其特征在于：所述碳化硅层与氮化硅层的总沉积厚度在150至
Figure FSB00000284847700021
之间。
11.如权利要求10所述的形成方法，其特征在于：所述碳化硅层与氮化硅层的总K值在3.0至3.2之间。
12.一种具有通孔的半导体器件，包括衬底，所述衬底上具有前一绝缘介质层，所述前一绝缘介质层内具有前一金属结构，所述前一绝缘介质层及所述前一金属结构上具有刻蚀停止层，在所述刻蚀停止层上具有后一绝缘介质层，且所述后一绝缘介质层内已形成通孔开口，在所述通孔开口内还具有后一金属结构，其特征在于：所述刻蚀停止层至少包括含氮的碳化硅层，以及位于所述碳化硅层之上的氮化硅层；
所述碳化硅层的厚度在100至
Figure FSB00000284847700022
之间，所述氮化硅的厚度在50至
Figure FSB00000284847700023
之间。
13.如权利要求12所述的半导体器件，其特征在于：所述前一金属结构包含金属铜。
14.如权利要求12所述的半导体器件，其特征在于：所述碳化硅层与氮化硅层的总厚度在150至
Figure FSB00000284847700024
之间。
15.如权利要求14所述的半导体器件，其特征在于：所述碳化硅层与氮化硅层的总K值在3.0至3.2之间。
16.一种具有通孔的半导体器件的形成方法，其特征在于，包括步骤：
提供衬底，所述衬底上已形成前一绝缘介质层及前一金属结构；
将衬底放置于沉积室内；
向所述沉积室内通入第一反应气体，进行含氮的碳化硅层的沉积；
向所述沉积室内通入第二反应气体，进行氮化硅层的沉积；
取出所述衬底；
在所述氮化硅层上形成后一绝缘介质层；
在所述后一绝缘介质层内形成通孔开口；
在所述形成通孔开口的衬底上形成后一金属结构；
所述碳化硅层的沉积厚度在100至
Figure FSB00000284847700031
之间，所述氮化硅的沉积厚度在50至之间。
17.如权利要求16所述的形成方法，其特征在于：所述第一反应气体包括三甲基硅烷及氨气。
18.如权利要求16所述的形成方法，其特征在于：所述第二反应气体包括硅烷和氨气。
19.如权利要求16所述的形成方法，其特征在于：所述前一金属结构包含金属铜。
20.如权利要求16所述的形成方法，其特征在于：所述碳化硅层与氮化硅层的总沉积厚度在150至
Figure FSB00000284847700033
之间。
21.如权利要求20所述的形成方法，其特征在于：所述碳化硅层与氮化硅层的总K值在3.0至3.2之间。
CN2008101053119A 2008-04-28 2008-04-28 刻蚀停止层、具有通孔的半导体器件及其形成方法 Active CN101572252B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101053119A CN101572252B (zh) 2008-04-28 2008-04-28 刻蚀停止层、具有通孔的半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101053119A CN101572252B (zh) 2008-04-28 2008-04-28 刻蚀停止层、具有通孔的半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN101572252A CN101572252A (zh) 2009-11-04
CN101572252B true CN101572252B (zh) 2011-01-12

Family

ID=41231547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101053119A Active CN101572252B (zh) 2008-04-28 2008-04-28 刻蚀停止层、具有通孔的半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN101572252B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299101B (zh) * 2010-06-25 2014-10-01 中芯国际集成电路制造(上海)有限公司 刻蚀终止层的制作方法
US9627215B1 (en) * 2015-09-25 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for interconnection
CN109148503A (zh) * 2018-09-04 2019-01-04 德淮半导体有限公司 图像传感器及其形成方法
CN115084030B (zh) * 2022-07-19 2022-11-18 合肥晶合集成电路股份有限公司 一种高压器件的形成方法及高压器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294457B1 (en) * 2001-02-01 2001-09-25 Taiwan Semiconductor Manufacturing Company Optimized IMD scheme for using organic low-k material as IMD layer
US6365506B1 (en) * 2000-11-27 2002-04-02 Nanya Technology Corporation Dual-damascene process with porous low-K dielectric material
US20030044725A1 (en) * 2001-07-24 2003-03-06 Chen-Chiu Hsue Dual damascene process using metal hard mask
US20050274955A1 (en) * 2004-05-28 2005-12-15 Texas Instruments Incorporated Bi-layer etch stop process for defect reduction and via stress migration improvement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365506B1 (en) * 2000-11-27 2002-04-02 Nanya Technology Corporation Dual-damascene process with porous low-K dielectric material
US6294457B1 (en) * 2001-02-01 2001-09-25 Taiwan Semiconductor Manufacturing Company Optimized IMD scheme for using organic low-k material as IMD layer
US20030044725A1 (en) * 2001-07-24 2003-03-06 Chen-Chiu Hsue Dual damascene process using metal hard mask
US20050274955A1 (en) * 2004-05-28 2005-12-15 Texas Instruments Incorporated Bi-layer etch stop process for defect reduction and via stress migration improvement

Also Published As

Publication number Publication date
CN101572252A (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
US6447933B1 (en) Formation of alloy material using alternating depositions of alloy doping element and bulk material
US6746962B2 (en) Method for fabricating a semi-conductor device having a tungsten film-filled via hole
EP2251899B1 (en) Dielectric barrier deposition using nitrogen containing precursor
US20020000662A1 (en) Chemical vapor deposition of titanium
US6646351B2 (en) Semiconductor device and manufacturing method thereof
KR20010007344A (ko) 두꺼운 질화 티타늄막을 증착하는 방법
US6479881B2 (en) Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry
CN101572252B (zh) 刻蚀停止层、具有通孔的半导体器件及其形成方法
CN100590812C (zh) 铜层及铜镶嵌结构的形成方法
CN101447472B (zh) 刻蚀停止层、双镶嵌结构及其形成方法
US6103639A (en) Method of reducing pin holes in a nitride passivation layer
US20150130064A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
US6551928B2 (en) Method of forming a semiconductor device with a multi-layer WSix film with small grain size structure
CN101459123B (zh) 通孔及双镶嵌结构的形成方法
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR100431325B1 (ko) 적층된 에스아이엔을 이용한 구리확산방지막 형성방법
CN101459058B (zh) 刻蚀停止层、具有通孔的半导体器件及其形成方法
US7253121B2 (en) Method for forming IMD films
JPH05267220A (ja) 半導体装置の密着層及びメタルプラグ形成方法
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
US6309963B1 (en) Method for manufacturing semiconductor device
US20080057699A1 (en) Method for manufacturing semiconductor device
KR100600050B1 (ko) 반도체 소자 제조 방법
KR20060062400A (ko) 반도체 소자의 금속배선 형성 방법
JPH05343354A (ja) 半導体装置の密着層及びメタルプラグ形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant