CN101552256B - 能够切换操作模式的半导体器件及其操作模式设置方法 - Google Patents

能够切换操作模式的半导体器件及其操作模式设置方法 Download PDF

Info

Publication number
CN101552256B
CN101552256B CN2008102149208A CN200810214920A CN101552256B CN 101552256 B CN101552256 B CN 101552256B CN 2008102149208 A CN2008102149208 A CN 2008102149208A CN 200810214920 A CN200810214920 A CN 200810214920A CN 101552256 B CN101552256 B CN 101552256B
Authority
CN
China
Prior art keywords
internal terminal
commutation circuit
coupled
current potential
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102149208A
Other languages
English (en)
Other versions
CN101552256A (zh
Inventor
福田浩昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101552256A publication Critical patent/CN101552256A/zh
Application granted granted Critical
Publication of CN101552256B publication Critical patent/CN101552256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种能够切换操作模式的半导体器件及其操作模式设置方法。该半导体器件包括：第一内部端子；第二内部端子；第一切换电路，其耦合到第二内部端子；第二切换电路，其耦合到第二内部端子；和比较器，其耦合到第一内部端子和第二内部端子以便将第一内部端子的电位与第二内部端子的电位之间进行比较。当第二内部端子没有键合到外部端子时第二内部端子根据输入到第一内部端子的信号的逻辑电平被上拉或下拉。无论输入到第一内部端子的信号的逻辑电平是H电平还是L电平都可检测外部端子与第二内部端子之间的连接状态。

Description

能够切换操作模式的半导体器件及其操作模式设置方法
技术领域
本发明涉及一种半导体器件和用于该半导体器件的操作模式设置方法。更具体地，本发明涉及一种基于键合的存在和不存在来切换操作模式的半导体器件和用于该半导体器件的操作模式设置方法。
背景技术
一般惯例是预先在衬底(芯片)上形成用于执行不同功能的电路，在组装到半导体器件中时选择满足用户(客户)要求的特定功能，并通过激活具有所选功能的电路来使半导体器件用户化。由此，可以在通过制成通用芯片来降低总制造成本的同时制造满足用户的个人要求的半导体器件。
US5,754,879描述了基于外部端子(电源外部端子、接地外部端子、或复位外部端子)是否被键合到在芯片上提供的用于操作模式选择的内部端子(模式焊盘)来选择多个操作模式中的任何一个的技术。这种技术使半导体器件能够在不重新安装外部端子的情况下仅基于键合的存在或不存在来选择操作模式，通过所述外部端子来提供用于操作模式选择的特殊信号。
本发明的发明者已经认识到，US5,754,879中所描述的技术的前提在于预先确定了从外界输入到模式焊盘中的电压(逻辑电平)。换言之，对于每个模式，预先确定了操作模式被选择为H电平还是L电平。这意味着每个模式焊盘必须相邻地放置于由键合导线连接到特定外部端子(电源外部端子、接地外部端子、或复位外部端子)的特定内部端子边上(电源焊盘、接地焊盘、或复位焊盘)。简而言之，模式焊盘是在布局限制下而布置的。
发明内容
本发明试图解决一个或多个以上问题，或者试图至少部分地改善那些问题。
在一个实施例中，根据本发明的半导体器件包括：第一内部端子；第二内部端子；第一切换电路，其耦合到第二内部端子以便在其中第二内部端子电气地耦合到第一基准电位的状态与其中第二内部端子没有电气地耦合到第一基准电位的状态之间进行切换；第二切换电路，其耦合到第二内部端子以便在其中第二内部端子电气地耦合到第二基准电位的状态与其中第二内部端子没有电气地耦合到第二基准电位的状态之间进行切换；以及比较器，其耦合到第一内部端子和第二内部端子以便将第一内部端子的电位与第二内部端子的电位进行比较，其中，第一切换电路和第二切换电路根据第一内部端子的电位来互斥地操作。
在上述的此类结构中，当第二内部端子没有被键合到外部端子时，第二内部端子根据输出到第一内部端子的信号的逻辑电平而被上拉或下拉。因此，无论输入到第一内部端子的信号的逻辑电平如何(H电平/L电平)，可以检测到外部端子与第二内部端子(模式焊盘)处于何种连接状态。
这消除了将用于操作模式选择的内部端子与特定内部端子(电源焊盘、接地焊盘、或复位焊盘)相邻地放置的需要。因此，在用于操作模式选择的内部端子(模式焊盘)的布置中保证了布局的自由。
在另一实施例中，根据本发明的半导体器件包括：第一内部端子；第二内部端子；第一切换电路，其耦合到第一内部端子和第二内部端子，以便基于与第一内部端子的电位相对应的逻辑值而在其中第二内部端子电气地耦合到第一基准电位的状态和其中第二内部端子没有电气地耦合到第一基准电位的状态之间进行切换；第二切换电路，其耦合到第一内部端子和第二内部端子，以便基于与第一内部端子的电位相对应的逻辑值而在其中第二内部端子电气地耦合到第二基准电位的状态和其中第二内部端子没有电气地耦合到第二基准电位的状态之间进行切换；以及比较器，其耦合到第一内部端子和第二内部端子以便将第一内部端子的电位与第二内部端子的电位进行比较，其中，使第一切换电路和第二切换电路进行操作以致第二内部端子电气地耦合到第一基准电位和第二基准电位中对应于与第一内部端子的电位对应的逻辑值不同的逻辑值的一个。
在上述的此类结构中，当第二内部端子没有键合到外部端子时，第二内部端子被上拉或下拉到与不同于输入到第一内部端子的信号的逻辑电平的逻辑电平相对应的电位。因此，无论输入到第一内部端子的信号的逻辑电平是H电平还是L电平，都可以检测到外部端子与第二内部端子(模式焊盘)的连接状态。
在又一实施例中，根据本发明的半导体器件的操作模式设置方法包括：当第一内部端子的电位指示第一逻辑电平时将第二内部端子电气地耦合到第一基准电位；当第一内部端子的电位指示第二逻辑电平时将第二内部端子电气地耦合到第二基准电位；将第一内部端子的电位与第二内部端子的电位进行比较，该第二内部端子电气地耦合到第一基准电位和第二基准电位中的一个；以及响应于比较的结果来设置操作模式。
用过上述的此类方法，无论输入到第一内部端子的信号处于H电平还是L电平，都可以检测到外部端子与第二内部端子(模式焊盘)处于何种连接状态。
附图说明
本发明的以上和其它目的、优点和特征将通过结合附图而进行的某些优选实施例的以下说明而变得更加明显，在所述附图中：
图1是根据本发明第一实施例的半导体器件的结构图；
图2是根据本发明第一实施例的半导体器件的结构详图；
图3是根据本发明第一实施例的操作模式选择电路的电路图，并且示出了长度L1和长度L2；
图4是示出了根据本发明第一实施例的操作模式选择电路的操作的真值表；
图5是根据本发明第二实施例的操作模式选择电路的结构图；
图6是示出了根据本发明第二实施例的操作模式选择电路的操作的时序图；
图7是示出了根据本发明第二实施例的操作模式选择电路的操作的另一时序图；
图8是根据本发明第三实施例的操作模式选择电路的电路图；
图9是示出了根据本发明第三实施例的操作模式选择电路的操作的时序图；
图10是示出了根据本发明第三实施例的操作模式选择电路的操作的另一时序图；
图11是根据本发明第四实施例的半导体器件的结构详图；
图12是根据本发明第四实施例的操作模式选择电路的电路图；
图13是示出了根据本发明第四实施例的操作模式确定电路的输入输出关系的真值表；
图14是示出了根据本发明第四实施例的操作模式选择电路的操作的时序图；
图15是示出了根据本发明第四实施例的操作模式选择电路的操作的另一时序图；
图16是示出了根据本发明第四实施例的操作模式选择电路的操作的又一时序图；
图17是示出了根据本发明的半导体器件的修改示例的图；
图18是沿图17中的线B-B’的横截面图；
图19是示出了根据本发明的半导体器件的另一修改示例的图；
图20是沿图19中的线C-C’的横截面图；
图21是沿图19中的线C-C’的横截面图。
具体实施方式
现在将在此处参照说明性实施例来描述本发明。本领域的技术人员将认可可以使用本发明的教导来实现许多替换实施例并且本发明不限于出于说明性的目的而示出的实施例。
第一实施例
图1是根据本发明第一实施例的半导体器件1的结构图。如图1所示，半导体器件1具有衬底(芯片)2、多条键合导线6、分别被多条键合导线6连接到芯片2的多个外部端子(引脚)5、以及铸模树脂3。
多个内部端子(焊盘)4被沿着芯片2的周边放置。内部电路7在焊盘4的正方形内部的芯片2上的区域中形成。内部电路7包含操作模式选择电路，以及功能模块(例如中央处理单元(CPU)、存储器、以及***电路(输入/输出电路、保护电路、等等))。
除诸如向其供应电源电位的焊盘、连接到接地电位的焊盘、向其输入复位信号的焊盘、和用于传递输入/输出信号的焊盘的普通焊盘之外，焊盘4还包括用于操作模式选择的焊盘(模式焊盘)。该模式焊盘连接到内部电路7内部的操作模式选择电路，并且该操作模式选择电路基于是否检测到模式焊盘的键合来从多个操作模式之中选择特定的操作模式。当外部端子(引脚)被键合到模式焊盘时，如图1所示，两条键合导线6连接到一个引脚5。
通过选择操作模式，可以设置总线协议设置(例如，设置了其为以一位来输出数据的操作模式还是以四位来输出数据的操作模式)、可靠性水平设置(例如，设置了其为启用纠错功能的操作模式还是禁用纠错功能的模式)、等等。因此，最初设置的操作模式使得半导体器件1以满足用户要求的方式来操作。
图2示出图1的被虚线环绕的部分A的细节。引脚5包括四类引脚5a至5d。引脚5a是用于将复位信号从外界输入到芯片2中的复位外部端子。引脚5b是用于向芯片2供应电源电位的电源外部端子。引脚5c是用于在芯片2与外界之间传递输入/输出信号的信号外部端子。引脚5d是连接到外部接地电位的接地外部端子。
焊盘4包括五类焊盘4a至4e。焊盘4a是由键合导线6中的一条连接到引脚5a以便接收复位信号的复位内部端子(复位焊盘)。焊盘4a被上拉电阻器10上拉(因为其是低有效的(有效为低))以便将复位信号输出到操作模式选择电路8和功能块9。
焊盘4b是由键合导线6中的一条连接到引脚5b以便接收电源电位的电源内部端子(电源焊盘)。焊盘4b将从外界供应的电源电位输出到操作模式选择电路8和功能块9。
焊盘4c是由键合导线6中的一条连接到引脚5c以便传递输入/输出信号的信号内部端子(信号焊盘)。焊盘4c被下拉电阻器11下拉(或用上拉电阻器替代)，并连接到操作模式选择电路8和功能块9。
焊盘4d是用于操作模式选择的内部端子(模式焊盘)并连接到操作模式选择电路8。焊盘4d和引脚5c在某些情形中相互键合，在其它情形中没有相互键合。焊盘4d和引脚5c是否键合被利用于选择操作模式。在图中，将焊盘4d连接到引脚5c的键合导线6用虚线来表示，因为引脚5c和焊盘4d不总是被键合。
焊盘4e是由键合导线6中的一条连接到引脚5d以便被连接到接地电位的接地内部端子(接地焊盘)。焊盘4e连接到操作模式选择电路8和功能块9。
功能块9连接到焊盘4(焊盘4a、4b、4c、和4e)，来自操作模式选择电路8的输出(操作模式切换信号)被输入到功能块9。功能块9引起该电路在根据输入的操作模式切换信号而选择的操作模式下操作。
接下来描述操作模式选择电路8。图3是操作模式选择电路8a的电路图。电路图中省略了电源关系(与焊盘4b和焊盘4e的连接)。根据第一实施例的操作模式选择电路8a不总是需要复位信号。因此，图3中还省略了用于复位信号的导线。
操作模式选择电路8a具有上拉电路12、下拉电路13、以及比较器电路(异或门)14。操作模式选择电路8a接收从焊盘4c和4d输入的电位，并将操作模式切换信号输出到功能块9。
上拉电路12具有上拉电阻器120和切换电路(P沟道(Pch)晶体管)121。Pch晶体管121的一端经由上拉电阻器120而连接到电源线。Pch晶体管121的另一端连接到焊盘4d和下拉电路13。Pch晶体管121的栅极连接到焊盘4c。
下拉电路13具有下拉电阻器130和切换电路(N沟道(Nch)晶体管)131。Nch晶体管131的一端经由下拉电阻器130而连接到接地线。Nch晶体管131的另一端连接到焊盘4d和上拉电路12。Nch晶体管131的栅极连接到焊盘4c。
Pch晶体管121的栅极和Nch晶体管131的栅极因此接收从共用焊盘4c输入的电位。Pch晶体管121和Nch晶体管131被输入到焊盘4c的信号的逻辑电平导通/截止，并以互斥的方式操作。具体地，当输入到焊盘4c的信号的逻辑电平为H时，Pch晶体管121被截止而Nch晶体管131被导通。当输入到焊盘4c的信号的逻辑电平为L时，Pch晶体管121被导通而Nch晶体管131被截止。因此，当引脚5c和焊盘4d没有通过键合导线相互键合时，焊盘4d被上拉或下拉至指示与输入到焊盘4c的信号的逻辑电平相反的逻辑电平的电位。
异或门14的输入连接到焊盘4c和焊盘4d，并且异或门14的输出连接到功能块9。异或门14将输入到焊盘4c的信号的逻辑电平与输入到焊盘4d的信号的逻辑电平相互进行比较。当比较显示两者匹配时，异或门14将L电平操作模式切换信号输出到功能块9，并且而两者不匹配时，将H电平操作模式切换信号输出到功能块9。
接下来描述操作模式选择电路8a如何操作。图4是示出了操作模式选择电路8a的操作的真值表。
当焊盘4d键合到引脚5c时，意味着相同的信号被输入到焊盘4d和焊盘4d，从而如图4所示，向焊盘4c和d给出相同的逻辑电平。另一方面，当焊盘4d没有键合到引脚5c时，信号只被输入到焊盘4c，而焊盘4d被上拉电路12或下拉电路13上拉或下拉到指示与输入到焊盘4c的信号的逻辑电平相反的逻辑电平的电位。因此，这种情形中的焊盘4c和焊盘4d具有相互相反的逻辑电平。因此，操作模式切换信号输出在焊盘4d键合到引脚5c时处于L电平，其指示匹配，并且操作模式切换信号输出在焊盘4d没有键合到引脚5c时处于H电平，其指示不匹配。这意味着无论输入到焊盘4c的信号的逻辑电平是H还是L，都可以正确地检测到焊盘4d是否键合到引脚5c并且可以因此而选择操作模式。
例如，当L电平操作模式切换信号要指示操作模式一并且H电平操作模式切换信号要指示操作模式二时，可以从每一个模式焊盘(焊盘4d)的两种不同操作模式中进行选择。功能块9接收在操作模式选择电路8a中生成的操作模式切换信号，并引起该电路在操作模式一或操作模式二下操作。
如上所述，根据本发明的第一实施例，不论H电平信号和L电平信号中的任何一个被输入到操作模式选择焊盘4d，均可以选择操作模式。这消除了在某些情形中由键合导线6中的一条键合到操作模式选择焊盘4d的引脚5c是特定外部端子(电源端子、接地端子、或复位端子)的需要，其中所述特定外部端子被施加向该端子给出某个逻辑电平的电压。换言之，不需要与被键合到特定外部端子(电源外部端子、接地外部端子、或复位外部端子)的特定内部端子相邻地放置操作模式选择焊盘4d。因此，在操作模式选择焊盘4d(模式焊盘)的放置中保证了布局的自由。
第二实施例
将参照图5到7来描述根据本发明第二实施例的半导体器件1的结构和操作。第二实施例与第一实施例的差别在于，选择了操作模式之后，在只启用了上拉电路12和下拉电路13中的一个的情况下固定操作模式。
图5是根据第二实施例的操作模式选择电路8b的电路图。与第一实施例通用的组件用相同的附图标记来表示，并且这里将省略对那些组件的说明。还省略了电源关系(与焊盘4b和焊盘4e的连接关系)。除图5中所示的电路结构之外，第二实施例与第一实施例是相同的，并且将避免重复说明。
操作模式选择电路8b具有上拉电路12、下拉电路13、比较器电路(异或门)14、反相器15、延迟元件16、切换电路(与门17)、以及保持电路18。
除Pch晶体管121的栅极和Nch晶体管131的栅极分享的输入源是与门17的输出之外，第二实施例的上拉电路12和下拉电路13具有与第一实施例的那些相同的结构。
反相器15使经由焊盘4a而输入的复位信号的逻辑反相。反相器15的输出连接到延迟元件16。在反相器15输出的信号被输出到与门17之前，延迟元件16以给定的时段延迟该信号。
与门17的输入连接到延迟元件16的输出和焊盘4c，并且与门17的输出连接到Pch晶体管121的栅极和Nch晶体管131的栅极。当从延迟元件16输出的信号处于H电平时，与门17输出已经被输入到焊盘4c的信号。当从延迟元件16输出的信号处于L电平时，与门17输出L电平信号。
保持电路18连接到异或门14、焊盘4a、以及功能块9。当从焊盘4a输入的复位信号处于L电平时，保持电路18将从异或门14输入的信号照原样输出(让该信号通过)。当从焊盘4a输入的复位信号处于H电平时，保持电路18的输出被锁存。保持电路18的输出信号被作为操作模式切换信号输出到功能块9。
接下来描述的是操作模式选择电路8b如何操作。图6和7是示出了操作模式选择电路8b的操作的时序图。
图6示出对于引脚5c和焊盘4d由键合导线6中的一条相互键合的情形的操作时序。焊盘4c和焊盘4d被不同的键合导线6单独地连接到引脚5c，这意味着由焊盘4c的电位(N1)所指示的逻辑电平与由焊盘4d的电位(N2)所指示的逻辑电平在整个时段(t0～t9)内是互相相等。因此，异或门14的输出(N5)处于L电平，其指示在整个时段(t0～t9)内两者匹配。
在复位信号(N3)处于H电平的时段t0～t1中，延迟元件16的输出处于L电平，并且与门17的输出(N4)处于L电平。由于在这个时段，Pch晶体管121导通，所以上拉电阻器120连接到焊盘4d。保持电路18在这个时段中接收H电平复位信号的输入，并且保持电路18的输出(N6)因此而被保持(在不定值)。
在t1，复位信号(N3)从H电平变成L电平。保持电路18这样操作以致将输入值照原样输出，因此，保持电路18的输出(N6)处于L电平。
在t2，与门17的输出(N4)从L电平变成H电平。从t1到t2的时间长度对应于延迟元件16所执行的延迟，并且复位信号的逻辑的改变被以此延迟而传播到与门17。由于作为与门17的输入之一的延迟元件16的输出现在处于H电平，所以与门17的输出(N4)依赖于输入到焊盘4c的信号(N1)的逻辑电平而改变。焊盘4c(N1)在t2接收H电平信号的输入，从而将与门17的输出(N4)变成H电平。这使Pch晶体管121截止，使Nch晶体管131导通，并且下拉电阻器130因此而连接到焊盘4d。
输入到焊盘4c(N1)的信号的逻辑电平在t3改变并在t4再次改变，引起与门17的输出(N4)以相同的方式改变。结果，上拉连接和下拉连接被切换。
在t5，复位信号(N3)从L电平变成H电平，引起保持电路18的输出(N6)被保持。简而言之，t2与t5之间的时段是操作模式选择时段，并且操作模式在t5被建立。例如，当L电平操作模式切换信号要唤起到操作模式一的切换并且H电平操作模式切换信号要唤起到操作模式二的切换时，操作模式在t5被建立为操作模式一，并且半导体器件1从那时起在此模式下操作。
在t6，复位信号(N3)的逻辑的改变到达与门17，引起与门17的输出(N4)从H电平变成L电平。这使Pch晶体管导通并使Nch晶体管截止，并且上拉电阻器因此而连接到焊盘4d。
如图6所示，输入到焊盘4c(N1)的信号的逻辑电平在t7和t8的改变不引起与门17的输出(N4)的改变。上拉连接和下拉连接因此而没有被切换。换言之，上拉电路12在t6被启用，焊盘4d从那时起被固定于经上拉的电平。
如果输入到焊盘4c(N1)的信号的逻辑电平被反转为图6中所示的逻辑电平以致于在t0到t3、t4到t7、以及t8到t9时段输入L电平信号而在t3到t4和t7到t8时段输入H电平信号，则异或门14的输出(N5)和保持电路18的输出(N6)与图6中所示的完全相同。在这种情形中，焊盘4d也在t6和随后的时段中被固定于经上拉的电平。
图7示出对于引脚5c和焊盘4d没有由键合导线6中的一条相互键合的情形的操作时序。与图6不同，由焊盘4c的电位所指示的逻辑电平与由焊盘4d的电位所指示的逻辑电平在某些时段中而不是贯穿整个时段(t0～t9)互相相等。焊盘4c的逻辑电平由从引脚5c提供的信号来确定，而焊盘4d的逻辑电平由与上拉电路12的上拉连接还是与下拉电路13的下拉连接是有效的来确定。
在复位信号(N3)处于H电平的t0到t1时段，延迟元件16的输出(N3)处于H电平，并且与门17的输出(N4)处于L电平。由于在这个时段中，Pch晶体管121导通，所以上拉电阻器120连接到焊盘4d。在图7中，焊盘4d(N2)没有键合到引脚5c并因此而被上拉到H电平。将焊盘4c(N1)与焊盘4d(N2)相互比较的异或门14的输出(N5)因此而处于L电平，该电平指示两者匹配。保持电路18在这个时段中接收H电平复位信号的输入，引起保持电路18的输出(N6)被保持(在不定值)。
在t1，复位信号(N3)从H电平变成L电平。保持电路18这样操作以致其将输入值照原样输出，并且保持电路18的输出(N6)因此而处于L电平。
在t2，与门17的输出(N4)从L电平变成H电平。从t1到t2的时间长度对应于延迟元件16所执行的延迟，并且复位信号的逻辑的改变被以此延迟而传播到与门17。由于作为与门17的输入之一的延迟元件16的输出现在处于H电平，所以与门17的输出(N4)依赖于输入到焊盘4c(N1)的信号的逻辑电平而改变。焊盘4c(N1)在t2接收H电平信号的输入，从而将与门17的输出(N4)变成H电平。这使Pch晶体管121截止，使Nch晶体管131导通，并且下拉电阻器130因此而连接到焊盘4d。结果，焊盘4d(N2)被下拉到L电平。因此，异或门14的输出(N5)和保持电路18的输出(N6)从L电平变成H电平。
输入到焊盘4c(N1)的信号的逻辑电平在t3改变并在t4再次改变，引起与门17的输出(N4)以相同的方式改变。结果，与上拉电路12的上拉连接和与下拉电路13的下拉连接被切换，从而改变焊盘4c(N1)和焊盘4d(N2)的逻辑电平使得如图7所示N2与N1相反。
在t5，复位信号(N3)从L电平变成H电平，引起保持电路18的输出(N6)被保持。简而言之，t2与t5之间的时段是操作模式选择时段，并且操作模式在t5被建立。例如，当L电平操作模式切换信号要唤起到操作模式一的切换并且H电平操作模式切换信号要唤起到操作模式二的切换时，操作模式在t5被建立为操作模式二，并且半导体器件1从那时起在此模式下操作。
在t6，复位信号(N3)的逻辑的改变到达与门17，引起与门17的输出(N4)从H电平变成L电平。这使Pch晶体管导通并使Nch晶体管截止，并且上拉电阻器因此而连接到焊盘4d。结果，焊盘4d(N2)被上拉到H电平。
输入到焊盘4c(N1)的信号的逻辑电平在t7和t8的改变不引起与门17的输出(N4)的改变。上拉连接和下拉连接因此而没有被切换。换言之，上拉电路12在t6被启用，焊盘4d从那时起被固定于经上拉的电平。由于焊盘4d(N2)在这种情形中被固定于H电平，所以输入到焊盘4c(N1)的信号的逻辑电平的改变同样地引起异或门14的输出(N5)的改变。但是，操作模式因为操作模式切换信号被保持电路18保持在H电平而没有被切换。
如果输入到焊盘4c(N1)的信号的逻辑电平被反转为图7的逻辑电平以至于在t0到t3、t4到t7、以及t8到t9时段输入L电平信号而在t3到t4和t7到t8时段输入H电平信号，则异或门14的输出(N5)和保持电路18的输出(N6)与图7的t6和随后的时段中所示的完全相同。在这种情形中，焊盘4d也在t6和随后的时段中被固定于经上拉的电平。
如上所述，根据本发明的第二实施例，复位信号处于L电平的时段(例如其中应用了复位的时段)被定位为操作模式选择时段，并且异或门14在此时段以与第一实施例中相同的方式来选择操作模式。当到达复位信号处于H电平的时段(例如其中取消了复位的时段)时，保持电路18保持异或门14的输出以便建立操作模式。与门17的输出在此时被固定于L电平，结果，无论输入到焊盘4c的信号的逻辑电平如何，只有上拉电路12被启用，并且焊盘4d从那时起被固定于经上拉的电平。简而言之，除第一实施例的效果之外，第二实施例还具有缩小在进行与上拉电路12的上拉连接和与下拉电路13的下拉连接之间的切换时生成的直通电流的效果。
虽然在图5到7中以焊盘4d在t6和随后的时段中被固定于经上拉的电平的情形为例，但是如果逻辑被反转，则焊盘4d可以被固定于经下拉的电平。同样，虽然图5明确地示出了延迟元件16，但是用于防止复位信号的逻辑的改变在操作模式切换信号被保持之前改变保持电路18的输入的延迟元件可以由反相器15、与门17、以及异或(EXOR)门14的门延迟来实现。另外，虽然图5中使用复位信号来限定操作模式选择时段并建立操作模式，但也可以改为采用除复位信号之外的其它信号。
第三实施例
将参照图8到10来描述根据本发明第三实施例的半导体器件1的结构和操作。第三实施例与第一实施例和第二实施例的差别在于，选择了操作模式之后，上拉电路12和下拉电路13被这样控制以致焊盘4d的电位指示与输入到焊盘4c的信号的逻辑电平相同的逻辑电平。
图8是根据第三实施例的操作模式选择电路8c的电路图。与第一实施例和第二实施例通用的组件由相同的参考标记来表示，并且这里将省略对那些组件的说明。还省略了电源关系(与焊盘4b和焊盘4e的连接关系)。除图8中所示的结构之外，第三实施例与第一实施例相同，并且将避免重复说明。
操作模式选择电路8c具有上拉电路12、下拉电路13、比较器电路(异或门)14、反相器15、反相器19、延迟元件16、保持电路18、以及选择器20。
在第三实施例中，如图8所示，被上拉电路12的Pch晶体管121的栅极和下拉电路13的Nch晶体管131的栅极所共用的输入源是选择器20的输出。
反相器19使经由焊盘4c而输入的信号的逻辑反相。反相器19的输出连接到选择器20的输入。
选择器20的输入连接到焊盘4c和反相器19的输出。选择器20的输出连接到Pch晶体管121的栅极和Nch晶体管131的栅极。选择器20接收作为控制信号的延迟元件16的输出。当从延迟元件16输出的信号处于H电平时，选择器20输出从输入到焊盘4c的信号中所选出的信号。当从延迟元件16输出的信号处于L电平时，选择器20输出从由反相器19输出的信号中所选出的信号。换言之，选择器20具有基于延迟元件16的输出的切换电路的功能，所述切换电路在其中焊盘4c连接到选择器20的输出的状态与其中反相器19的输出连接到选择器20的输出的状态之间进行切换。
接下来描述的是操作模式选择电路8c如何操作。图9和10是示出了操作模式选择电路8c的操作的时序图。
图9示出对于引脚5c和焊盘4d由键合导线6中的一条相互键合的的情形的操作时序。焊盘4c和焊盘4d被不同的键合导线6单独地连接到引脚5c，这意味着由焊盘4c(N1)的电位所指示的逻辑电平与由焊盘4d(N2)的电位所指示的逻辑电平在整个时段(t0到t7)内是互相相等。因此，异或门14的输出(N5)处于L电平，其指示在整个时段(t0到t7)内两者匹配。
在复位信号(N3)处于H电平的时段t0到t1中，延迟元件16的输出处于L电平，并且选择器20从反相器19的输出之中进行选择。选择器20的输出(N4)因此而处于L电平。由于在这个时段内，Pch晶体管121导通，所以上拉电阻器120连接到焊盘4d。保持电路18在这个时段中接收H电平复位信号的输入，并且保持电路18的输出(N6)因此而被保持(在不定值)。
在t1，复位信号(N3)从H电平变成L电平。保持电路18这样操作以致将输入值照原样输出，保持电路18的输出(N6)因此而处于L电平。
在t2，选择器20的输出(N4)从L电平变成H电平。从t1到t2的时间长度对应于延迟元件16所执行的延迟，并且复位信号的逻辑的改变被以此延迟而传播到选择器20。由于延迟元件16的输出现在处于H电平，所以选择器20从输入到焊盘4c(N1)的信号之中进行选择。焊盘4c(N1)在t2接收H电平信号的输入，从而将选择器20的输出(N4)变成H电平。这使Pch晶体管121截止，使Nch晶体管131导通，并且下拉电阻器130因此而连接到焊盘4d。
在t3，复位信号(N3)从L电平变成H电平，引起保持电路18的输出(N6)被保持。简而言之，t2与t3之间的时段是操作模式选择时段，并且操作模式在t3被建立。例如，当L电平操作模式切换信号要唤起到操作模式一的切换并且H电平操作模式切换信号要唤起到操作模式二的切换时，操作模式在t3被建立为操作模式一，并且半导体器件1从那时起在此模式下操作。
在t4，复位信号(N3)的逻辑的改变到达选择器20，引起选择器20从反相器19的输出之中进行选择并将选择器20的输出(N4)从H电平变成L电平。这使Pch晶体管导通并使Nch晶体管截止，并且上拉电阻器因此而连接到焊盘4d。
如图9所示，输入到焊盘4c(N1)的信号的逻辑电平在t5和t6的改变引起反相器19的输出的改变，结果，选择器20的输出(N4)被改变。在输入到焊盘4c的信号从H电平变成L电平的t5，选择器20的输出(N4)从L电平变成H电平。在输入到焊盘4c的信号从L电平变成H电平的t6，选择器20的输出(N4)从H电平变成L电平。换言之，在t4和随后的时段中，用选择器20的输出(N4)这样控制上拉电路12或下拉电路13以致焊盘4d被上拉连接上拉或被下拉连接下拉至指示与输入到焊盘4c的信号的逻辑电平相同的逻辑电平的电位。
如果输入到焊盘4c(N1)的信号的逻辑电平被反转为图9中的逻辑电平以便在t0到t5和t6到t7时段输入L电平信号而在t5到t6时段输入H电平信号，则异或门14的输出(N5)和保持电路18的输出(N6)与图9中所示的完全相同。在这种情形中，也这样控制上拉电路12或下拉电路13以致在t4和随后的时段中，焊盘4d被上拉连接上拉或被下拉连接下拉至指示与输入到焊盘4c的信号的逻辑电平相同的逻辑电平的电位。
图10示出对于引脚5c和焊盘4d没有由键合导线6中的一条相互键合的情形的操作时序。与图9不同，由焊盘4c的电位所指示的逻辑电平与由焊盘4d的电位所指示的逻辑电平在某些时段中而不是贯穿整个时段(t0到t7)互相相等。焊盘4c的逻辑电平由从引脚5c提供的信号来确定，而焊盘4d的逻辑电平由与上拉电路12的上拉连接还是与下拉电路13的下拉连接是有效的来确定。
在复位信号(N3)处于H电平的t0到t1时段，延迟元件16的输出处于L电平，并且选择器20从反相器19的输出之中进行选择。选择器20的输出(N4)因此而处于L电平。由于在这个时段Pch晶体管121导通，所以上拉电阻器120连接到焊盘4d。在图10中，焊盘4d(N2)没有键合到引脚5c并因此而被上拉到H电平。将焊盘4c(N1)与焊盘4d(N2)相互比较的异或门14的输出(N5)因此而处于L电平，其指示两者匹配。保持电路18在这个时段中接收H电平复位信号的输入，引起保持电路18的输出(N6)被保持(在不定值)。
在t1，复位信号(N3)从H电平变成L电平。保持电路18这样操作以致将输入值照原样输出，保持电路18的输出(N6)因此而处于L电平。
在t2，选择器20的输出(N4)从L电平变成H电平。从t1到t2的时间长度对应于延迟元件16所执行的延迟，并且复位信号的逻辑的改变被以此延迟而传播到选择器20。用从L电平变成H电平的延迟元件16的输出，选择器20现在从输入到焊盘4c(N1)的信号之中进行选择。焊盘4c(N1)在t2接收H电平信号的输入，从而将选择器20的输出(N4)变成H电平。这使Pch晶体管121截止，使Nch晶体管131导通，并且下拉电阻器130因此而连接到焊盘4d。结果，焊盘4d(N2)被下拉到L电平。异或门14的输出(N5)和保持电路18的输出(N6)因此而从L电平变成H电平。
在t3，复位信号(N3)从L电平变成H电平，引起保持电路18的输出(N6)被保持。简而言之，t2与t3之间的时段是操作模式选择时段，并且操作模式在t3被建立。例如，当L电平操作模式切换信号要唤起到操作模式一的切换并且H电平操作模式切换信号要唤起到操作模式二的切换时，操作模式在t3被建立为操作模式二，并且半导体器件1从那时起在此模式下操作。
在t4，复位信号(N3)的逻辑的改变到达选择器20，引起选择器20从反相器19的输出之中进行选择并将选择器20的输出(N4)从H电平变成L电平。这使Pch晶体管导通并使Nch晶体管截止，并且上拉电阻器因此而连接到焊盘4d。结果，焊盘4d(N2)被上拉到H电平。
如图10所示，输入到焊盘4c(N1)的信号的逻辑电平在t5和t6的改变引起反相器19的输出的改变，结果，选择器20的输出(N4)被改变。在输入到焊盘4c的信号从H电平变成L电平的t5，选择器20的输出(N4)从L电平变成H电平。在输入到焊盘4c的信号从L电平变成H电平的t6，选择器20的输出(N4)从H电平变成L电平。换言之，在t4和随后的时段中，用选择器20的输出(N4)这样控制上拉电路12或下拉电路13以致焊盘4d被上拉连接上拉或被下拉连接下拉至指示与输入到焊盘4c的信号的逻辑电平相同的逻辑电平的电位。
如果输入到焊盘4c(N1)的信号的逻辑电平被反转为图10中的逻辑电平以致在t0到t5和t6到t7时段输入L电平信号而在t5到t6时段输入H电平信号，则自t2和随后的时段中，异或门14的输出(N5)和保持电路18的输出(N6)与图9中所示的完全相同。在这种情形中，也这样控制上拉电路12或下拉电路13以致焊盘4d被上拉连接上拉或被下拉连接下拉至指示与输入到焊盘4c的信号的逻辑电平相同的逻辑电平的电位。
如上所述，根据本发明的第三实施例，复位信号处于L电平的时段(例如对其应用了复位的时段)被定位为操作模式选择时段，并且异或门14在此时段以与第一实施例和第二实施例中相同的方式来选择操作模式。当到达复位信号处于H电平的时段(例如其中取消了复位的时段)时，保持电路18保持异或门14的输出以便建立操作模式。选择器20在此时输出从反相器19的输出中所选择的信号，从那时起，依赖于输入到焊盘4c的信号的逻辑电平来控制上拉电路12或下拉电路13。具体地，上拉电路12或下拉电路13被这样控制以致焊盘4d被上拉连接上拉或被下拉连接下拉至指示与输入到焊盘4c的信号的逻辑电平相同的逻辑电平的电位。简而言之，第三实施例具有第一实施例的效果和在引脚5c和焊盘4d由键合导线6中的一条相互键合时所获得的附加效果。该附加效果是减小了从引脚5c流到焊盘4d中的电流或从焊盘4d流到引脚5c中的电流，因为焊盘4d被上拉或下拉至指示与从引脚5c输入的信号的逻辑电平相同的逻辑电平。
第四实施例
将参照图11至16来描述根据本发明第四实施例的半导体器件1的结构和操作。第四实施例与第一至第三实施例的差别在于除作为操作模式选择焊盘的作用之外，模式焊盘还具有作为信号焊盘的作用。在第四实施例中，与第一至第三实施例中的组件同样的组件用相同的附图标记来表示，并将省略对那些组件的说明。
图11示出根据第四实施例的半导体器件1的结构，并对应于图1的被虚线环绕的部分A的结构详图。焊盘4fa和焊盘4fb是兼用作信号焊盘和模式焊盘的信号/模式焊盘。在某些情形中，焊盘4fa和焊盘4fb均传递信号，并因此而连接到功能块9。
引脚5e是由键合导线6中的一条键合到焊盘4fa或焊盘4fb的外部端子。由于焊盘4fa和焊盘4fb中的至少一个必须充当如上所述的信号焊盘，所以对于引脚5e与焊盘4fa和4fb之间的连接，存在三种连接型式：1)引脚5e键合到焊盘4fa和焊盘4fb，2)引脚5e只键合到焊盘4fa，以及3)引脚5e只键合到焊盘4fb。换言之，在第一至第三实施例中，焊盘4c和引脚5c必须始终由键合导线6中的一条相互键合，而在第四实施例中，如果焊盘4fa和焊盘4fb中的至少一个键合到引脚5e，则足够了，并且焊盘4fa和焊盘4fb中的任何一个均可以是键合到引脚5e的焊盘。
操作模式选择电路8d选择以上三种连接型式中的一个，即三个不同的操作模式，并将操作模式切换信号输出到功能块9。
图12是操作模式选择电路8d的电路图。该电路图中省略了电源关系(与焊盘4b和焊盘4e的连接关系)。如图12所示，对于焊盘4fa和焊盘4fb中的每一个，操作模式选择电路8d具有图8的上拉电路12、下拉电路13、反相器19、以及选择器20。
更具体地，上拉电路12a和下拉电路13a连接到焊盘4fa，并且为焊盘4fa提供了输出用于控制上拉电路12a和下拉电路13a的信号的选择器20a。选择器20a的输入连接到焊盘4fb和反相器19a。选择器20a因此而具有基于来自延迟元件16的输出的切换电路的功能，所述切换电路在焊盘4fb连接到选择器20a的输出的状态与反相器19a的输出连接到选择器20a的输出的状态之间进行切换。上拉电路12b和下拉电路13b连接到焊盘4fb，并且为焊盘4fb提供了输出用于控制上拉电路12b和下拉电路13b的信号的选择器20b。选择器20b的输入连接到焊盘4fa和反相器19b。选择器20b因此而具有基于延迟元件16的输出的切换电路的功能，所述切换电路在焊盘4fa连接到选择器20b的输出的状态与反相器19b的输出连接到选择器20b的输出的状态之间进行切换。
除图8的组件之外，操作模式选择电路8d还具有逻辑改变检测电路(T触发器)21a和21b、操作模式确定确定电路22、延迟元件23和保持电路24。
T触发器(T-FF)21a连接到焊盘4a、焊盘4fa、以及操作模式确定电路22。T-FF21a在接收来自焊盘4a的L电平复位信号之后输出L电平信号。当在接收来自焊盘4a的H电平复位信号的同时检测到焊盘4fa的逻辑的改变时，T-FF21a使其自己的输出反相。T-FF21b连接到焊盘4a、焊盘4fb、以及操作模式确定电路22。当在接收来自焊盘4a的H电平复位信号的同时检测到焊盘4fb的逻辑的改变时，T-FF21b使其自己的输出反相。
T-FF21a和T-FF21b是用于当延迟元件16的输出从H电平变成L电平时，检测在焊盘4fa和焊盘4fb中没有键合到引脚5e的一个中发生的逻辑的改变。例如，当引脚5e只键合到焊盘4fa时，延迟元件16的输出的逻辑的改变使选择器20b的输出改变，并且该改变是伴随没有键合到引脚5e的焊盘4fb的逻辑的改变而发生的。T-FF21b检测此改变并将检测结果输出到操作模式确定电路22。由于图12逻辑改变检测电路21由T-FF组成，所以在焊盘4fa或焊盘4fb中引起的逻辑改变使T-FF21a或T-FF21b的输出反相(从L电平变成H电平)。操作模式确定电路22通过接收来自T-FF21a或T-FF21b的H电平信号来识别焊盘4fa或焊盘4fb的逻辑改变。
操作模式确定电路22接收作为输入的保持电路18的输出、T-FF21a的输出、以及T-FF21b的输出，并将2比特信号输出到保持电路24。图13以真值表的形式示出操作模式确定电路22的输出输出关系。在图13中，当保持电路18的输出(N7)为L时，T-FF21a的输出(N8)为L，并且T-FF21b的输出(N9)为L，操作模式确定电路22的输出(N10)为LL(二进制符号为b00，下文中适用二进制符号)。当N7为H，N8为L，并且N9为H时，N10为LH(b01)。当N7为H，N8为H，并且N9为L时，N10为HL(b10)。当N7、N8和N9是其它组合而不是上述组合时，N10为HH(b11)。操作模式确定电路22因此而基于保持电路18的输出和T-FF21a的输出来确定引脚5e与焊盘4fa的连接状态，并基于保持电路18的输出和T-FF21b的输出来确定引脚5e与焊盘4fb的连接状态。在焊盘4fa和焊盘4fb两者都，但是是单独地，连接到引脚5e的情形中，操作模式确定电路22只从保持电路18的输出来确定连接状态。简而言之，操作模式确定电路22具有作为判断电路的功能，该判断电路确定从外界到焊盘4fa和焊盘4fb的连接的状态。
在复位信号被输出到保持电路24时，延迟元件23将输入到焊盘4a的复位信号以给定的时间时段延迟。延迟元件23所执行的延迟被设置为大于延迟元件16所执行的延迟。
保持电路24接收作为输入的操作模式确定电路22的输出和延迟元件23的输出，并输出2比特信号。当从延迟元件23接收到的是L电平信号时，保持电路24将从操作模式确定电路22输出的信号照原样输出(让信号通过)。当从延迟元件23接收到的是H电平信号时，保持电路24保持操作模式确定电路22的输出。从保持电路24输出的2比特信号被作为操作模式切换信号输入到功能块9。
接下来描述操作模式选择电路8d如何操作。图14至16是示出了操作模式选择电路8d的操作的时序图。第四实施例中所介绍的上拉电路12a和其它组件以与其在第三实施例中的等效物相同的方式操作，并且将省略对那些组件的操作的详细描述。
图14示出对于焊盘4fa和焊盘4fb被不同的键合导线6单独地连接到引脚5e的情形的操作时序。由于焊盘4fa和焊盘4fa都连接到引脚5e，所以焊盘4fa和4fb接收来自引脚5e的相同信号。异或门14因此而在整个时段(t0到t7)内输出指示匹配的L电平信号。图14中示出的示例是其中焊盘4fa(N1)和焊盘4fb(N2)在整个时段(t0到t7)内接收H电平信号的情形。
如图14所示，在t1，复位信号(N3)变成L电平，引起保持电路18的输出(N7)、T-FF21a的输出(N8)、以及T-FF21b的输出(N9)从不定值变成L电平。该改变还将操作模式确定电路22的输出(N10)变成LL(b00)。
在t2，选择器20a的输出(N4)和选择器20b的输出(N5)被改变，但焊盘4fa(N1)和焊盘4fb(N2)中不发生逻辑改变，因为焊盘4fa(N1)和焊盘4fb(N2)都键合到引脚5e。
在t3，延迟元件23的输出(N11)被改变。从t1至t3的时间长度对应于延迟元件23所执行的延迟。保持电路24在此时接收来自延迟元件23的经延迟的L电平复位信号，并将其自己的输出(N12)从不定值变成LL(b00)。
在t4，复位信号(N3)变成H电平。保持电路18的输出(N7)因此而被保持在L电平。
在t5，选择器20a的输出(N4)和选择器20b的输出(N5)被改变。与对于t2的情形一样，该改变不引起焊盘4fa(N1)和焊盘4fb(N2)的逻辑改变。因此，当在随后至t4的时段中T-FF21a和T-FF21b可以检测逻辑的改变时，在那些时段中，T-FF21a的输出(N8)和T-FF21b的输出(N9)不变。
在t6，延迟元件23的输出(N11)变成H电平，并且保持电路24的输出(N12)被保持。换言之，操作模式切换信号被建立为LL(b00)。例如，如果在操作模式切换信号是LL(b00)时要选择操作模式一，则功能块9在接收到操作模式切换信号“LL(b00)”时激活与操作模式一有关的功能。
图15示出了对于只有焊盘4fa由键合导线6中的一条键合到引脚5e的情形的操作时序。没有键合到引脚5e的焊盘4fb的电位通过控制上拉电路12和下拉电路13来确定。图15中所示的示例是焊盘4fa(N1)在整个时段内(t0到t7)接收H电平信号的情形。
如图15所示，在t1，复位信号(N3)变成L电平，引起保持电路18的输出(N7)、T-FF21a的输出(N8)、以及T-FF21b的输出(N9)从不定值变成L电平。接收到那些信号时，操作模式确定电路22的输出(N10)变成LL(b00)。
在t2，选择器20b的输出(N5)从L电平变成H电平，并且焊盘4fb(N2)因此而被下拉到L电平。异或门14的输出(N6)在此时变成H电平，其指示不匹配，并且作为响应，保持电路18的输出(N7)变成H电平。结果，操作模式确定电路22接收作为输入的保持电路18的输出(N7)＝H、T-FF21a的输出(N8)＝L以及T-FF21b的输出(N9)＝L，所述输出将操作模式确定电路22的输出(N10)变成HH(b11)。
如t3所示，延迟元件23的输出(N11)变成L电平，引起保持电路24的输出(N12)从不定值变成HH(b11)。
在t4，复位信号(N3)变成H电平。保持电路18的输出(N7)因此而被保持在H电平。
在t5，选择器20b的输出(N5)变成L电平，引起焊盘4fb(N2)中从L电平到H电平的逻辑改变。由于T-FF21a和T-FF21b可以在随后至t4的时段中检测到逻辑的改变，所以检测到焊盘4fb(N2)中引起的逻辑改变，并且该检测引起T-FF21b的输出(N9)从L电平反相到H电平。结果，保持电路18的输出(N7)＝H、T-FF21a的输出(N8)＝L以及T-FF21b的输出(N9)＝H被输入到操作模式确定电路22，从而将操作模式确定电路22的输出(N10)变成LH(b01)。保持电路24接收操作模式确定电路22的输出(N10)，并且保持电路24的输出(N12)因此而变成LH(b01)。
在t6，延迟元件23的输出(N11)变成H电平，并且保持电路24的输出(N12)被锁存。换言之，操作模式切换信号被建立为LH(b01)。例如，如果在操作模式切换信号是LH(b01)时要选择操作模式二，则功能块9在接收到操作模式切换信号“LH(b01)”时激活与操作模式二有关的功能。
图16示出对于只有焊盘4fb由键合导线6中的一条键合到引脚5e的情形的操作时序。与图15的差别在于连接到引脚5e的是焊盘4fb而不是4fa。图16的时序图是通过分别用焊盘4fb(N2)、选择器20b的输出(N6)、以及T-FF21b的输出(N9)来切换图15的焊盘4fa(N1)、选择器20a的输出(N5)、以及T-FF21a的输出(N8)而获得的。
如图16所示，在t5，保持电路18的输出(N7)＝H、T-FF21a的输出(N8)＝H以及T-FF21b的输出(N9)＝L被输入到操作模式确定电路22，从而将操作模式确定电路22的输出(N10)变成HL(b10)。保持电路24接收操作模式确定电路22的输出(N10)，并且保持电路24的输出(N12)因此而变成HL(b10)。
在t6，延迟元件23的输出(N11)变成H电平，并且保持电路24的输出(N12)被锁存。换言之，操作模式切换信号被建立为HL(b10)。例如，如果在操作模式切换信号是HL(b10)时要选择操作模式三，则功能块9在接收到操作模式切换信号“HL(b10)”时激活与操作模式三有关的功能。
如上所述，本发明的第四实施例采用兼用作信号焊盘和模式焊盘的焊盘4fa和焊盘4fb，从而提供基于三种连接形式的三种不同操作模式以从中进行选择：1)焊盘4fa和焊盘4fb每一个均键合到引脚5e，2)只有焊盘4fa键合到引脚5e，以及3)只有焊盘4fb键合到引脚5e。虽然在第一至第三实施例中，焊盘4c(信号焊盘)和焊盘4d(模式焊盘)两个焊盘提供了两个操作模式选项，但第四实施例中的两个焊盘：焊盘4fa(信号/模式焊盘)和焊盘4fb(信号/模式焊盘)提供三个操作模式选项。第四实施例因此而具有第一实施例的效果和使半导体器件1能够设置比在第一至第三实施例中更多的操作模式的附加效果。
本发明的第一至第三实施例已经描述了其中安装有一个模式焊盘(焊盘4d)的结构。替换地，可以安装两个或更多模式焊盘。在具有两个模式焊盘(焊盘4d)的结构中，每个模式焊盘(焊盘4d)存在两种可能的键合导线连接型式，并且可以从总共四种不同的操作模式中进行选择。
根据本发明第四实施例的半导体器件1可以具有三个或更多个信号/模式焊盘(焊盘4f)。在安装有三个信号/模式焊盘(焊盘4fa、4fab、以及4fc)的情形中，对于焊盘4f的全部组合来计算操作模式切换信号：焊盘4fa与焊盘4fb、焊盘4fb与焊盘4fc、以及焊盘4fc与焊盘4fa，从而获得总共七种不同的操作模式以从中进行选择。如果安装有一个信号焊盘(焊盘4c)和三个模式焊盘(焊盘4d)的总共四个焊盘，其为比第四实施例提供七个操作模式选项所需的更多的焊盘，则第一至第三实施例可以提供七个操作模式选项。保持少的焊盘数目有助于减小芯片尺寸。
第二至第四实施例使用从焊盘4a输入的复位信号作为要被输入到反相器15、保持电路18、以及其它组件的信号。但是，可以改为采用除该复位信号之外的其它信号。
第一至第三实施例的信号焊盘(焊盘4c)是输入/输出端子。在以上说明中，信号焊盘(焊盘4c)在操作模式选择期间起到接收来自引脚5c、即输入端子的输入信号的焊盘的作用。替换地，焊盘4c可以在操作模式选择期间起到输出端子的作用。这是通过是内部电路7将给定信号输出到焊盘4c来实现的。替换地，焊盘4c可以被下拉电阻器11下拉到L电平(或被上拉电阻器10上拉到H电平)以便起到输出端子的作用。
第一至第四实施例描述其中引脚(外部端子)5和焊盘(内部端子)4由键合导线6相互键合的示例，但是该外部端子不需要是引脚。图17和18中示出了其中外部端子不是引脚的示例。
图17和18示出了将本发明的第一至第四实施例应用于导线连接型球栅阵列(BGA)封装的情形。图17是从芯片2上方看的平面图，图18是沿图7的线B-B’截取的断面图。如图17和18所示，外部端子是布置在印刷板25上的导体图形26。
如图17和18所示，半导体器件1被这样构造以致印刷板25的一半被铸模树脂3覆盖以便覆盖安装到印刷板25上的芯片2。导体图形(外部端子)26被布置在印刷板25上，并由键合导线6键合到在芯片2上的焊盘4。与操作模式选择有关的焊盘4c和焊盘4d连接到导电图形26c。导体图形26通过印刷线路27连接到焊球28。
第一至第四实施例描述了其中引脚(外部端子)5和焊盘(内部端子)4由键合导线6相互键合的示例，但是除导线之外的其它装置可以将外部端子和内部端子相互连接。图19至21中示出了其中采用除导线之外的装置的示例。
图19至21示出了将本发明应用于倒装芯片连接型BGA封装的情形。图19是单独地示出芯片2和印刷板25(加凸块29)的平面图，图20是沿图19的线C-C’截取的断面图。图19的芯片2和印刷板25由凸块29粘贴在一起以致芯片2的C和C’分别与印刷板25的C和C’重合。图19和20的内部端子和外部端子通过凸块29相互连接。
如图19和20所示，芯片2作为倒装芯片而安装到印刷板25以便构造半导体器件1。凸块29被夹在芯片2上所形成的焊盘4与印刷板25上所形成的导体图形26之间，并将焊盘4与导体图形26电气地连接。铸模树脂3被填充在芯片2与印刷板25之间。导体图形26通过印刷线路27而连接到焊球28。
如图19和20所示，焊盘4c由凸块29a连接到导体图形26c。作为模式焊盘的焊盘4d由凸块29b连接到导体图形26c。换言之，凸块29b在外部端子被键合到焊盘4d时存在，而在没有外部端子被键合到焊盘4d时不存在。可以基于凸块29b的存在或不存在来选择操作模式。
在没有外部端子被键合到焊盘4d的情形中，可以采用如图21中所示的结构。图21与图20类似，并对应于沿图19的线C-C’截取的断面图。差别在于图20的导体图形26c被分成图21中的导体图形26a和26b。
如图21所示，焊盘4c由凸块29a连接到导体图形26a，并且导体图形26a通过印刷线路27a而连接到一个焊球28。作为模式焊盘的焊盘4d由凸块29b连接到导体图形26b，并且导体图形26b通过印刷线路27b而连接到焊球28中的一个。
在图21的结构中，印刷线路27b在外部端子被键合到焊盘4d时存在而在没有外部端子被键合到4d时不存在。简而言之，可以基于印刷线路27b的存在或不存在来选择操作模式。焊球28对应于图21中的外部端子。操作模式选择可以基于导体图形26b而不是印刷线路27b的存在或不存在。更进一步地，操作模式选择可以基于印刷线路27b和导体图形26b两者的存在或不存在。
如上所述，无论输入到必须与操作模式选择内部端子相邻地放置的内部端子的信号的逻辑电平如何(H电平/L电平)，根据本发明的半导体器件都可以检测到用于操作模式选择的外部端子和内部端子处于何种连接状态。这消除了内部端子必须与操作模式选择内部端子相邻地放置以便成为特定内部端子(电源焊盘、接地焊盘、或复位焊盘)的需要。换言之，在操作模式选择内部端子的布置中保证了布局的自由。
虽然在上文中已经结合本发明的几个优选实施例描述了本发明，但本领域的技术人员将认识到那些实施例仅是为了说明本发明而提供的，并且不应依赖于它们来限制性地解释权利要求。

Claims (17)

1.一种半导体器件，包括：
第一内部端子；
第二内部端子；
第一切换电路，所述第一切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第一基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第一基准电位的状态之间进行切换；
第二切换电路，所述第二切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第二基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第二基准电位的状态之间进行切换；以及
比较器，所述比较器耦合到所述第一内部端子和所述第二内部端子，以便将所述第一内部端子的电位与所述第二内部端子的电位进行比较，
其中，所述第一切换电路和所述第二切换电路根据所述第一内部端子的电位来互斥地操作，
其中所述半导体器件进一步包括耦合到所述第一内部端子的外部端子，
其中，当所述第二内部端子耦合到所述外部端子时，所述比较器输出指示匹配的信号，以及
其中，当所述第二内部端子没有耦合到所述外部端子时，所述比较器输出指示不匹配的信号。
2.如权利要求1所述的半导体器件，
其中，所述外部端子包括引线框，以及
其中，所述第一内部端子与所述第二内部端子中的一个由导线耦合到所述引线框。
3.如权利要求1所述的半导体器件，进一步包括：
第一衬底；以及
设置在所述第一衬底顶部上的第二衬底，
其中，所述第一内部端子和所述第二内部端子放置在所述第二衬底上，
其中，所述外部端子包括放置在所述第一衬底上的导体图形，以及
其中，所述第一内部端子和所述第二内部端子中的一个由导线耦合到所述导体图形。
4.如权利要求1所述的半导体器件，进一步包括：
第一衬底；以及
通过倒装芯片连接耦合到所述第一衬底的第二衬底，
其中，所述第一内部端子和所述第二内部端子放置在所述第二衬底上，
其中，所述外部端子包括放置在所述第一衬底上的导体图形，以及
其中，所述第一内部端子和所述第二内部端子中的一个由凸块耦合到所述导体图形。
5.一种半导体器件，包括：
第一内部端子；
第二内部端子；
第一切换电路，所述第一切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第一基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第一基准电位的状态之间进行切换；
第二切换电路，所述第二切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第二基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第二基准电位的状态之间进行切换；以及
比较器，所述比较器耦合到所述第一内部端子和所述第二内部端子，以便将所述第一内部端子的电位与所述第二内部端子的电位进行比较，
其中，所述第一切换电路和所述第二切换电路根据所述第一内部端子的电位来互斥地操作，
其中所述半导体器件进一步包括：
耦合到所述比较器的存储器电路；以及
第三切换电路，所述第三切换电路在其中根据所述第一内部端子的所述电位使所述第一切换电路和所述第二切换电路进行操作的状态与其中根据所述第一内部端子的所述电位不使所述第一切换电路和所述第二切换电路进行操作的状态之间进行切换，
其中，所述存储器电路在所述第三切换电路选择其中根据所述第一内部端子的所述电位使所述第一切换电路和所述第二切换电路进行操作的所述状态的同时接纳从所述比较器输出的比较结果，以及
其中，当所述第三切换电路切换到其中根据所述第一内部端子的所述电位不使所述第一切换电路和所述第二切换电路进行操作的所述状态时，所述存储器电路保持接纳的所述比较结果。
6.如权利要求5所述的半导体器件，其中，在所述存储器电路保持接纳的所述比较结果的同时，所述第二内部端子被固定于其中所述第二内部端子电气地耦合到所述第一基准电位的状态和所述第二内部端子电气地耦合到所述第二基准电位的状态中的一个。
7.一种半导体器件，包括：
第一内部端子；
第二内部端子；
第一切换电路，所述第一切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第一基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第一基准电位的状态之间进行切换；
第二切换电路，所述第二切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第二基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第二基准电位的状态之间进行切换；以及
比较器，所述比较器耦合到所述第一内部端子和所述第二内部端子，以便将所述第一内部端子的电位与所述第二内部端子的电位进行比较，
其中，所述第一切换电路和所述第二切换电路根据所述第一内部端子的电位来互斥地操作，
其中所述半导体器件进一步包括：
耦合到所述比较器的存储器电路；
第三切换电路，所述第三切换电路在其中根据所述第一内部端子的电位使所述第一切换电路和所述第二切换电路进行操作的状态与其中根据所述第一内部端子的电位不使所述第一切换电路和所述第二切换电路进行操作的状态之间进行切换；以及
耦合到所述存储器电路和所述第三切换电路的第三内部端子，
其中，当输入到所述第三内部端子的信号具有第一逻辑值时：
所述第三切换电路选择其中根据所述第一内部端子的所述电位使所述第一切换电路和所述第二切换电路进行操作的所述状态；
所述第三切换电路使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子电气地耦合到所述第一基准电位和所述第二基准电位中的一个，所述耦合到的电位和与对应于所述第一内部端子的所述电位的逻辑值不同的逻辑值相对应；以及
所述存储器电路接纳从所述比较器输出的比较结果，以及
其中，当输入到所述第三内部端子的信号具有第二逻辑值时：
所述第三切换电路选择其中根据所述第一内部端子的所述电位不使所述第一切换电路和所述第二切换电路进行操作的所述状态；
所述第三切换电路使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子固定于其中所述第二内部端子电气地耦合到所述第一基准电位的所述状态和其中所述第二内部端子电气地耦合到所述第二基准电位的所述状态中的一个；以及
所述存储器电路保持接纳的所述比较结果。
8.一种半导体器件，包括：
第一内部端子；
第二内部端子；
第一切换电路，所述第一切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第一基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第一基准电位的状态之间进行切换；
第二切换电路，所述第二切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第二基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第二基准电位的状态之间进行切换；以及
比较器，所述比较器耦合到所述第一内部端子和所述第二内部端子，以便将所述第一内部端子的电位与所述第二内部端子的电位进行比较，
其中，所述第一切换电路和所述第二切换电路根据所述第一内部端子的电位来互斥地操作，
其中所述半导体器件进一步包括：
耦合到所述比较器的存储器电路；以及
第三切换电路，所述第三切换电路在其中根据与所述第一内部端子的所述电位相对应的逻辑值使所述第一切换电路和所述第二切换电路进行操作的状态与其中根据与所述第一内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第一切换电路和所述第二切换电路进行操作的状态之间进行切换，
其中，所述存储器电路在所述第三切换电路选择其中根据与所述第一内部端子的所述电位相对应的所述逻辑值使所述第一切换电路和所述第二切换电路进行操作的所述状态的同时，接纳从所述比较器输出的比较结果，以及
其中，当所述第三切换电路切换到其中根据与所述第一内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第一切换电路和所述第二切换电路进行操作的所述状态时，所述存储器电路保持接纳的所述比较结果。
9.如权利要求8所述的半导体器件，其中，在所述存储器电路保持接纳的所述比较结果的同时，所述第二内部端子电气地耦合到所述第一基准电位和所述第二基准电位中的一个，所述耦合到的电位和与对应于所述第一内部端子的所述电位的所述逻辑值相同的逻辑值相对应。
10.如权利要求8所述的半导体器件，进一步包括：
第四切换电路，所述第四切换电路耦合到所述第一内部端子，以便在其中所述第一内部端子电气地耦合到所述第一基准电位的状态与其中所述第一内部端子没有电气地耦合到所述第一基准电位的状态之间进行切换；
第五切换电路，所述第五切换电路耦合到所述第一内部端子，以便在其中所述第一内部端子电气地耦合到所述第二基准电位的状态与其中所述第一内部端子没有电气地耦合到所述第二基准电位的状态之间进行切换；
第六切换电路，所述第六切换电路在其中根据与所述第二内部端子的所述电位相对应的逻辑值使所述第四切换电路和所述第五切换电路进行操作的状态与其中根据与所述第二内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第四切换电路和所述第五切换电路进行操作的状态之间进行切换；
第一逻辑改变检测电路，所述第一逻辑改变检测电路耦合到所述第一内部端子，以便检测与所述第一内部端子的所述电位相对应的所述逻辑值的逻辑改变；
第二逻辑改变检测电路，所述第二逻辑改变检测电路耦合到所述第二内部端子，以便检测与所述第二内部端子的所述电位相对应的所述逻辑值的逻辑改变；以及
判断电路，所述判断电路耦合到所述存储器电路及所述第一逻辑改变检测电路和所述第二逻辑改变检测电路，
其中，所述第一逻辑改变检测电路检测响应于下述切换而发生的所述第一内部端子的逻辑改变，其中所述切换是由所述第六切换电路进行的从其中根据与所述第二内部端子的所述电位相对应的所述逻辑值使所述第四切换电路和所述第五切换电路进行操作的所述状态到其中根据与所述第二内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第四切换电路和所述第五切换电路进行操作的所述状态的切换，
其中，所述第二逻辑改变检测电路检测响应于下述切换而发生的所述第二内部端子的逻辑改变，其中所述切换是由所述第三切换电路进行的从其中根据与所述第一内部端子的所述电位相对应的所述逻辑值使所述第一切换电路和所述第二切换电路进行操作的所述状态到其中根据与所述第一内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第一切换电路和所述第二切换电路进行操作的所述状态的切换，以及
其中，所述判断电路基于被保持在所述存储器电路中的所述比较结果和所述第一逻辑改变检测电路的检测结果来确定所述第一内部端子的外部连接状态，并基于被保持在所述存储器电路中的所述比较结果和所述第二逻辑改变检测电路的检测结果来确定所述第二内部端子的外部连接状态。
11.一种半导体器件，包括：
第一内部端子；
第二内部端子；
第一切换电路，所述第一切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第一基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第一基准电位的状态之间进行切换；
第二切换电路，所述第二切换电路耦合到所述第二内部端子，以便在其中所述第二内部端子电气地耦合到第二基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第二基准电位的状态之间进行切换；以及
比较器，所述比较器耦合到所述第一内部端子和所述第二内部端子，以便将所述第一内部端子的电位与所述第二内部端子的电位进行比较，
其中，所述第一切换电路和所述第二切换电路根据所述第一内部端子的电位来互斥地操作，
其中所述半导体器件进一步包括：
耦合到所述比较器的存储器电路；
第三切换电路，所述第三切换电路在其中根据与所述第一内部端子的所述电位相对应的逻辑值使所述第一切换电路和所述第二切换电路进行操作的状态与其中根据与所述第一内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第一切换电路和所述第二切换电路进行操作的状态之间进行切换；以及
耦合到所述存储器电路和所述第三切换电路的第三内部端子，
其中，当输入到所述第三内部端子的信号具有第一逻辑值时：
所述第三切换电路选择其中根据与所述第一内部端子的所述电位相对应的所述逻辑值使所述第一切换电路和所述第二切换电路进行操作的所述状态；
所述第三切换电路使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子电气地耦合到所述第一基准电位和所述第二基准电位中的一个，所述耦合到的电位和与对应于所述第一内部端子的所述电位的所述逻辑值不同的逻辑值相对应；以及
所述存储器电路接纳从所述比较器输出的比较结果，以及
其中，当输入到所述第三内部端子的信号具有第二逻辑值时：
所述第三切换电路选择其中根据与所述第一内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第一切换电路和所述第二切换电路进行操作的所述状态；
所述第三切换电路使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子电气地耦合到所述第一基准电位和所述第二基准电位中的一个，所述耦合到的电位和与对应于所述第一内部端子的所述电位的所述逻辑值相同的逻辑值相对应；以及
所述存储器电路保持接纳的所述比较结果。
12.一种半导体器件，包括：
第一内部端子；
第二内部端子；
第一切换电路，所述第一切换电路耦合到所述第一内部端子和所述第二内部端子，以便基于与所述第一内部端子的电位相对应的逻辑值，在其中所述第二内部端子电气地耦合到第一基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第一基准电位的状态之间进行切换；
第二切换电路，所述第二切换电路耦合到所述第一内部端子和所述第二内部端子，以便基于与所述第一内部端子的所述电位相对应的所述逻辑值，在其中所述第二内部端子电气地耦合到第二基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第二基准电位的状态之间进行切换；以及
比较器，所述比较器耦合到所述第一内部端子和所述第二内部端子，以便将所述第一内部端子的所述电位与所述第二内部端子的电位进行比较，
其中，使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子电气地耦合到所述第一基准电位和所述第二基准电位中的一个，所述耦合到的电位和与对应于所述第一内部端子的所述电位的逻辑值不同的逻辑值相对应，
其中所述半导体器件进一步包括：
耦合到所述比较器的存储器电路；
第三切换电路，所述第三切换电路在其中根据所述第一内部端子的所述电位使所述第一切换电路和所述第二切换电路进行操作的状态与其中根据所述第一内部端子的所述电位不使所述第一切换电路和所述第二切换电路进行操作的状态之间进行切换；以及
耦合到所述存储器电路和所述第三切换电路的第三内部端子，
其中，当输入到所述第三内部端子的信号具有第一逻辑值时：
所述第三切换电路选择其中根据所述第一内部端子的所述电位使所述第一切换电路和所述第二切换电路进行操作的状态；
所述第三切换电路使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子电气地耦合到所述第一基准电位和所述第二基准电位中的一个，所述耦合到的电位和与对应于所述第一内部端子的电位的逻辑值不同的逻辑值相对应；以及
所述存储器电路接纳从所述比较器输出的比较结果，以及
其中，当输入到所述第三内部端子的信号具有第二逻辑值时：
所述第三切换电路选择其中根据所述第一内部端子的所述电位不使所述第一切换电路和所述第二切换电路进行操作的所述状态；
所述第三切换电路使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子固定于其中所述第二内部端子电气地耦合到所述第一基准电位的状态和其中所述第二内部端子电气地耦合到所述第二基准电位的状态中的一个；以及
所述存储器电路保持接纳的所述比较结果。
13.一种半导体器件，包括：
第一内部端子；
第二内部端子；
第一切换电路，所述第一切换电路耦合到所述第一内部端子和所述第二内部端子，以便基于与所述第一内部端子的电位相对应的逻辑值，在其中所述第二内部端子电气地耦合到第一基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第一基准电位的状态之间进行切换；
第二切换电路，所述第二切换电路耦合到所述第一内部端子和所述第二内部端子，以便基于与所述第一内部端子的所述电位相对应的所述逻辑值，在其中所述第二内部端子电气地耦合到第二基准电位的状态与其中所述第二内部端子没有电气地耦合到所述第二基准电位的状态之间进行切换；以及
比较器，所述比较器耦合到所述第一内部端子和所述第二内部端子，以便将所述第一内部端子的所述电位与所述第二内部端子的电位进行比较，
其中，使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子电气地耦合到所述第一基准电位和所述第二基准电位中的一个，所述耦合到的电位和与对应于所述第一内部端子的所述电位的逻辑值不同的逻辑值相对应，
其中所述半导体器件进一步包括：
耦合到所述比较器的存储器电路；
第三切换电路，所述第三切换电路在其中根据与所述第一内部端子的所述电位相对应的所述逻辑值使所述第一切换电路和所述第二切换电路进行操作的状态与其中根据与所述第一内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第一切换电路和所述第二切换电路进行操作的状态之间进行切换；以及
耦合到所述存储器电路和所述第三切换电路的第三内部端子，
其中，当输入到所述第三内部端子的信号具有第一逻辑值时：
所述第三切换电路选择其中根据与所述第一内部端子的所述电位相对应的所述逻辑值使所述第一切换电路和所述第二切换电路进行操作的状态；
所述第三切换电路使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子电气地耦合到所述第一基准电位和所述第二基准电位中的一个，所述耦合到的电位和与对应于所述第一内部端子的所述电位的所述逻辑值不同的逻辑值相对应；以及
所述存储器电路接纳从所述比较器输出的比较结果，以及
其中，当输入到所述第三内部端子的信号具有第二逻辑值时：
所述第三切换电路选择其中根据与所述第一内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第一切换电路和所述第二切换电路进行操作的所述状态；
所述第三切换电路使所述第一切换电路和所述第二切换电路进行操作，使得所述第二内部端子电气地耦合到所述第一基准电位和所述第二基准电位中的一个，所述耦合到的电位和与对应于所述第一内部端子的所述电位的所述逻辑值相同的逻辑值相对应；以及
所述存储器电路保持接纳的所述比较结果。
14.如权利要求13所述的半导体器件，进一步包括：
第四切换电路，所述第四切换电路耦合到所述第一内部端子，以便在其中所述第一内部端子电气地耦合到所述第一基准电位的状态与其中所述第一内部端子没有电气地耦合到所述第一基准电位的状态之间进行切换；
第五切换电路，所述第五切换电路耦合到所述第一内部端子，以便在其中所述第一内部端子电气地耦合到所述第二基准电位的状态与其中所述第一内部端子没有电气地耦合到所述第二基准电位的状态之间进行切换；
第六切换电路，所述第六切换电路在其中根据与所述第二内部端子的所述电位相对应的逻辑值使所述第四切换电路和所述第五切换电路进行操作的状态与其中根据与所述第二内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第四切换电路和所述第五切换电路进行操作的状态之间进行切换；
第一逻辑改变检测电路，所述第一逻辑改变检测电路耦合到所述第一内部端子，以便检测与所述第一内部端子的所述电位相对应的所述逻辑值的逻辑改变；
第二逻辑改变检测电路，所述第二逻辑改变检测电路耦合到所述第二内部端子，以便检测与所述第二内部端子的所述电位相对应的所述逻辑值的逻辑改变；以及
判断电路，所述判断电路耦合到所述存储器电路及所述第一逻辑改变检测电路和所述第二逻辑改变检测电路，
其中，所述第一逻辑改变检测电路检测响应于下述切换而发生的所述第一内部端子的逻辑改变，其中所述切换是由所述第六切换电路进行的从其中根据与所述第二内部端子的所述电位相对应的所述逻辑值使所述第四切换电路和所述第五切换电路进行操作的所述状态到其中根据与所述第二内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第四切换电路和所述第五切换电路进行操作的所述状态的切换，
其中，所述第二逻辑改变检测电路检测响应于下述切换而发生的所述第二内部端子的逻辑改变，其中所述切换是由所述第三切换电路进行的从其中根据与所述第一内部端子的所述电位相对应的所述逻辑值使所述第一切换电路和所述第二切换电路进行操作的所述状态到其中根据与所述第一内部端子的所述电位相对应的所述逻辑值的反转逻辑值使所述第一切换电路和所述第二切换电路进行操作的所述状态的切换，以及
其中，所述判断电路基于被保持在所述存储器电路中的所述比较结果和所述第一逻辑改变检测电路的检测结果来确定所述第一内部端子的外部连接状态，并基于被保持在所述存储器电路中的所述比较结果和所述第二逻辑改变检测电路的检测结果来确定所述第二内部端子的外部连接状态。
15.一种用于半导体器件的操作模式设置方法，包括：
将预定电位施加到耦合到第一内部端子的外部端子；
从所述外部端子将与所述预定电位相对应的电位提供到所述第一内部端子；
当所述第一内部端子的电位指示第一逻辑电平时将第二内部端子电气地耦合到第一基准电位；
当所述第一内部端子的所述电位指示第二逻辑电平时将所述第二内部端子电气地耦合到第二基准电位；
将和所述第一内部端子的所述电位相对应的电位与和电气地耦合到所述第一基准电位与所述第二基准电位之一的所述第二内部端子的电位相对应的电位进行比较；以及
响应于比较的结果来设置操作模式，
其中所述设置包括，基于所述比较的结果，生成第一信号和第二信号之一，其中所述第一信号指示所述第二内部端子耦合到所述外部端子，所述第二信号指示所述第二内部端子没有耦合到所述外部端子。
16.如权利要求15所述的用于半导体器件的操作模式设置方法，进一步包括：在所述设置步骤之后，将所述第二内部端子固定于其中所述第二内部端子电气地耦合到所述第一基准电位的状态和其中所述第二内部端子电气地耦合到所述第二基准电位的状态中的一个。
17.如权利要求15所述的用于半导体器件的操作模式设置方法，进一步包括：
在所述设置步骤之后，当所述第一内部端子的所述电位指示所述第一逻辑电平时，将所述第二内部端子电气地耦合到所述第二基准电位；以及
在所述设置步骤之后，当所述第一内部端子的所述电位指示所述第二逻辑电平时，将所述第二内部端子电气地耦合到所述第一基准电位。
CN2008102149208A 2008-03-31 2008-08-29 能够切换操作模式的半导体器件及其操作模式设置方法 Active CN101552256B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008089790A JP5241288B2 (ja) 2008-03-31 2008-03-31 半導体装置及びその動作モード設定方法
JP2008-089790 2008-03-31
JP2008089790 2008-03-31

Publications (2)

Publication Number Publication Date
CN101552256A CN101552256A (zh) 2009-10-07
CN101552256B true CN101552256B (zh) 2012-11-28

Family

ID=41116013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102149208A Active CN101552256B (zh) 2008-03-31 2008-08-29 能够切换操作模式的半导体器件及其操作模式设置方法

Country Status (3)

Country Link
US (3) US7956643B2 (zh)
JP (1) JP5241288B2 (zh)
CN (1) CN101552256B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5301262B2 (ja) 2008-12-19 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置、及び動作モ−ド切換方法
US9893007B2 (en) 2016-04-27 2018-02-13 Semiconductor Components Industries, Llc Packaged semiconductor devices with multi-use input contacts and related methods
JP2018017605A (ja) * 2016-07-28 2018-02-01 ルネサスエレクトロニクス株式会社 半導体装置及びそれを備えた半導体システム
JP6832375B2 (ja) * 2019-02-25 2021-02-24 ウィンボンド エレクトロニクス コーポレーション 半導体集積回路をリバースエンジニアリングから保護する方法
CN112630621B (zh) * 2020-12-16 2023-04-28 北京集创北方科技股份有限公司 一种引脚短路检测电路及检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527491B (en) * 1999-02-02 2003-04-11 Fujitsu Ltd Test method and test circuit for electronic device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5754879A (en) 1996-09-23 1998-05-19 Motorola, Inc. Integrated circuit for external bus interface having programmable mode select by selectively bonding one of the bond pads to a reset terminal via a conductive wire
JP3022415B2 (ja) * 1997-07-03 2000-03-21 日本電気株式会社 プログラマブルバッファ回路
JPH1197473A (ja) * 1997-09-19 1999-04-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法と半導体装置
EP1176637A4 (en) * 1999-01-22 2006-09-13 Hitachi Ltd INTEGRATED SEMICONDUCTOR CIRCUIT AND MANUFACTURE THEREOF
JP2000221226A (ja) * 1999-02-02 2000-08-11 Fujitsu Ltd 電子機器の試験方法、電子機器、及び、半導体装置
JP4629192B2 (ja) * 2000-07-07 2011-02-09 富士通セミコンダクター株式会社 トリミング回路、調整回路及び半導体装置
JP2004047720A (ja) * 2002-07-11 2004-02-12 Renesas Technology Corp 半導体装置
JP2006197564A (ja) * 2004-12-16 2006-07-27 Seiko Epson Corp 信号選択回路およびリアルタイムクロック装置
JP5301262B2 (ja) * 2008-12-19 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置、及び動作モ−ド切換方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW527491B (en) * 1999-02-02 2003-04-11 Fujitsu Ltd Test method and test circuit for electronic device
US7251766B2 (en) * 1999-02-02 2007-07-31 Fujitsu Limited Test method and test circuit for electronic device

Also Published As

Publication number Publication date
US8384434B2 (en) 2013-02-26
US20090243400A1 (en) 2009-10-01
US7956643B2 (en) 2011-06-07
CN101552256A (zh) 2009-10-07
US8952724B2 (en) 2015-02-10
JP2009246087A (ja) 2009-10-22
US20140002135A1 (en) 2014-01-02
US20110215455A1 (en) 2011-09-08
JP5241288B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
CN101552256B (zh) 能够切换操作模式的半导体器件及其操作模式设置方法
US6496033B2 (en) Universal logic chip
CN101552257B (zh) 能够切换操作模式的半导体器件
JP4642298B2 (ja) 双方向接続ライン用のオプトカプラを備えた電気絶縁装置
US7684482B2 (en) Single wire communication circuits and methods
US7932748B1 (en) 2×VDD-tolerant logic circuits and a related 2×VDD-tolerant I/O buffer with PVT compensation
US8112569B2 (en) Integrated circuit and electronic device
TW550884B (en) Configurable switch with selectable level shifting
US6072329A (en) Method and system of minimizing simultaneous switching noise in an electronic device
US8138787B2 (en) Apparatus and method for input/output module that optimizes frequency performance in a circuit
US7292062B2 (en) Distribution of signals throughout a spine of an integrated circuit
KR101026244B1 (ko) 동작 모드를 스위칭할 수 있는 반도체 장치 및 이에 대한 동작 모드 세팅 방법
US8724360B2 (en) Wiring configuration of a bus system and power wires in a memory chip
CN111045361A (zh) 程控npn_pnp切换输入电路和电路板
JP5099403B2 (ja) 信号伝送回路
JP2020184742A (ja) Ｍｏｓｆｅｔ出力型アイソレータ
CN118100639B (zh) 具备方向自识别的双向电压转换电路
JPS5936427A (ja) 出力回路
CN102832837B (zh) 反相器及开关电路
US20100007374A1 (en) On-die thevenin termination for high speed i/o interface
US8122165B2 (en) On-demand power supply current modification system and method for an integrated circuit
JP6075079B2 (ja) 集積回路装置
CN112104250A (zh) 半导体模块及半导体封装件
US20080209169A1 (en) Output Stage Circuit Apparatus for a Processor Device and Method Therefor
KR20130072060A (ko) 반도체 집적회로 및 그의 구동방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: HU'NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101029

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410011 28/F, SHUNTIANCHENG, NO.59, SECTION 2 OF FURONG MIDDLE ROAD, CHANGSHA CITY, HU'NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU'NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101109

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation