CN101548465B - 用于mems振荡器的方法及设备 - Google Patents

Abstract

本发明涉及用于MEMS振荡器的方法及设备。一种谐振器包括CMOS基底，其包括第一电极及第二电极。所述CMOS基底设置成向所述第一电极提供一个或更多控制信号。所述谐振器还包括谐振器结构，其包括硅材料层。所述谐振器结构连接至所述CMOS基底并设置成响应于所述一个或更多控制信号而发生谐振。

Description

用于MEMS振荡器的方法及设备

技术领域

本发明大致涉及振荡器及谐振器。具体而言，本发明提供了用于制造及操作连接至CMOS基底的谐振器的方法及设备。具体而言，在实施例中由CMOS基底来控制一个或更多个单晶硅振荡器结构。在具体实施例中，谐振器结构的至少一部分通过晶片级的层转移处理(layer transferprocess)而由连接至CMOS基底的单晶层制造。本发明的其他实施例具有更广的应用范围。

背景技术

已经使用了石英谐振器作为振荡器及/或感应器件。例如，石英谐振器被广泛地应用在手表中的谐振器及其他应用领域中，由此有利于实现较小的尺寸、较低的成本、以及较高的强度。石英谐振器通过响应于激励而谐振从而工作，该激励可以是物理事件，例如加速度、力、或压力。或者，石英谐振器也可响应于电信号而产生谐振，从而起频率源的作用。

除了石英谐振器之外，微机电***(MEMS)已经被用于制造实现谐振器设计的结构。例如，已经在各种MEMS谐振器中使用了具有极佳机械强度及较高材料品质的硅材料。因为硅的优良材料特性以及通过影响现有的半导体处理技术，硅是用于MEMS谐振器的有吸引力的材料。基于集成电路产业发展出的处理技术，用于硅基MEMS谐振器的制造处理得到了很好的发展。

尽管在MEMS谐振器领域中有一些发展，但业界还需要用于硅基谐振器及振荡器的改进的方法及***。

发明内容

根据本发明，提供了用于振荡器及谐振器的技术。具体而言，本发明提供了用于制造连接至CMOS基底的硅基谐振器并使其工作的方法及设备。具体而言，在一种实施例中由CMOS基底来控制一个或更多个单晶硅谐振器结构。在一种具体实施例中，通过晶片级层转移处理来由接合至CMOS基底的单晶硅层来制造谐振器结构的至少一部分。本发明的其他实施例具有更广泛的可应用范围。

根据本发明的实施例，提供了一种谐振器。该谐振器包括CMOS基底，其包括第一电极及第二电极。所述CMOS基底设置成向第一电极提供一个或更多个控制信号。所述谐振器还包括谐振器结构，谐振器结构包括硅材料层。所述谐振器结构连接至CMOS基底并设置成响应于所述一个或更多个控制信号而发生谐振。

根据另一实施例，提供了一种谐振器***。该谐振器***包括CMOS基底，该基底包括适于提供驱动信号的第一电极以及适于提供感应信号的第二电极。该谐振器***还包括谐振器结构，谐振器结构连接至所述CMOS基底。所述谐振器结构包括机械地连接至CMOS基底的铰链以及具有单晶硅层的硅谐振器。硅谐振器机械地连接至所述铰链。在一种具体实施例中，铰链包括所述单晶硅层。

根据本发明的另一实施例，提供了一种制造谐振器装置的方法。该方法包括提供包括至少一个电极的CMOS基底并将谐振器基底接合至所述CMOS基底。该方法还包括去除一部分谐振器基底以提供谐振器层，并且随后将谐振器层图案化以形成谐振器。在一种具体实施例中，所述的方法还包括将介电层沉积在CMOS基底上，并且在将谐振器基底接合至CMOS基底之前执行CMP处理以形成键合表面。

利用本发明可实现优于常规技术的多项优点。一些实施例提供的方法和***包括具有较长使用寿命及较高可靠性的一个或更多谐振器。其他实施例提供了具有较高精度水平的振荡器***。在一种具体实施例中，利用晶片级层转移处理在单晶硅层中制造谐振器结构。取决于具体实施例，可实现一项或更多项优点。在本说明书中通篇特别是以下描述了上述及其他优点。参考以下详细描述及附图可更好地理解本发明的各个其他目的、特征及优点。

附图说明

图1是根据本发明的实施例的MEMS谐振器的一部分的简化立体视图；

图2是根据本发明的实施例的硅梁谐振器的简化立体视图；

图3A是在横向谐振模式下工作的图2中所示的硅梁谐振器的一部分的简化视图；

图3B是在垂直谐振模式下工作的图2中所示的硅梁谐振器的一部分的简化视图；

图3C是在旋转谐振模式下工作的图2中所示的硅梁谐振器的一部分的简化视图；

图4A-4L示出了用于制造根据本发明的实施例的MEMS谐振器的简化处理流程；

图5是根据本发明的实施例的MEMS振荡器的简化视图；而

图6是用于制造根据本发明的实施例的MEMS谐振器的简化处理流程。

具体实施方式

本发明的实施例提供了用于定时装置领域的MEMS结构。通过将MEMS技术与CMOS电路相结合，能够制造出可广泛应用于各种领域的振荡器及谐振器。这里所描述的示例仅用于说明目的，不应对本发明的实施例构成限制。

图1是示出根据本发明的实施例的MEMS谐振器的一部分的简化立体图。MEMS谐振器100包括机械地连接至一个或更多个柔性构件112的可运动结构110。可运动结构110对利用驱动电极120提供的电信号产生机械响应。相反，感应电极122对可运动结构110的机械振动产生电气响应。尽管在图1中未示出，但CMOS基底为谐振器结构120提供了机械支撑。此外，CMOS基底向谐振器结构提供电输入，并接收来自谐振器结构的电输出。在说明书中，特别是在以下部分将对CMOS基底进行更详细的描述。

尽管示出可运动结构110及柔性构件112的厚度小于图1中电极120/122的厚度，但这并非本发明的实施例所必需。在这里讨论的具体实施例中，由单一层来制造可运动结构110、柔性构件112以及电极120/122，由此提供了具有相同厚度的结构。在其他实施例中，沉积或以其他方式形成的其他层使得根据特定应用领域而形成具有不同厚度的结构。可运动板的形状示例性地示出为圆形。在其他实施例中，对特定的振荡器应用领域采用其他合适的形状。本领域的技术人员可实现各种变化、改变及替代示例。

图2是根据本发明的实施例的硅梁谐振器的简化立体图。参考图2，在一个或更多材料层205中制造多个谐振器结构210。在图2所示的实施例中，谐振器结构210由硅材料(例如，单晶硅)制成，一个或更多导电层沉积在硅材料上。取决于具体应用领域，对谐振器结构的形状及尺寸以及谐振器结构与设置在层205中或层205上的其他部件之间的距离进行选择，以提供预定频率范围内的振荡。利用高度发达的半导体处理技术，在本发明的各个实施例中可方便地对上述结构及尺寸进行高水平控制。尽管图2中未示出驱动及感应电极，但上述电极设置在层205中或层205上以备谐振器结构210之间的相互作用。

图3A是在横向谐振模式下工作的图2所示硅梁谐振器的一部分的简化示图。如图3A所示，可运动构件在形成第一电极220、第二电极222及硅梁谐振器结构210的层所处的平面中振荡。在硅梁谐振器与第二电极222之间由水平箭头示出该平面内的运动。可被驱动的电极220及222以及感应电极分别与硅梁谐振器210电隔离。

在本发明的示例性实施例中，硅谐振器结构的厚度约为0.2μm，取决于具体应用领域，其他实施例可使用更厚或更薄的层。在具体实施例中，硅谐振器由单晶硅层制成，这将在以下详细描述。取决于应用领域，对支撑在CMOS基底201上方的单晶硅梁的尺寸及形状以及各个部件之间的间隙进行选择，以实现预定的振荡特性。图2，3A，3B及3C中所示的形状仅是可行结构的示例，其并不意在对本发明的实施例的范围构成限制。

图3B是在垂直谐振模式下工作的图2所示的硅梁谐振器的一部分的简化示图。在图3B所示的实施例中，通常作为驱动电极的电极230被布置在表面201上或从表面201延伸至谐振器结构210下方的位置。取决于具体的设计，电极230可在尺寸方面小于谐振器结构210，或横向延伸超过谐振器结构的尺寸范围。该电极230使得能够沿垂直方向建立电压，从而如该垂直箭头所示那样为谐振器结构提供谐振垂直振荡。在谐振器结构210沿垂直方向的运动导致电极232及234与谐振器结构210之间的间隙两端的电容发生变化时，可利用图3B所示的电极232及234来感应谐振器结构的运动。本领域的技术人员将构思出各种改变、变化及替代示例。

图3C是在旋转谐振模式下工作的图2所示硅梁谐振器的一部分的简化示图。被彼此异相地驱动的电极240及250被用来驱动处于旋转模式(扭转模式)(如图3C中谐振器结构210右侧的弯曲箭头所示)的谐振器结构210。在其他实施例中，对电极240及250上的电压相位进行选择以提供希望的旋转运动。交替地吸引谐振器结构210的两侧接近或远离驱动电极，利用电极242A及242B来感应谐振器结构的旋转运动。本领域的技术人员可构思出各种改变、变化及替代示例。

图4A-4L示出了用于制造根据本发明的实施例的MEMS谐振器的简化处理流程。图4A-4L所示的处理仅是处理流程的示例，而并不意在对本发明的实施例的范围构成限制。参考图4A，设置CMOS基底410，其包括布置在CMOS基底表面上的多个电极412。这些电极电连接至CMOS基底内的其他电路(未示出)。为了清楚起见，并未示出CMOS基底的其他部件。在一种实施例中，CMOS基底是加工完毕的CMOS基底。CMOS基底可具有逻辑电路及存储器。本领域的技术人员可构思出各种改变、变化及替代示例。

在图4A中，示出过孔成型处理之后的CMOS基底410。可利用低温(例如，低于350℃)PVD金属沉积处理来形成图示的电极412。通常，电极412制造成多层金属堆叠的形式，例如

的氮化钛(TiN)，

的铝，以及另一

的TiN。当然，在替代实施例中，使用导电的及/或为其他层提供机械支撑的其他合适材料来形成电极412。利用使用光刻及蚀刻处理的图案化处理来使沉积之后的电极412图案化。

图4B示出了CMOS基底410上的介电层420的沉积及平坦化。介电层可由氧化硅、氮化硅、氮氧化硅以及其组合等形成。在沉积之后，例如可利用CMP处理来使介电层420的上表面平坦化，以形成具有预定表面粗糙度的结合(bonding)表面。在一种实施例中，表面粗糙度低于

RMS。

在具体实施例中，利用高密度等离子(HDP)绝缘体沉积、平坦化以及图案化处理来制造图4B所示的介电层420。在示出的实施例中，利用化学机械抛光(CMP)处理来实现平坦化，尽管这并非本发明所必需。在图4B所示的实施例中，层420是利用低温(例如，低于350℃)HDP处理沉积的氧化层，尽管在替代实施例中可使用为其他层提供电绝缘及机械支撑的其他层。电极412如此前所示，并在沉积处理过程中被氧化层覆盖。

在实施例中，层420由氧化硅(Si_xO_y，例如，SiO₂)制成，但这并非本发明所必需。可在本发明的范围内使用其他合适的材料。例如，在替代实施例中使用由氮化硅(Si_xN_y，例如，Si₃N₄)制成的层。在其他实施例中，使用氮氧化硅(SiON)来制造层420。此外，在根据本发明的另一替代实施例中使用多晶硅材料(包括无定形多晶硅)。可以使用上述材料的组合来形成复合层。具有合适特性(包括与下方的层形成牢固的键、到CMOS基底410的良好附着性、以及机械刚性)的材料可用于替代图4B所示的氧化硅材料。

此外，在本发明的一些实施例中，考虑到与装置基底相关的结构，来执行用于沉积制造层420的单个层或多个层的处理。例如，一些CMOS电路会因执行高温沉积处理而受到不良影响，因为这些高温沉积处理可能损坏金属(例如，铝回流)或导致与CMOS电路相关的结的扩散。因此，在本发明的一种实施例中，使用低温沉积、图案化、以及蚀刻处理(例如在低于500℃的温度下执行的处理)来形成层420。在另一实施例中，使用在低于500℃的温度下执行的沉积、图案化、以及蚀刻处理来形成层420。

在一种实施例中，具有第一预定厚度的层420被沉积在CMOS基底410上。在一种实施例中，第一厚度约为2μm。在其他实施例中，第一厚度的范围从约1.0μm至约3.0μm。当然，厚度将取决于具体的应用领域。在一些沉积处理中，在整个基底上沉积的层420的上表面是均匀的，由此形成平坦表面。但是，沉积之后的平坦表面并非本发明所必需。在一种沉积处理中，电极412的图案化性质使得层420的厚度随着横向位置的不同而发生改变，由此产生并非完全平坦的上表面。

为了使沉积的层420的上表面平坦化，在本发明的实施例中执行可选的CMP步骤。由图4B所示的层420的上表面示出通过CMP处理形成的结果，其中层420的厚度是小于第一厚度的第二厚度。在CMP处理过程中，去除了材料，由此形成具有第二厚度的、高度抛光并平坦化的层。在一种实施例中，平坦化表面的均方根(RMS)粗糙度低于或等于约

如下所述，在CMP处理过程中形成的极光滑表面有助于图4E所示的基底键合(bonding)。在根据本发明的一些实施例中，层420的第二厚度约为0.8μm。可替代地，在其他实施例中，第二厚度范围为约0.5μm至约2.5μm。当然，厚度取决于具体应用领域。

图4C示出了在介电层420中形成腔430。如下详述，根据具体的应用领域来选择腔的尺寸。参考图4C，利用图案化及材料去除处理(例如蚀刻)来在层420内形成腔430。腔430从沉积层420的上表面延伸至CMOS基底的顶部。如下详述，选择腔的尺寸以为MEMS谐振器的可运动部分提供旋转空间。尽管为了清楚起见未在图4C中示出，但在CMOS基底的各个部分形成有其他的腔，用于利用同一基底制成的其他MEMS谐振器。

腔430具有取决于腔的深度和横向面积的容积，所述深度垂直于层420的上表面来测定。根据本发明的实施例，由层420的上表面限定的表面积大于腔430的组合横向面积。相较于腔的横向面积，由层420的上表面提供的更大的表面积有助于结合图4E所述的基底键合，因为键合面积大于未键合面积。在一种实施例中，对于每100μm²的层420的表面，腔的横向面积约为25μm²。因此，在形成腔之前，腔的横向面积范围从层420的上表面的总原始表面积的百分之几到百分之几十，键合面积延伸到层420的大部分表面积。因为这些面积比率的原因，在本发明的实施例中，在与键合区域相关的层转移处理之后的键合率(bonding yield)较高。

作为制造处理的另一部分，如图4D所示，使绝缘体上硅(SOI)晶片实体上接近CMOS基底。图4D所示的SOI晶片包括单晶硅层，氧化层，以及基底层。在替代实施例中，使用了可包括植入层或其他隔离层的其他SOI基底。从法国的Soitec of Bernin、位于CA，San Jose的SiliconGenesis公司、或位于MO，St.Peters的MEMC Electronic Materials公司可获得适用于这里描述的实施例的SOI基底。

在本发明的实施例中，取决于具体应用领域，为层440的各种厚度提供由图4D部分地示出的层转移处理。例如，对于大致沿垂直于层440的平面的方向振荡的谐振器，层440的厚度范围设置为从约1.0μm至约0.1μm不等。对于这种薄层，为谐振器结构提供足够的柔性以响应于布置在谐振器结构横向或下方的相应电极的致动而垂直于层440的平面振荡。另一示例性谐振器结构使用沿大致平行于层440的平面的方向振荡的谐振器结构。对于这些示例性谐振器，层440的厚度通常从约1.0μm至约10.0μm不等。

图4E示出了将SOI晶片键合至CMOS基底的晶片键合处理。在一些实施例中，该键合处理是适于保护CMOS基底上的集成电路的低温处理。如图4E所示，在基底键合处理过程中，SOI晶片的单晶硅层440键合至介电层420的上部。在于2007年2月6日公告的、发明名称为“Method andStructure for Forming an Integrated Spatial Light Modulator”的美国专利号7,172,921中提供了与基底键合处理相关的其他信息，该申请亦为本申请人所有，并通过引用为各种目的将其包含在本说明书中。

可利用各种技术来实现基底键合。在具体实施例中，利用可在键合界面形成化学键的室温共价键合处理来实现键合。上述低温键合处理保持了CMOS基底的结构及电路完整性。例如通过等离子活化或湿处理等来清洁并活化各个面。使活化的面彼此接触以完成粘贴动作。在一些键合处理中，在各个基底结构上提供机械力以将这些面压靠在一起。在层440是硅而层420是氧化硅的实施例中，在两个面之间形成硅承载键合(bearingbonds)。在替代实施例中，在键合之前在层420的上表面上形成氧化层以提供氧化物至氧化物键合界面。在一个实施例中通过CMP处理来抛光层420的上表面，同时还抛光层440的键合表面，由此提供有利于共价键合处理的极光滑表面。根据本发明的实施例，在基底键合处理中未使用中间键合材料(例如，环氧树脂)。当然，本领域的技术人员可构思出各种改变、变化及替代示例。

根据本发明的实施例，使用提供了具有键合面积/总面积比率大于10％的界面的键合技术。例如，通过粘合测试，键合面积大于层420的上表面的表面积的10％。在其他实施例中，键合面积/总面积比率大于50％。在其他实施例中，键合面积/总面积比率大于80％。键合面积随着总界面面积的增大将形成扭转弹簧铰接层与连接至基底的支撑结构之间的更牢固的机械连接。

如图4E所示，在键合处理过程中，在两个基底之间形成密封腔。如本说明书通篇所详述，在图4C所示的处理过程中利用光刻及蚀刻处理预先形成的腔430为MEMS谐振器的各个元件在工作时的旋转提供了空间。CMOS基底界定了腔的下边界而氧化层420的厚度界定了腔的高度。因此，CMOS基底的各部分与层440之间的分离距离由介电层420的厚度来界定。

根据一些实施例，薄SOI基底被用于直接植入处理，在部分基底键合及薄化处理过程中使用这种处理。在一些实施例中，未使用外延处理，由此使单晶硅层具有更低的成本及更佳的均匀性。在其他实施例中，为了增大单晶硅层440的厚度，在最初制造SOI晶片之后使用外延处理。此外，尽管图4D示出了使用包括单晶硅层440的SOI晶片，但这并非本发明的实施例所必需。例如，包括外延多晶硅的硅层也落入本发明的范围内。如参考图4D所述，层440可以包括由外延、溅射、或其他沉积处理形成的一个或更多个子层，其厚度部分地取决于具体谐振器的应用。因此，本发明的实施例为层440提供了各种厚度，由此使得柔性层转移处理容易规模化以提供适用于各种不同装置的层厚。本领域的技术人员可构思出各种改变、变化及替代示例。

图4F及图4G示出了去除SOI晶片上部的研磨(lapping)、磨削(grinding)、蚀刻或其他薄化处理。在磨削过程中，通常会发生图4F及图4G所示的厚度变化。在图4F中，厚度变化与层444相关，在图4G中，厚度变化与层446相关。在图4F及图4G所示的薄化处理之后，如图4H所示暴露出氧化层442。在图4I中所示的实施例中，利用蚀刻处理来完成对SOI晶片位于氧化层上方那部分的去除，以暴露出单晶硅层440。在其他实施例中利用其他材料去除处理来使氧化层及/或单晶硅层暴露。本领域的技术人员可构思出各种改变、变化及替代示例。如图4I所示在去除氧化层使单晶硅层暴露之后，如以下详述可使用其他制造处理来制造谐振器结构。

在其他实施例中，使用非SOI晶片的其他晶片来提供键合至如图4I所示的CMOS基底的谐振器层(例如，单晶硅层)。例如，另一处理包括将植入氢的(hydrogen-implanted)硅晶片键合至CMOS基底。然后，在键合处理之后，使单晶硅层从硅晶片劈开以形成如图4I所示的结构。本领域的技术人员可构思出各种改变、变化及替代示例。

如图4J所示，穿过单晶硅层及介电层蚀刻形成过孔。在该处理过程中暴露出电极412的一部分。如图4J所示，蚀刻出过孔450a及450b以提供结构的各个不同层之间的电接触路径。例如，过孔450a是在电极412a与在后续处理步骤中制成的驱动电极(未示出)之间提供电连接的过孔。类似的，过孔450b是在电极412b与感应电极(未示出)之间提供电连接的过孔。以下给出对过孔的几何形状及位置的其他描述。通常采用两步蚀刻处理来蚀刻穿过硅层440及介电层420，并在形成电极412的金属-4(metal-4)层的上表面处终结。过孔的截面轮廓为逐渐变细的形状，其中过孔的顶部具有比过孔的底部更大的面积。利用这种锥形过孔，PVD处理在后续沉积处理中可提供连续材料层。

图4K示出了形成金属层454(例如，使用沉积处理)以提供单晶硅层的上表面与电极之间的电接触。在本发明的一些实施例中，利用低温(低于350℃)化学汽相沉积(CVD)处理来沉积共形(conformal)的钛层，其为过孔提供台阶状覆盖并将单晶硅层440的上表面与电极412电连接。因此，提供了硅与电极之间的电连接。可由合适的导电材料(包括Al，Ti，TiN，TiW及其组合等)来制造金属层454。在替代实施例中采用其他过孔栓(via plug)形成处理以提供与图4K所示类似的结构。本领域的技术人员可构思出各种改变、变化及替代示例。

除了图4K所示的设计之外，替代实施例可采用硅层440的掺杂来实现电极性能。而其他替代实施例则利用图4K所示掺杂及电接触两者的结合。因此，利用电导体的结合来对来自形成为CMOS基底的一部分的金属电极412及电极460及462的电流进行导通。

图4L示出了使金属及硅层图案化以形成一个或更多电极结构及一个或更多可运动结构。参考图4L，驱动电极460及感应电极462设置在可运动结构464的两侧，可运动结构464被利用柔性构件(未示出)机械地连接至CMOS基底。为了制造图4L所示的结构，利用光刻处理来对部分晶片进行掩模，并利用适于金属、硅、及介电材料的蚀刻处理来进行蚀刻。当然，其他去除处理方式也落入本发明的范围内。根据本发明的实施例，由单晶硅构件制造可运动结构464可提供包括高可靠性的诸多优点。

在本发明的具体实施例中，图4L所示的结构的界定过程被分为两个或更多个光刻/蚀刻处理。例如，可运动结构界定过程蚀刻包括采用提供约0.18μm临界尺寸的深紫外线(DUV)光刻的图案化方法，而驱动及感应电极图案化蚀刻包括采用提供约0.6μm临界尺寸的i线(i-line)光刻的图案化方法。在其他实施例中，由在制造过程中使用的处理步骤来提供约0.1μm的临界尺寸。因此，尽管在图4L中示出为单一处理，但在一些实施例中采用了具有不同解决方案的多个光刻及蚀刻步骤以降低处理成本同时提供所需的均匀性及控制。利用本发明的这些实施例，可取决于各种因素(包括所需处理时间及所需临界尺寸等)来制成可运动结构464与电极460/462之间的间隙466。

应当注意，在一些实施例中，谐振器结构与电极之间的尺寸或间隙(例如横向的间隙466及垂直方向的介电层420的厚度)被随着各个***部件的工作的谐振模式变化来确定。对于谐振器结构沿垂直方向运动的谐振模式下的工作，谐振器结构与电极之间的垂直方向间隙是取决于具体谐振***的预定值。因此，对各个层的厚度以及层440与CMOS基底之间的分隔距离(随介电层420的厚度而变化)进行选择，这作为***设计的一部分。在一些应用领域中，该垂直方向间隙为亚微米级，而在其他应用领域中，其可以达到几微米至几十微米。

对于谐振器结构横向(即沿大致平行于层440的方向)运动的谐振模式下的工作，在层440的平面中测量到的电极与谐振结构之间的间隙466的尺寸是预定值，用于可运动构件464的沿水平面的振荡并用于处理公差。对于振荡平行于层440的这种模式，电极与谐振器结构之间的间隙466是适于提供希望电压及电容的预定值，所述电压和电容用于以希望谐振频率来驱动谐振器结构。作为示例，在一些应用领域中，谐振器结构在层440的平面内的运动幅度处于纳米量级。因此，谐振器结构与电极端部之间的亚微米级的间隙适于这些应用领域。

应当注意，在本发明的实施例中，在制造MEMS谐振器结构之前完成CMOS结构。因此，CMOS基底中的晶体管层被布置在电极下方，而电极布置在晶体管层与谐振器结构之间。相较于在形成MEMS器件之后制造CMOS器件的技术方案，更易于实现到CMOS基底的连接。

图5是根据本发明实施例的MEMS振荡器的简化示意图。MEMS振荡器包括MEMS谐振器，其包括CMOS基底510及谐振器结构512。如上所述，谐振器结构包括通过一个或更多个弹簧或铰链连接至CMOS基底的可运动构件(例如，可运动板)以及通常布置在可运动构件的相对两侧的驱动及感应电极。在具体实施例中，弹簧/铰链以及可运动构件全部通过由含硅层提供的一片连续材料制成。

由CMOS基底提供的控制信号电耦合至驱动电极，由此引发可运动结构的振荡运动。接着，可运动结构的运动引发电连接至CMOS基底的感应电极处的电信号。利用感应电极处的电信号来为锁相环PLL提供输入，PLL接着电耦合至驱动电极。因此，在计算机控制下并/或利用来自定时输出时钟信号530的输入，通过PLL 520提供控制及反馈以使振荡器适于特定应用领域的工作。

图6是根据本发明的实施例用于制造MEMS谐振器的简化处理流程。制造谐振器装置的方法600包括提供包括至少一个电极的CMOS基底(步骤610)。通常，CMOS基底包括逻辑电路、存储器以及/或其他器件。在本发明的实施例中，在这里所述的制造处理之前已完成对CMOS基底的制造。因此，本发明的实施例与一些技术方案不同，在这些技术方案中，先制造谐振器结构，随后执行处理以提供与CMOS基底相关的功能。因此，如本说明书通篇所述，特别如以下详述，本发明的实施例提供了与完成的CMOS基底连接的单晶硅谐振器，并在考虑了完成的CMOS基底上已有的电路的前提下执行对单晶硅谐振器的处理。

通常采用沉积处理并随后进行诸如CMP的平坦化处理来使平坦化介电层形成在或沉积在CMOS基底上(步骤612)。CMP处理被用于形成键合表面，该表面将被用于在后续将谐振器结构接合至CMOS基底。利用一次或更多次光刻处理来在平坦化介电层中形成多个腔(步骤614)。采用层转移处理来使谐振器基底接合至CMOS基底(步骤616)。在一种实施例中，层转移处理是晶片级层转移处理。为了保护在CMOS基底上形成的电路，通过使用低温键合处理来在本实施例中执行层转移处理，换言之，温度不会损坏预先形成在CMOS基底上的电路。

在一些实施例中，谐振器基底是SOI基底，并利用包括单晶硅层的SOI基底来执行层转移处理。在其他实施例中，SOI基底或晶片可以包括一个或更多个外延层，从而使层具有预定的厚度及成分。如本说明书通篇所述，由层转移处理提供的灵活性使得对谐振器结构的制造能够实现适于具体应用领域的各种谐振频率。

该方法还包括去除一部分谐振器基底以提供谐振器层(步骤618)并使谐振器层图案化以形成谐振器(步骤620)。作为示例，去除一部分谐振器基底可以包括执行包括磨削、研磨或其他类似处理在内的一个或更多处理。通过这些去除处理，为后续图案化暴露出谐振器层。例如，在一种实施例中，执行回蚀处理以暴露谐振器基底上的硅层。

上述一系列步骤提供了根据本发明的实施例用于制造谐振器装置的方法。如图所示，该方法采用一系列步骤的组合，这些步骤包括形成可运动微机结构的途径。也可提供其他替代方法，其中，可增加步骤，省去一个或更多步骤，或以不同次序提供一个或更多步骤而不脱离所附权利要求的范围。在本说明书中可发现本方法的其他细节。

虽然已经参考了其具体实施例及特定示例描述了本发明，但应当理解，其他实施例也可落入本发明的精神及范围内。因此，应根据所附权利要求及其等同技术方案来确定本发明的范围。

关联申请的引用

本申请依据35U.S.C§119(e)要求于2006年12月5日递交的发明名称为“Method and apparatus for MEMS oscillator”的美国临时专利申请号60/868,710的优先权，通过引用将该申请的全部内容包含在本说明书中。

Claims (27)

1.一种谐振器，包括：

CMOS基底，其包括第一电极及第二电极，其中，所述CMOS基底设置成向所述第一电极提供一个或更多个控制信号；以及

谐振器结构，其包括硅材料层，所述谐振器结构连接至所述CMOS基底，并设置成响应于所述一个或更多个控制信号而发生谐振；以及

布置在所述CMOS基底与所述谐振器结构之间的介电层，所述介电层中形成有空腔，所述空腔的尺寸被选择来为所述谐振器结构中的可运动构件提供振荡空间。

2.根据权利要求1所述的谐振器，其中，

所述第一电极适于提供驱动信号；

所述第二电极适于提供感应信号。

3.根据权利要求1所述的谐振器，其中，

所述第一电极与所述第二电极是同一电极。

4.根据权利要求2所述的谐振器，还包括连接至所述第一电极及所述第二电极的锁相环。

5.根据权利要求1所述的谐振器，其中，所述硅材料层包括单晶硅层。

6.根据权利要求5所述的谐振器，其中，所述单晶硅层包括层转移界面。

7.根据权利要求5所述的谐振器，其中，所述谐振器结构设置成沿与所述单晶硅层垂直的方向运动。

8.根据权利要求7所述的谐振器，其中，所述单晶硅层的厚度小于或等于1.0μm。

9.根据权利要求8所述的谐振器，其中，所述单晶硅层的厚度小于或等于0.5μm。

10.根据权利要求5所述的谐振器，其中，所述谐振器结构设置成沿与所述单晶硅层平行的方向运动。

11.根据权利要求10所述的谐振器，其中，所述单晶硅层的厚度大于或等于1.0μm。

12.根据权利要求11所述的谐振器，其中，所述单晶硅层的厚度大于或等于10.0μm。

13.根据权利要求5所述的谐振器，其中，所述谐振器结构设置成在扭转模式下旋转。

14.一种谐振器***，包括：

CMOS基底，其包括：

适于提供驱动信号的第一电极；

适于提供感应信号的第二电极；

谐振器结构，其连接至所述CMOS基底，所述谐振器结构包括：

机械地连接至所述CMOS基底的铰链；

具有单晶硅层的硅谐振器，所述硅谐振器机械地连接至所述铰链；以及

布置在所述CMOS基底与所述谐振器结构之间的介电层，所述介电层中形成有空腔，所述空腔的尺寸被选择来为所述硅谐振器提供振荡空间。

15.根据权利要求14所述的谐振器***，其中，所述CMOS基底包括晶体管层及金属互连层，所述金属互连层布置在所述晶体管层与所述谐振器结构之间。

16.根据权利要求14所述的谐振器***，其中，所述铰链包括所述单晶硅层。

17.根据权利要求14所述的谐振器***，其中，所述介电层包括氧化硅材料或氮化硅材料中至少一者。

18.根据权利要求14所述的谐振器***，其中，所述CMOS基底与所述谐振器结构之间的分隔距离由所述介电层的厚度界定。

19.根据权利要求14所述的谐振器***，还包括穿过所述介电层的多个过孔栓。

20.一种方法，用于制造谐振器装置，所述方法包括：

提供包括至少一个电极的CMOS基底；

将介电层沉积在所述CMOS基底上；

在所述介电层中形成空腔；

将谐振器基底经所述介电层而接合至所述CMOS基底；

去除一部分所述谐振器基底以提供谐振器层；并且

随后对所述谐振器层进行图案化以形成谐振器，其中，所述空腔的尺寸被选择来为所述谐振器提供振荡空间。

21.根据权利要求20所述的方法，其中，所述CMOS基底至少包括逻辑电路。

22.根据权利要求20所述的方法，其中，将所述谐振器基底接合至所述CMOS基底的步骤包括执行晶片级层转移处理。

23.根据权利要求22所述的方法，其中，所述晶片级层转移处理包括低温键合处理。

24.根据权利要求20所述的方法，其中，所述谐振器基底包括绝缘体上硅基底。

25.根据权利要求20所述的方法，其中，去除一部分所述谐振器基底的步骤至少包括在所述谐振器基底上的研磨处理或磨削处理。

26.根据权利要求25所述的方法，还包括执行回蚀处理以暴露所述谐振器基底上已有的硅层。

27.根据权利要求20所述的方法，还包括：

在将所述谐振器基底接合至所述CMOS基底之前，执行CMP处理以形成键合表面。

Images