CN101542703A - 制造半导体的方法和设备 - Google Patents

制造半导体的方法和设备 Download PDF

Info

Publication number
CN101542703A
CN101542703A CNA2007800322944A CN200780032294A CN101542703A CN 101542703 A CN101542703 A CN 101542703A CN A2007800322944 A CNA2007800322944 A CN A2007800322944A CN 200780032294 A CN200780032294 A CN 200780032294A CN 101542703 A CN101542703 A CN 101542703A
Authority
CN
China
Prior art keywords
panel
substrate panel
carriage
described substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800322944A
Other languages
English (en)
Other versions
CN101542703B (zh
Inventor
文森特·陈
罗登·托帕西欧
尼尔·麦克莱伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI Technologies ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC filed Critical ATI Technologies ULC
Publication of CN101542703A publication Critical patent/CN101542703A/zh
Application granted granted Critical
Publication of CN101542703B publication Critical patent/CN101542703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种封装多个半导体芯片的方法包括：提供具有第一热膨胀系数(CTE)的基片面板；提供具有第二CTE的托架，该第二CTE小于该第一CTE；分别将该基片面板和该托架加热到第一和第二高温；将在大约该第一高温的该基片面板安装到托架以提供该托架和该基片面板之间的连接，该托架处于所述第二高温；以及将该托架和该基片面板从该第一和第二高温冷却，由此在至少一个方向将该基片面板张紧。加强面板可以贴附到该基片面板，并且加热至一个高温，而该基片面板加热到一个高温。多个模片可以安装并且电连接至该基片面板。该多个模片的底部填充可利用贴附到该基片面板的加强面板进行。

Description

制造半导体的方法和设备
技术领域
[0001]本发明大体上涉及电子设备封装，更具体地涉及半导体芯片封装，包括薄芯和无芯基片的封装。
背景技术
[0002]半导体芯片封装的最显著的挑战之一是避免在封装过程中基片翘曲或其他损伤。
[0003]随着多个工业部分寻求更薄且更轻的半导体芯片，半导体制造工业正朝着使用由一个或多个整体电路模片形成、安装在薄芯或无芯基片上的半导体封装发展。
[0004]然而，随着芯厚度和/或密度减小，或者随着单独的芯完全消除，基片的封装和随后的处理变得更加困难。这主要是因为基片的强度和刚性降低以及在装配和装配后工艺和加工期间导致的易损性。一个问题是在制造过程中(例如，当模片和其他部件附着于该基片时)产生的基片翘曲，特别是对于薄芯和无芯基片封装。
[0005]各种不同的制造步骤会引起该基片温度显著增加，这会导致翘曲。基片的翘曲会使得模片破裂并且产生无效半导体芯片。另一与基片翘曲有关的问题会是差的基片共面性，其使得该半导体芯片封装更难以与其他装置互连。
[0006]通常使用加强环以支撑或者增加基片的刚性是已知的。并且，使用固定在该基片上的散热器以在该集成电路封装操作期间散热也是已知的。这些部件通常通过粘合或者焊接安装到该基片。然而，在安装这些部件中会出现困难。在安装加强或者散热器部件期间，翘曲或者其他损伤会发生于该基片。
[0007]一个具体的工艺，其会引起该封装的基片和其他元件温度显著增加，并会导致该基片特别易于翘曲，是覆晶模片的底部填充(under-filling)。底部填充用来补偿模片和基片之间的热膨胀率的差以及吸收在该封装使用期间受到的物理冲击应力。该底部填充材料可以是工程环氧树脂。该底部填充可以流进该模片和该基片之间的间隙中所需要的位置。一旦该底部填充固化，该芯片、底部填充和基片作为一个整体一起变形，从而大大限制该芯片和该基片之间的相对变形。
[0008]然而，当施加该底部填充(其通常是环氧树脂)时，与这个步骤相关的热量会导致在该基片中产生热应力，其容易翘曲该基片。这至少部分是由于这样的因素导致的，即该模片的热膨胀系数(CTE)远低于该基片的CTE。例如，该模片的CTE的是大约5ppm以及该基片的CTE是大约16ppm。当施加该粘合环氧树脂以将该模片和基片粘合在一起时，该基片和模片会在该模片贴附工艺和该底部填充工艺期间膨胀。该模片贴附工艺和该底部填充工艺两者通常在高温下对该模片和基片执行。一旦基片和模片的组合与将该基片和模片粘合在一起的环氧树脂一起冷却，会由于该基片和模片的CTE差导致翘曲。
[0009]在已知的制造半导体芯片封装的方法中，特别是在制造由薄芯或无芯基片制成的封装时，加强环的贴附通常在该底部填充工艺之后执行。这通常是为了避免在该加强环的贴附过程中压迫该模片凸起和该模片和该基片之间的连接(即，该底部填充降低贴附该加强环时，该模片和该基片在该焊接凸起/板连接部的任何相对运动)。然而，结果是在该底部填充工艺过程中，缺乏对该基片的完全支撑以抵抗翘曲。
[0010]通常，在半导体芯片封装制造中，使用基片面板，其可为多个独立的半导体芯片形成基片。多个芯片的部件可同时添加到较大的基片面板。在部件安装后，该较大的基片面板和部件组合可切割成形(singulate)(即分离)为多个单独的半导体芯片封装。
[0011]然而，将用于多个半导体芯片的部件安装到单个基片面板将增加上面提到的加工和处理问题。另外，在加工和处理期间，该基片面板的总体尺寸会增加应力，至少在该面板的某些部分。
[0012]因此，需要一种改进的半导体芯片封装工艺，特别是对于那些具有薄芯或者无芯的基片的封装。
发明内容
[0013]根据本发明一个方面，提供一种封装多个半导体芯片的方法，包括：提供具有第一热膨胀系数(CTE)的基片面板；提供具有第二CTE的托架，该第二CTE小于该第一CTE；分别加热该基片面板和该托架至第一和第二高温；将在大约该第一高温下的该基片面板安装至该托架以提供该托架和该基片面板之间的连接，该托架处于该第二高温；和将该托架和该基片面板从该第一和第二高温冷却，由此在至少一个方向将该基片面板张紧。
[0014]按照本发明的另一方面，提供一种封装多个半导体芯片的方法，包括：提供基片面板；利用基本上刚性的托架从该基片面板下面支撑该基片面板；当该加强面板加热到第一高温以及该基片面板加热到第二高温时，将加强面板贴附到该基片面板，从而该基片面板设置在该托架和该加强面板之间；将多个模片安装并且电连接到该基片面板；和利用贴附到该基片面板的加强面板底部填充该多个模片。
[0015]按照本发明另一方面，提供一种封装多个半导体芯片的方法，包括：提供具有第一热膨胀系数(CTE)的基片面板；提供包括多个加强件的加强面板，该加强面板具有小于该第一CTE的第二CTE；当该加强面板处于第一高温以及该基片面板处于第二高温时，将该加强面板贴附到该基片面板；分别将该基片面板和该加强面板从该第二和第一高温冷却，以在至少一个方向将该基片面板张紧；和将该基片面板和该加强面板切割成形为多个半导体芯片封装。
[0016]在结合附图阅读下面本发明具体实施例的详细描述后，本发明的这些和其他特征将对于本领域技术人员变得更加明显。
附图说明
[0017]在附图中，仅作为示例描述本发明的实施例，
[0018]图1是具有薄芯的半导体芯片封装的示例的俯视图，该封装可使用本发明示范实施例的方法和设备制作；
[0019]图2是图1的半导体芯片封装的仰视图；
[0020]图3是图1中3-3处的剖视图；
[0021]图4a是以本发明示范性实施例的方式制造具有薄芯或者无芯基片的半导体芯片封装的工艺的流程图，；
[0022]图4b是以本发明示范性实施例的方式制造具有薄芯或者无芯基片的半导体芯片封装的另一工艺的流程图；
[0023]图5是托架、基片面板和加强面板的俯视图，仅示出部分该加强面板；
[0024]图6a-d是图5中6位置的放大的俯视示意图，详细说明托架的销钉与基片面板中开口的互连；
[0025]图7是该托架、基片面板、加强面板和可选的散热器与图8类似的分解剖视示意图；
[0026]图8是该托架的图5中8-8处的剖视图，基片面板和加强面板安装在该托架上；和
[0027]图9是切割成形后的半导体芯片封装的俯视图，其包括模片、基片和加强环。
具体实施方式
[0028]图1、2和3，显示反转芯片球形栅格阵列(FC-BGA)半导体芯片封装100。半导体芯片封装100包括基片120，其具有上部模片侧面120a和下部装置贴附表面120b。基片可具有薄芯121。薄芯121可以由任何本领域技术人员已知的适合的材料制成，包括合适的聚亚胺树脂、聚亚胺合金、非合金聚合物，如BT环氧树脂、金属复合物、陶瓷、陶瓷或玻璃复合物，或者类似的复合物，或者其他合适的材料或者材料组合。
[0029]如图3，芯121的深度在大约700μm至大约900μm的范围。芯121可以是薄芯基片。薄芯121的厚度为大约0.1至0.5mm，以及可以在大约零至0.10mm的范围。然而，可以认识到在某些基片中，该芯厚度将大于或者小于这个范围，而在别的基片，可以根本不提供芯。
[0030]芯121具有上侧面121a和下侧面121b。芯121可以在表面121a、121b的一个或两个上粘合或以其他方式贴附一个或多个导电层123，其通常由多层材料制成。多层型层123可以由薄铜层制成，并且还可包括额外的介电层，其可以形成或设在该铜层的顶部上。在薄芯基片中，多层型层123具有总的厚度，在薄芯表面121的每个表面上通常厚度在大约10μm至大约25μm范围。
[0031]在无芯基片中，该多层型层(一组在该模片侧面，另一组在焊球侧)总的组合厚度在大约130μm的量级。
[0032]半导体模片170(包括一个或多个有效半导体电路)可利用本领域技术人员已知的技术固定在基片120的上部模片侧面上，其具有颠倒的构造，即该焊接球连接并贴附在该模片上，而对应的板在基片121的该模片侧面121a上。
[0033]如图2进一步所示，基片120的下侧面120b上的焊接球115栅格阵列在使用中将封装100以本领域技术人员公知的方式与其他装置电气互连。
[0034]为了提高该封装100的刚性，加强环111可进一步固定于基片120，如利用在配对表面之间的层中提供的适当的粘结剂直接固定在该基片上。环11沿基片120的边缘延伸。环111可以固定在该基片120的一个侧面或者两个侧面；在图1、2和3中所示的封装100，加强环111贴附在该基片120的模片侧面120a。
[0035]加强环111可以由本领域技术人员公知的任何材料制成，包括不锈钢、碳素钢、FR5、FR4、铜、铝等。还可使用各种不同构造的加强环111，如本领域技术人员所公知的。
[0036]除了主要用于提高封装100的刚性的加强环111外，还可以或者备选地提供单独的散热器135(在图1和3中仅以虚线示出)。例如，散热器135可形成为一片平的、刚性的、导热金属(如镀镍铜)，并且厚度为大约0.5mm至大约0.7mm。可以本领域技术人员公知的方式通过使用导热粘结层将该散热器的表面粘附到加强环111的配对表面，从而固定散热器135而变成封装100的一部分。散热器135会增加整个封装100的厚度和/或重量。散热器135可以直接接触该模片170的上表面，并因此从该模片170传导走热量。作为替代，散热器可以整体地形成为该加强环111的一部分或者与之结合，从而一个结构或构件提高刚性和散热。
[0037]尽管在1、2和3中，示出FC-BGA封装，但是本发明的方法和设备可用于制造其他的半导体芯片封装，包括反转芯片针脚栅格阵列封装、丝焊封装、其他具有或者不具有BGA球的阵列应用和结合薄芯或者无芯基片的其他类型的封装。
[0038]下文中公开利用具有芯的基片以本发明示范性实施例的方式封装半导体芯片的方法，包括封装具有薄芯或者无芯基片的芯片的方法。
[0039]具体地，在图7中示出基础部件，其可用于该示范性的方法中以形成半导体封装100。在图4a和4b中示出两个示范性方法的步骤。如图7中所示，可用于该方法的部件包括托架300、基片面板125、加强面板110，以及可选地包括散热器面板151。
[0040]本文中：术语“基片面板”指的是细长的相对平且薄的材料片，该材料适于(一旦切割成形)为多个半导体芯片封装的每个提供基片；术语“加强面板”指的是细长的材料片，其适于(一旦切割成形)为多个半导体芯片封装的每个提供加强件；以及术语“散热器面板”指的是细长材料片，其适于(一旦切割成形)为多个半导体芯片封装的每个提供散热器。
[0041]总的说来，形成半导体芯片封装(例如，封装100)的方法在装配过程中可使用托架300，可将基片面板125安装在该托架上。基片面板125可包括大于单个半导体芯片封装100的材料面板，配置为分开的区域的阵列，这个阵列可以切割成形为多个用于多个分开的封装的单个基片120，其每个具有封装100的形式。仅作为示例，基片面板125宽度和长度尺寸在大约16cm至大约60cm的范围内选择。
[0042]利用固定于并且由托架300支撑的基片面板125，以及在切割成形之前，用于与封装100类似的封装的部件(图7中未示)可以安装在该基片面板125上，减小危及封装100阵列的风险。基片面板可以这样安装于托架300，即当在该托架上时，将该基片面板张紧。
[0043]并且，方法可使用细长的加强面板110，其将形成多个分开的加强环111，并因此可为多个封装(类似封装100)的每个提供加强件111(图1和3)。加强面板110可以安装至基片面板125以增强其整体强度和刚性，并且抵抗翘曲以及保护由基片面板125形成的单个基片120。
[0044]同时，该基片面板125以及任何贴附在其上的部件的加热和冷却可在该基片面板125支撑在托架300上时发生。
[0045]如下文将更详细描述的，通过选择具有合适热膨胀系数(CTE)的材料，该基片面板125可以设为在相对加强面板110和/或托架300的纵向和横向之一或者两者张紧。另外，应当注意到具体部件的CTE不是始终不变的，例如，如果该部件不是完全由同种材料制得。然而，本文中，当关于一个部件谈论CTE时，可认为其意思是指那个部件的平均CTE。
[0046]利用这些方法制造得到的半导体芯片封装100因此具有更大的结构强度。
[0047]具体地，参照图4A和4B，在步骤200，可以贴附基片面板125(其可以是无芯或者薄芯基片面板)以支撑托架300。这个步骤可以在高温下执行，例如在大约60至大约80摄氏度的范围，以及可在大约60摄氏度。托架300和基片面板125两者的加热可以在自动安装中使用热的安装块执行，以及基片面板125可以使用装载设备设在该托架300的上表面上。基片面板125和托架300可以加热至基本上相同的温度或者至两个不同的温度，只要能在基片面板125上施加张力)。
[0048]在步骤210，其在图4a和4b两者的方法中，发生在安装模片170或者加强面板110之前，无源部件(未示)(例如，表面安装电容、线圈和电阻)可以安装到基片面板125。这个步骤通常不会在高温下进行，尽管一些部件的安装工艺会导致局部温度上升。然而，这些工艺不会产生显著的热量而翘曲基片面板125。
[0049]在步骤220，其可发生在贴附模片170之间(图4B)或者贴附模片170(图4A)之后，加强面板110可以贴附到基片面板125的上表面。如下面更详细描述的，步骤220可涉及使用环氧树脂或其他热固塑料或粘结剂，并因此发生在一个或多个高温下，如大约160摄氏度。
[0050]托架300、基片面板125和加强面板110的加热可以使用具有加热块或热环境的自动装载设备进行，以及该加强面板110可使用具有热环境或加热块的自动装载设备设置在该托架300的上表面。这种可用来在结合在一起之前将环氧树脂施加到该加强面板110和/或该基片面板125的设备，包括具有热块和压力应用装置的设备以在大约150℃的温度下固化胶水。
[0051]可选地，在步骤225，为多个基片120提供散热器的散热器面板150也可增加到基片面板125。步骤210、220和225可按照顺序发生、同时进行、部分重叠，或者以其他任何顺序进行。
[0052]在步骤230，多个模片170可以贴附到基片面板125。通常，通过利用回流熔炉增加热量而回流提供在模片170上的焊接，该熔炉涉及大约240至大约250摄氏度的温度范围，并且可以是大约240摄氏度。
[0053]在步骤242，可以本领域技术人员公知的方式提供这里所指的“底部填充”，其包括模片底部填充、模具底部填充和类似的密封工艺。
[0054]传统上，加强面板110在步骤220的贴附可以按照图4A和图4B两者中公开的方法，在该模片底部填充工艺242之前进行。托架300可在该底部填充中，为基片面板125提供足够的刚性。尤其在与图4A的方法类似的方法中，其中加强面板110在模片贴附过程(步骤230)之后而在该底部填充工艺(步骤242)之前贴附到基片面板125。该托架300将为基片面板125提供足够的刚性，从而该模片170和基片面板125之间的连接在该加强面板贴附期间不会过度受压和偏转，即使还没进行底部填充。
[0055]在与图4A和4B的方法类似的方法中，当该底部填充发生在步骤242时，基片面板125夹在加强面板110和托架300两者之间，其两者会分别在基片面板125的上表面和下表面上施加张力。
[0056]在步骤242的底部填充工艺中，托架300，基片面板125和加强面板110可以加热到大约100至大约120摄氏度以允许该底部填充材料(其可以是环氧树脂)移动到适当的位置，然后固化，将该模片和该基片粘合在一起。
[0057]在步骤242之后，基片面板125可以从托架300去除，这可以在高温下执行。这个温度可以与该基片面板125在步骤200最初贴附到托架300所处的温度相同。
[0058]一旦从托架300去除，基片面板125的取向可以在步骤244之前调转。然后，在步骤244，该焊接球115(其为这些封装100的每个形成焊接球栅格阵列)可以贴附到该基片面板125的焊接球侧。
[0059]在步骤245，基片面板125在该基片面板的多个位置打有烙印和/或以其他方式标记，也是以本领域技术人员公知的方式。这样，在切割成形/分开为单独的封装100后，每个封装100可具有单独的烙印和/或标记。在一些示例性实施例中，步骤245在模片贴附之后而在切割成形之前的任何方便的时候执行。
[0060]最后，在步骤260，基片面板125可以切割成形(即切分)和分开为多个单独的封装100。这通过利用锯、激光切割装置或类似的装置切割结合的基片面板125和加强面板110而实现。
[0061]便宜地，托架300作为无源部件提供支撑，以及模片170贴附到基片面板125。
[0062]图5，6和7进一步说明托架300的使用。托架300可以是连续的片或者板，由一个或多个具有在纵向和横向截面都具有矩形实心轮廓截面的材料制成(例如见图7中)。托架300可这样选择，即其适于贯穿将该基片面板处理为多个与封装100类似的半导体芯片的封装过程，在整个基片面板125的底部表面上提供支撑和刚性。
[0063]用于托架300的示例性的合适材料包括玻璃纤维基或类型产品，如FR4，和其他合适的材料或者这些材料的组合。托架300可具有任何合适的厚度。由于托架300不变成封装100的一部分，其可具有任意的但是合适的厚度。例如，由FR4制成的托架300的厚度可在大约1-2cm范围。当然，托架300的厚度、宽度或长度可不一致。托架300类似地可不具有一致的横截面，以及此外该横截面可不具有矩形形状，或者实心截面轮廓。
[0064]在一些可选实施例中，托架300可具有沿其长度隔开的有限数目的孔(未示)。另外，托架300不必是平的矩形板。其他的构造是可能的，但是托架300应当在基片面板125的整个底部表面下方提供足够的支撑。托架300的构造可与被支撑的基片的形状高度一致，并且外周可延伸至该基片面板125的外周，或者超出外周一小段距离。
[0065]托架300的上表面300a可以是平的并因此提供平的基底，其上支撑基片面板125的下表面125b。
[0066]便宜地，托架300提供的支撑允许面板125移动通过半导体封装生产线。托架300可以通过机器人、传送带等的任意组合沿一路径移动。安装在基片面板125的部件的加工可以由机器人进行。
[0067]托架300可以在一个或多个方位移动通过该封装装配工序，如下面描述的。例如，托架300可以基本上水平定向而通过部分、基本上全部或者全部生产线路径。具体地，托架300可以由一个或多个移动装置移动，从而该基片面板125可以安装在其上。基片125可以正确地定位，并且朝向以及相对托架300的上表面移动，从而基片面板125的下表面125b可平放在托架300的上表面300a。在其他实施例中，托架300也可以或可选择地移向该基片面板125。
[0068]为了实现托架300和基片面板125的正确定位，直立的定位突出(其可以配置为托架300的销钉122)可以***对应的槽(其可以是形成在基片面板125中的孔124)。使用孔124和定位销122仅是该基片面板125如何可分开地固定于托架300以形成可分开的机械连接的一个示例。仅作为示例，其他连接机构包括夹钳。
[0069]然而，出于下文中描述的理由，该连接机构会为一定量的该基片面板125的横向和/或径向收缩留出余地。
[0070]便宜地，托架300可以由热膨胀系数(CTE)接近制作加强面板110的材料的CTE的量级的材料制成。例如，托架300由FR4制作，并且CTE的范围为大约14-16ppm，然而，加强面板110由CTE大约14ppm的碳钢制成。
[0071]托架300和加强面板110的材料可以这样选择，即它们各自的CTE使得该托架CTE与该加强面板CTE的比值(“托架/加强件CTE比”)在大约1.0至大约1.1的范围。
[0072]该材料可以选择为使得该托架/加强件CTE比基本上等于1，并因此在运行温度下当经受温度改变时收缩和膨胀相同的量。
[0073]基片面板125可以由这样的材料制成，其CTE选择为在大约15ppm至大约17ppm的范围，明显大于托架300和/或加强面板110的CTE。
[0074]基片面板125和托架300可以选择为它们各自的CTE使得该基片CTE与该托架CTE的比值(“基片/托架CTE比”)在大约1至大约1.1的范围。
[0075]基片面板125可因此在步骤200在高温下(如大约60至大约90摄氏度的范围以及可以在大约60摄氏度)安装在托架300上。当托架300和基片面板125的组合冷却，基片面板125将张紧并且保持张紧。托架300和基片面板125的冷却可以只是因为将该组合放在相对冷的室温/环境温度中而发生。这个张力是由于将托架300上的销钉122设在基片面板125的孔124中(该销钉在孔124啮合该基片面板125的内表面)，以及该基片面板125试图比托架300收缩更大量的趋势所导致。取决于该孔124和销钉122的构造，基片面板中产生的张力可以在一个或多个方向(如横向地以及纵向地)。
[0076]参照图6A和6B，在图6B中示出销钉122a在基片面板中相对基片面板125的安装位置。如图6B中可见，当基片面板125a和托架300处于高温时，将通过该孔124a容纳销钉122a。当基片面板125a和托架300冷却时，基片面板125a(希望其比托架300收缩更多)会啮合孔124a的内部上的表面部分224a，如图6a所示。因此，施加在基片面板125a上的力F会将该基片面板125a张紧。要注意，万一将该托架300和基片面板125a加热到高于与图6B相关的温度，在销钉122a啮合相对的表面部分225a之前，基片面板125a将具有相对小的膨胀能力，其可将该基片面板125a压缩，这是不希望的并且会导致基片面板125翘曲和/或挠曲。
[0077]参照图6C和6D，示出可与销钉122a类似的销钉122b在基片面板中相对基片面板125b的安装位置。如可见的，在该基片面板125b和托架300加热期间，可通过孔124b容纳该销钉122a。孔124b可以不同于孔124a配置。当该基片面板125b和托架300冷却时，该基片面板125(希望其比该托架收缩更多)将在如图6C的孔124b的内部上啮合表面部分224b。因此，施加在基片面板125b的力F将该基片面板张紧。要注意，万一将该托架300和基片面板125b加热到超过与图6d有关的温度，基片面板125a在销钉122a啮合相对的表面部分225b之前将具有相对的膨胀空间，并由此避免将基片面板125a压缩。
[0078]突出和孔可有各种不同的构造以实现图6c和6d中所示的功能。
[0079]再回到图4a和4b所示的方法，在基片面板125贴附到该托架300之后，托架300可以与基片面板125一起移动，从而各种部件可贴附到该基片面板125。这种额外的部件可以是表面安装部件，其可以是无源器件，如电阻、电容或者电感。该部件还可包括有源器件，如对于特殊应用所需要的分立式晶体管。
[0080]在该加强面板110、也许在单个散热器面板110贴附之前贴附表面安装部件是有利的。表面安装器件贴附可用的可用基片顶部表面区域125a可以增加并且可提供增加的该加强环组件10设计上的灵活性。该托架300可提供足够的刚性以克服该薄芯或者无芯基片的缺陷并且允许在贴附该加强面板110之前贴附该表面安装或者其他部件。部件可安装至基片面板125以为多个封装100提供部件。本领域技术人员已知的技术和设备可用来执行这种部件安装。例如，在通过在大约160摄氏度固化环氧树脂的安装工艺期间和/或在例如大约240-260摄氏度的焊接工艺期间会产生热量。
[0081]在部件安装完成后，可移动托架300用以进一步处理。
[0082]在图4b的方法中，加强面板110可在贴附模片170之前贴附到基片面板125的上表面125a。在图4a的方法中，该加强面板110可以在贴附该模片170之后贴附。
[0083]该加强面板110可以配置为提供多个加强环111，其可以邻近该多个基片120的每个的周界。当采用其他加强构造时，加强面板110可以不提供多个加强环。另外，不是采用复合加强面板，多个单独的加强件可贴附到该基片面板125。
[0084]加强面板110可以凭借本领域技术人员公知的方法和设备直接贴附到基片面板125的上表面部分125a。例如，当环氧树脂(如ABLESTIKTM8700K，来自National Starch和Chemical Company)施加在配对表面之间并且这些表面压到一起时，加强面板110和基片面板125会受热。在该加强面板110安装到基片面板125期间，托架300可提供对加强面板110和基片面板125的支撑。
[0085]如图5所示，加强面板110可以形成为具有孔118的片，通过该孔可容纳模片170从而贴附到该基片，如下文所描述的。加强面板110提供有纵向隔开的槽116a、横向槽116b和角槽116e。当基片120和部件分为单独的封装100时，槽116a-116c允许加强面板110的多个中间部分从加强面板110的边缘框部分分开。因此，加强面板110的小的突耳部分152仍保持为贴附在分开的加强环111上，切割成形后如图9所示的。
[0086]如本领域技术人员将理解的，可在复合形式的加强面板110中使用多种不同的加强环构造，取决于具体的应用。不管该加强元件的具体设计则样，都需要使在切割成形期间必须切割和丢弃的加强环组件的材料最少。
[0087]加强面板110与托架300、特别是与基片面板125的定位，可以凭借加强面板110的定位孔134与提供在托架300中的定位销122来完成。定位销122可因此构造为具有足够的长度以通过该基片面板125的孔124并且啮合该加强面板110的孔134。
[0088]该加强面板110的孔134示为从该加强面板110的任意一端稍向内凹以使可使用区域最大。该加强面板110的其他孔134沿该加强面板的边缘提供，如图5所示。可使用孔作为加强面板110一部分的备选的布置，只要该布置为具体的应用提供足够的机械连接。
[0089]加强面板110可使用已知的设备安装于该基片面板125，如自动胶水施加和布置机，其可以商业方式得到。合适的环氧树脂或其他热固塑料层可施加在两个表面(通常起初是该加强面板110的配对表面)之间以实现该基片面板125和该加强面板110之间的永久粘合。
[0090]加强面板110可以贴附到基片面板125的上表面125a，其中两者均已加热到在大约150至170摄氏度范围的温度，以及可以是大约160摄氏度。该加强面板110和基片面板125可加热至大约同样的高温或者两个不同的温度。然而，无论哪一种情况，当冷却加强面板110和基片面板125，该加强面板(不希望其与该基片面板收缩一样多)将施加张力，如果不是在纵向和横向两个方向，也是在至少其中一个方向上施加该张力。托架300、基片面板125和加强面板110的冷却可以仅是将该组合经受相对冷的室温/环境温度的结果。
[0091]该加强面板110和基片面板125的表面125a之间的粘合可以利用工程化环氧树脂、另一种热固塑料或者其他合适的粘结剂实现。一旦环氧树脂到达其活化温度(例如，160-200摄氏度)，其会固化并且在该加强面板110和基片面板125之间形成永久粘合。
[0092]该环氧树脂材料的CTE可选择为与整个结构相容，但是通常不管控。该基片材料和该加强材料通常控制该加强面板110和基片面板125之间的相互作用，该环氧树脂材料产生小的影响或者没有影响。
[0093]加强面板110粘合到该基片面板125的组合，产生整体上强度和刚性增强的组合，并且其本身能够更好地承受进一步的封装处理步骤。
[0094]在具有给定CTE的基片面板125夹在上面的加强面板110和下面的托架300(每个的CTE小于该基片面板的CTE)之间的组合中可以实现更大的好处。这个效果包括当经受进一步的制造工艺，具体包括该底部填充工艺时，刚性以及抗该基片面板125翘曲的更进一步增强。
[0095]然而，还可以认识到，该加强面板110的CTE不应当比该基片面板110的CTE小太多，以至于当该基片面板110受热(如在底部填充期间)以及其试图膨胀时，该加强面板110施加的张力不能完全消除，并且该基片面板不能够收缩足够程度，从而在该基片面板110中将发生挠曲。
[0096]另外，选择该托架300和加强面板125的CTE，使得有可能将该加强面板110(贴附到该基片面板125)从托架拆卸。
[0097]在一些实施例中，加强面板110或者基片面板125还可具有销钉，其容纳在另一加强面板110和基片面板125的配对的槽中。因此，可以增强该加强面板110和该基片面板125之间的粘结连接。
[0098]可选地，散热器面板150(图7)可以贴附在该加强面板110顶部。这个粘合也可以由合适的环氧树脂、热固塑料、或者合适的粘结剂实现。该散热器的材料可以选择为除了实现导电和散热功能外，该CTE还可以非常接近该加强面板110的CTE的量级或者与之相同。这样，该散热器面板150将不会干扰所需要的该加强面板110和该基片面板125之间的相互作用。
[0099]在图4B所示的方法中，一旦贴附加强面板110，多个集成电路-模片170可贴附到基片面板125的上表面。在图4a的方法中，该加强面板110在贴附模片170之后贴附。
[00100]模片170可包括嵌入在该模片中的大规模集成电路。例如，模片170可为专用集成电路，如微处理器、图形处理器等。模片170可通过形成在该加强面板110中的多个隔开的中央孔118的每个在大体上中间位置贴附到基片120。尽管在图5中仅示出四个加强面板110中具体的孔118，但是模片170可以通过任意数目的形成在该加强面板110上的孔118设在该基片面板125上。
[00101]模片170可以每个贴附到基片面板125的上表面125a，并且电连接到表面125a的连接部分。该物理贴附和电连接可以本领域技术人员公知的任何方式执行。
[00102]一旦贴附模片170，就可以着手进行各种已知的处理步骤以确保该模片170和该基片面板125之间足够的机械和电子互连。
[00103]例如，如果模片170是倒装式芯片，其会需要在步骤242经历模片底部填充，如上面所述的。
[00104]随后，具有加强面板110和贴附在其上的无源部件的基片面板125可从托架300移走，如在步骤246阐述的。因此，托架300可以再用，而与传统方法中载条不是受损就是结合到该封装的装置中形成对比。托架300能再次使用是有好处的并且可降低可变制造成本。
[00105]通过将该基片和该托架加热至大约60至90摄氏度，然后使用特别设计的夹具或者自动机器分开，从而可以物理方式拆卸托架300。
[00106]一旦拆掉托架300，基片面板110等的组合可被进一步处理，例如提供外部装置连接能力。例如，在图4A和4B，在步骤244，可执行球安装和回流步骤以形成球栅格阵列。
[00107]另外各种烙印和/或标记可应用到该基片面板125、模片170、加强面板110和/或其他安装部件，从而每个单个半导体芯片封装将被打上标记和/或烙印，如商标、厂商名称、产品编号、序列号等。可使用本领域技术人员公知的工艺和设备打上标记和/或烙印。
[00108]具体的处理步骤可依赖于具体的芯片以及封装技术和应用而变化。
[00109]一旦托架300从该基片面板125去除，将该复合结构移到工作台1260，在这里将该基片面板125和所贴附的加强面板110切割成形。
[00110]用于切割成形的工艺和设备是本领域技术人员公知的，并且可容易由本领域的人员修改以将组合的基片面板125和加强面板110分开为单独的封装的集成电路芯片。可用于切割成形的合适设备的示例包括使用锯床和激光切割***。
[00111]在切割成形期间，将沿与槽116a-116c对准的线切割该基片面板125和加强面板110，以便将这些带分成单独的集成电路芯片封装。
[00112]在图9中示出切割成形的封装100的俯视图，覆盖在基片面板125的切割成形的部分上。模片170在该加强面板110的孔118中贴附到该基片部分125a。在优选实施例中，为提供相对均匀的热分布曲线以及其他原因，将该模片170位于该切割成形的基片部分125a中间。
[00113]加强面板110的设计可有效地使用该基片面板125以最小化成本并且最大化所生产的封装器件100的数量。如图9所示，只有该加强面板110的切割成形部分的突耳152延伸至该切割成形的基片部分125a的边缘。这会减少浪费的基片材料，并且会降低制造成本。
[00114]在一些备选实施例中，当该基片面板125贴附到托架300时进行切割成形。托架300的存在通过提供基底而有助于切割成形工艺，在该基底上切割具有贴附部件的该组合的基片面板、加强面板。然而，通常该基片面板125的底部表面需要处理，因此该托架必须拆掉以执行该处理。所以，该基片将必须重新贴附该托架以执行切割成形，这一点可能不太理想。通常，对于给定的应用，可选择合适的顺序。
[00115]如这里所使用的，该术语“包括”意思是“包括但不限于”，且不构成对任何概括性语句的限制，这种语句跟随紧接着的具体的或类似的条目或物品。
[00116]可以进一步理解的是本发明不限于这里描述和所示的实施例，其认为是仅仅对执行本发明最佳模式的说明，以及操作的部件和细节的形式、大小和布置均可修改。本发明意图是包含在由权利要求限定的主旨和范围内的所有这样的修改。
[00117]当然，上面描述的实施例仅是为了示例而绝不是限制。所描述的执行本发明的实施例容易受到部件的形状、布置或操作的细节和顺序的任何修改的影响。本发明意图是包含在如权利要求定义的范围内的所有这样的修改。

Claims (40)

1.一种封装多个半导体芯片的方法，包括：
a)提供具有第一热膨胀系数(CTE)的基片面板，；
b)提供具有第二CTE的托架，该第二CTE小于所述第一CTE；
c)分别将所述基片面板和所述托架加热至第一和第二高温；
d)将在大约所述第一高温的所述基片面板安装到所述托架以提供所述托架和所述基片面板之间的连接，所述托架处于大约所述第二高温；
e)将所述托架和所述基片面板从所述第一和第二高温冷却，由此在至少一个方向将所述基片面板张紧。
2.根据权利要求1所述的方法，其中所述第一和第二高温基本相同。
3.根据权利要求1所述的方法，其中所述托架和所述基片面板之间的连接是机械连接，从而当所述托架和所述基片面板冷却时，该托架将在纵向和横向的至少一个方向上向所述基片面板施加张力。
4.根据权利要求3所述的方法，其中所述机械连接包括：所述托架和所述基片面板之一包括多个突出，其适于容纳在所述托架和所述基片面板的另一个中对应的多个槽中，从而所述基片面板在纵向和横向的至少一个方向上由容纳在所述基片面板的所述槽中的所述突出施加的力张紧。
5.根据权利要求4所述的方法，其中所述突出在所述托架上，所述槽在所述基片面板中。
6.根据权利要求4所述的方法，其中所述突出和所述槽配置为当所述托架是当所述托架面板加热超过所述第一高温以及所述基片面板加热超过所述第二高温时，允许所述基片面板膨胀而所述突出不会将所述基片面板压缩。
7.根据权利要求1所述的方法，其中所述连接是可操作的以当所述托架加热超过所述第一高温和所述基片面板加热超过所述第二高温时，允许所述基片面板膨胀而所述托架不会将所述基片面板压缩。
8.根据权利要求1所述的方法，进一步包括在(c)之后，
f)将多个模片安装并电连接到所述基片面板。
9.根据权利要求8所述的方法，其中所述安装和电连接包括回流多个焊接凸起。
10.根据权利要求8所述的方法，进一步包括，在(d)、(e)后底部填充所述多个模片。
11.根据权利要求10所述的方法，进一步包括在(d)之后但在(e)、(f)之前将加强面板贴附到所述基片面板从而所述基片面板设在所述托架和所述加强面板之间。
12.根据权利要求10所述的方法，，进一步包括在(e)、(g)之后将所述基片面板、所述多个模片和所述加强面板分割成形为多个半导体芯片封装，每个具有所述多个模片的至少一个。
13.根据权利要求11所述的方法，，进一步包括在(f)、(g)之后将所述基片面板、所述多个模片和所述加强面板分割成形为多个半导体芯片封装，每个具有所述多个模片的至少一个。
14.根据权利要求13所述的方法，进一步包括在(g)、(h)之前将所述托架从所述基片面板拆掉。
15.根据权利要求1所述的方法，其中所述基片面板具有薄芯。
16.根据权利要求1所述的方法，其中所述基片面板无芯。
17.根据权利要求7所述的方法，其中所述基片面板具有薄芯或者无芯。
18.根据权利要求14所述的方法，其中所述基片面板具有薄芯或者无芯。
19.一种封装多个半导体芯片的方法，包括：
a)提供基片面板；
b)利用基本上刚性的托架在所述基片面板下面支撑所述基片面板；
c)当所述加强面板加热至第一高温和所述基片面板加热至第二高温时，将加强面板贴附到所述基片面板，从而所述基片面板设在所述托架和所述加强面板之间；
d)将多个模片安装并且电连接至所述基片面板；以及
e)利用贴附到所述基片面板的所述加强面板底部填充所述多个模片。
20.根据权利要求19所述的方法，其中(c)在(d)之后进行。
21.根据权利要求19所述的方法，其中(c)在(d)之前进行。
22.根据权利要求19所述的方法，，进一步包括在(e)、(f)之后将所述基片面板、所述多个模片和所述加强面板分割成形为多个半导体芯片封装，每个具有所述多个模片的至少一个。
23.根据权利要求22所述的方法，进一步包括在(f)、(h)之前将所述托架从所述基片面板拆掉。
24.一种封装多个半导体芯片的方法，包括：
a)提供具有第一热膨胀系数(CTE)的基片面板，；
b)提供包括多个加强件的加强面板，所述加强面板具有小于所述第一CTE的第二CTE；
c)当所述加强面板在第一高温和所述基片面板在第二高温时，将所述加强面板贴附到所述基片面板；
d)分别将所述基片面板和所述加强面板从所述第二和第一高温冷却，以在至少一个方向将所述基片面板张紧；和
e)将所述基片面板和所述加强面板分割成形为多个半导体芯片封装。
25.根据权利要求24所述的方法，其中所述第一高温与所述第二高温基本上相同。
26.根据权利要求24所述的方法，进一步包括，
在(c)、(e)之前，利用基本上刚性的托架从所述基片面板下面支撑所述基片面板，从而所述基片面板设在所述托架和所述加强面板之间。
27.根据权利要求26所述的方法，其中所述托架具有小于所述第一CTE的第三CTE。
28.根据权利要求27所述的方法，其中所述第二CTE基本上等于所述第三CTE。
29.根据权利要求28所述的方法，其中利用所述托架和所述基片面板被加热至大约共同的第三高温而将所述托架机械连接到所述基片面板，从而当所述托架和所述基片面板冷却时，该托架将在纵向和横向的至少一个方向施加张力至所述基片面板。
30.根据权利要求29所述的方法，其中所述托架和所述加强面板施加张力在所述基片的相对表面上，倾向于降低所述基片面板翘曲的可能性。
31.根据权利要求24所述的方法，其中利用具有活化温度的热固性粘结剂将所述加强面板贴附到所述基片面板，和其中所述热固性粘结剂被加热到所述活化温度以便在所述基片面板和所述加强面板之间产生耐热粘合。
32.根据权利要求24所述的方法，进一步包括在(c)之前，
g)将多个模片安装和电连接至所述基片面板。
33.根据权利要求32所述的方法，其中所述安装和电连接包括回流多个焊接凸起。
34.根据权利要求32所述的方法，，进一步包括，在(c)、(f)后底部填充所述多个模片。
35.根据权利要求34所述的方法，进一步包括在(f)、(g)之后将所述托架从所述基片面板拆掉。
36.根据权利要求27所述的方法，其中所述第一CTE、所述第二CTE、所述第三CTE是相互关联的，从而当所述托架、所述基片面板和所述加强面板处于室温时，所述托架和所述加强面板施加张力至所述基片面板。
37.根据权利要求24所述的方法，其中所述基片面板具有薄芯。
38.根据权利要求24所述的方法，其中所述基片面板无芯。
39.根据权利要求29所述的方法，其中所述基片面板具有薄芯或者无芯。
40.根据权利要求35所述的方法，其中所述基片面板具有薄芯或者无芯。
CN2007800322944A 2006-08-31 2007-08-29 制造半导体的方法 Active CN101542703B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/469,256 2006-08-31
US11/469,256 US7985621B2 (en) 2006-08-31 2006-08-31 Method and apparatus for making semiconductor packages
PCT/US2007/077115 WO2008027968A1 (en) 2006-08-31 2007-08-29 Method and apparatus for making semiconductor packages

Publications (2)

Publication Number Publication Date
CN101542703A true CN101542703A (zh) 2009-09-23
CN101542703B CN101542703B (zh) 2012-06-13

Family

ID=38917682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800322944A Active CN101542703B (zh) 2006-08-31 2007-08-29 制造半导体的方法

Country Status (4)

Country Link
US (1) US7985621B2 (zh)
EP (1) EP2057672B1 (zh)
CN (1) CN101542703B (zh)
WO (1) WO2008027968A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709202A (zh) * 2011-03-25 2012-10-03 美国博通公司 一种集成电路封装及其组装方法
CN103367181A (zh) * 2012-04-02 2013-10-23 国际商业机器公司 用于接合基板的方法和设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7592594B2 (en) * 2006-11-13 2009-09-22 Raytheon Company Method of construction of CTE matching structure with wafer processing and resulting structure
US7666714B2 (en) * 2006-12-29 2010-02-23 Intel Corporation Assembly of thin die coreless package
US7842552B2 (en) * 2007-10-12 2010-11-30 International Business Machines Corporation Semiconductor chip packages having reduced stress
US7741151B2 (en) * 2008-11-06 2010-06-22 Freescale Semiconductor, Inc. Integrated circuit package formation
US20140048951A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
US20140239569A1 (en) 2013-02-26 2014-08-28 International Business Machines Corporation Universal clamping fixture to maintain laminate flatness during chip join
KR101563909B1 (ko) 2014-08-19 2015-10-28 앰코 테크놀로지 코리아 주식회사 패키지 온 패키지 제조 방법
US11302592B2 (en) 2017-03-08 2022-04-12 Mediatek Inc. Semiconductor package having a stiffener ring
US10573579B2 (en) * 2017-03-08 2020-02-25 Mediatek Inc. Semiconductor package with improved heat dissipation
US11315883B2 (en) * 2019-11-12 2022-04-26 Advanced Micro Devices, Inc. Integrated circuit product customizations for identification code visibility

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812191A (en) * 1987-06-01 1989-03-14 Digital Equipment Corporation Method of forming a multilevel interconnection device
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
DE19600928A1 (de) * 1996-01-12 1997-07-24 Ibm Vorrichtung zur Handhabung von Leiterplatten und deren Herstellung
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
US20010052647A1 (en) * 1998-05-07 2001-12-20 3M Innovative Properties Company Laminated integrated circuit package
US6191360B1 (en) * 1999-04-26 2001-02-20 Advanced Semiconductor Engineering, Inc. Thermally enhanced BGA package
US6338985B1 (en) * 2000-02-04 2002-01-15 Amkor Technology, Inc. Making chip size semiconductor packages
US6717241B1 (en) * 2000-08-31 2004-04-06 Micron Technology, Inc. Magnetic shielding for integrated circuits
US6903278B2 (en) * 2001-06-29 2005-06-07 Intel Corporation Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
US7015066B2 (en) * 2001-09-05 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly
US7045890B2 (en) * 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US6576073B2 (en) * 2001-12-11 2003-06-10 Celerity Research Pte. Ltd. Adhesive control during stiffener attachment to provide co-planarity in flip chip packages
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6780733B2 (en) * 2002-09-06 2004-08-24 Motorola, Inc. Thinned semiconductor wafer and die and corresponding method
US6949404B1 (en) * 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
US6956291B1 (en) * 2003-01-16 2005-10-18 National Semiconductor Corporation Apparatus and method for forming solder seals for semiconductor flip chip packages
TWI300261B (en) * 2003-07-02 2008-08-21 Advanced Semiconductor Eng Chip package structur
US6864165B1 (en) 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
JP4089577B2 (ja) * 2003-09-25 2008-05-28 トヨタ自動車株式会社 筒内噴射用インジェクタ
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
JP4460341B2 (ja) 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
EP1775768A1 (en) 2004-06-04 2007-04-18 ZyCube Co., Ltd. Semiconductor device having three-dimensional stack structure and method for manufacturing the same
JP4620515B2 (ja) * 2005-04-11 2011-01-26 ルネサスエレクトロニクス株式会社 インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709202A (zh) * 2011-03-25 2012-10-03 美国博通公司 一种集成电路封装及其组装方法
CN102709202B (zh) * 2011-03-25 2015-07-01 美国博通公司 一种集成电路封装及其组装方法
CN103367181A (zh) * 2012-04-02 2013-10-23 国际商业机器公司 用于接合基板的方法和设备
CN103367181B (zh) * 2012-04-02 2016-02-24 国际商业机器公司 用于接合基板的方法和设备

Also Published As

Publication number Publication date
EP2057672B1 (en) 2020-06-03
US20080057625A1 (en) 2008-03-06
US7985621B2 (en) 2011-07-26
WO2008027968A1 (en) 2008-03-06
CN101542703B (zh) 2012-06-13
EP2057672A1 (en) 2009-05-13

Similar Documents

Publication Publication Date Title
CN101542703B (zh) 制造半导体的方法
US7563651B2 (en) Method of fabricating a substrate with a concave surface
CN101312162B (zh) 一种制造半导体器件的方法
US8384203B2 (en) Packaging structural member
US20060272150A1 (en) Module and method for fabricating the same
CN102194759B (zh) 半导体元件封装体、环结构、及制造半导体封装体的方法
CN1192041A (zh) 半导体器件的制造方法
US6670223B2 (en) Coupled-cap flip chip BGA package with improved cap design for reduced interfacial stresses
US6501171B2 (en) Flip chip package with improved cap design and process for making thereof
US7531386B2 (en) Semiconductor package
US6699731B2 (en) Substrate of semiconductor package
US20060043553A1 (en) Chip package having a heat spreader and method for packaging the same
US7786554B2 (en) Stress-free lead frame
CN101278393A (zh) 半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法
US20110316150A1 (en) Semiconductor package and method for manufacturing semiconductor package
KR100962100B1 (ko) 전자부품의 제조방법 및 열전도부재의 제조방법 및전자부품용 열전도부재의 실장방법
US7602060B2 (en) Heat spreader in a flip chip package
US6867483B2 (en) Stress-free lead frame
US20040173903A1 (en) Thin type ball grid array package
JP4515810B2 (ja) 半導体装置およびその製造方法
TW202410348A (zh) 半導體裝置
JP2973841B2 (ja) 電子部品製造方法
CN114730753A (zh) 用于装配构件的半成品、装配构件的方法和半成品的应用
JP2010109153A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant