CN101499455B - 应用于结构式特定用途集成电路的电源架构 - Google Patents
应用于结构式特定用途集成电路的电源架构 Download PDFInfo
- Publication number
- CN101499455B CN101499455B CN2008100054078A CN200810005407A CN101499455B CN 101499455 B CN101499455 B CN 101499455B CN 2008100054078 A CN2008100054078 A CN 2008100054078A CN 200810005407 A CN200810005407 A CN 200810005407A CN 101499455 B CN101499455 B CN 101499455B
- Authority
- CN
- China
- Prior art keywords
- power supply
- conductor
- supply structure
- metal level
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 claims abstract description 61
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 238000001465 metallisation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 2
- 230000035515 penetration Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- QDGIAPPCJRFVEK-UHFFFAOYSA-N (1-methylpiperidin-4-yl) 2,2-bis(4-chlorophenoxy)acetate Chemical compound C1CN(C)CCC1OC(=O)C(OC=1C=CC(Cl)=CC=1)OC1=CC=C(Cl)C=C1 QDGIAPPCJRFVEK-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电源架构,应用于结构式特定用途集成电路。此电源架构包括第一导体以及第二导体。第一导体耦接于固定电压,至少通过电路单元的两个边缘。第二导体与第一导体经由接触窗互相连接。第二导体最多通过上述电路单元的一个边缘。上述结构式特定用途集成电路包括第一金属层以及第二金属层,第一金属层包括第一导体,第二金属层包括第二导体。
Description
技术领域
本发明涉及结构式特定用途集成电路(structural application-specificintegrated circuit,简称为structural ASIC),且特别涉及一种应用于结构式特定用途集成电路的电源架构。
背景技术
一般的特定用途集成电路(ASIC)没有固定结构,每一个层面(layer)的掩模(mask)都能任意设计,结构式特定用途集成电路则不同。图1绘示一个传统结构式特定用途集成电路100的部分结构。图1下方有一个金属氧化物半导体场效晶体管(metal oxide semiconductor field effect transistor,简称MOS晶体管),包括P型基板(substrate)105、N型阱(N-well)103、104、以及栅极(gate)的绝缘层102。上方有三个金属层121-123经由接触窗(contact)111连接MOS晶体管。
结构式特定用途集成电路的特色是有些层面固定不能改变,而其他层面可供用户自行设计或变更。例如结构式特定用途集成电路100,其金属层123之下的所有层面固定不变,而金属层123以上,连同金属层123本身的所有层面可以自由设计。在结构式特定用途集成电路中,可自由设计的层面称为可编程(programmable),而不可变动的层面称为非可编程。
用户可以用非可编程的部分为基础,设计自己的产品,以节省一部分成本,尤其是最底层的掩模,通常最复杂也最昂贵。理想状况下,用户自己加上少数几层掩模,就能得到完整电路。以图1的结构式特定用途集成电路100为例,最下层可以是MOS晶体管,然后用金属层121及122连接MOS晶体管,组成电路单元(cell),这些电路单元是非可编程。然后,用户可以用123以上的可编程金属层连接电路单元,组合出自己需要的功能。如今市面上的金属可编程单元阵列(metal programmable cell array,简称MPCA)就是类似的一种结构式特定用途集成电路。
所有电路都需要电源线与接地线,在传统的结构式特定用途集成电路中,无论可编程或非可编程的金属层都采用如图2的设计。图2绘示一个典型的电路单元201以及其中的电源线202与接地线203。电源线202与接地线203为多个电路单元所共用,因此采用贯穿式设计,一路通过许多电路单元。问题在于贯穿式的电源线和接地线占用不少宝贵的面积,尤其是在可编程的层面。为了节省掩模费用,用户自然希望可编程的层面越少越好。为达到此目的,必须简化可编程层面的布线(routing),减少导线总面积是一种做法。在这个要求下,贯穿式的电源线和接地线成为简化布线的阻碍。
发明内容
本发明提供一种应用于结构式特定用途集成电路的电源架构,以减少电源线与接地线占用的面积,简化电路单元的布线。
本发明提出一种电源架构,应用于结构式特定用途集成电路。此电源架构包括第一导体以及第二导体。第一导体耦接于固定电压,至少通过电路单元的两个边缘。第二导体与第一导体经由接触窗互相连接。第二导体最多通过上述电路单元的一个边缘。上述结构式特定用途集成电路包括第一金属层以及第二金属层,第一金属层包括第一导体,第二金属层包括第二导体。
在本发明的一实施例中,上述的固定电压可为电源电压、参考电压、或接地电压。
在本发明的一实施例中,上述的第二导体只通过电路单元的一个边缘,而且不通过电路单元的其他边缘。
在本发明的一实施例中,上述的第二导体在电路单元内部,不通过电路单元的任何一个边缘。
在本发明的一实施例中,上述的第一金属层为非可编程金属层。而第二金属层可为可编程金属层或非可编程金属层。
本发明仅保留一个金属层的电源线和接地线为贯穿式设计,将其他金属层的电源线和接地线改为非贯穿式设计,因此可以减少电源线和接地线占用的面积,进而简化电路单元布线。
为让本发明的上述特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1是已知的一种结构式特定用途集成电路的结构示意图。
图2是已知的电路单元的电源线以及接地线的示意图。
图3是依照本发明一实施例的应用于结构式特定用途集成电路的电源架构的电源线与接地线的示意图。
图4A是已知的电路单元的布线示意图。
图4B是依照本发明一实施例的电路单元的布线示意图。
附图标记说明
100:结构式特定用途集成电路 102:绝缘层
103、104:N型阱 105:P型基板
111:接触窗 121-123:金属层
201:电路单元 202:电源线
203:接地线 301:电路单元
310、320:金属层 311、321、322:电源线
312、323、324:接地线 401、421:电路单元
402、403、422、423:导线 404、424、425:接地线
具体实施方式
关于电源线和接地线,传统的设计就如图2所示,在每一个金属层都有电源线和接地线穿过每一个电路单元,让所有电路都能接收电力。其实以整个结构式特定用途集成电路的角度来看,不需要这么多电源线和接地线。例如可以将MOS晶体管全部制作在底下的非可编程层面,只要在其中一个非可编程层面配置贯穿所有电路单元的电源线和接地线,就可以让所有电路接收到电力。至于上方的可编程层面,只需要让电源线和接地线出现一小段,甚至一个点,用以配合电路设计需求将某些MOS晶体管的源极(source)或漏极(drain)连接电源或接地,或让没使用到的MOS晶体管栅极连接电源或接地以避免浮接(floating)。也就是说,只需要有一个金属层配置贯穿所有电路单元的电源线和接地线,其他层面只需要片段的电源线和接地线即可,如此可节省许多面积,简化布线。
图3为依照本发明一实施例的电源架构的电源线与接地线的示意图,此电源架构应用于结构式特定用途集成电路。其中,301是本实施例的一个电路单元,310和320是两个不同的金属层。金属层310包括电源线311以及接地线312。金属层320包括电源线321、322以及接地线323、324。电源线311、321、以及322经由接触窗互相连接。接地线312、323、以及324也经由接触窗互相连接。
本实施例的电路单元有上、下、左、右四个边缘。金属层310采用贯穿式设计,也就是说,其中的每一条电源线和接地线至少通过电路单元301的两个边缘。金属层320采用非贯穿式设计,或称为片段式设计,也就是说,其中的每一条电源线和接地线最多通过电路单元301的一个边缘。例如电源线321、322、以及接地线324其中的任何一条都只通过电路单元301的一个边缘,而不通过其他边缘。接地线323在电路单元301内部,不通过任何边缘。在金属层320,电源线321、322以及接地线323、324的面积可以尽量缩小,只要大于或等于工艺规则的导体最小面积即可。
本发明的范围不限于上述的电源线或接地线,本发明可涵盖耦接于固定电压的任意导体。若导体耦接于电源电压就是电源线,若耦接于接地电压就是接地线。此外,上述导体亦可耦接于其他固定电压,例如参考电压。
在图3的实施例中,金属层310是非可编程金属层,金属层320可以是可编程金属层或非可编程金属层。金属层320可以在金属层310的上方或下方。金属层310和320之间可以不存在其他金属层,也可以存在其他金属层。
采用片段式设计,可以减少电源线和接地线占用的面积,简化电路单元的布线。图4A和图4B就是这样的一个范例。在图4A的传统电路单元401,由于贯穿式的接地线404,导线402必须转两次弯绕过导线403。另一方面,若采用本实施例的片段式接地线,可将传统电路单元401修改为本实施例的电路单元421。其中,接地线404成为424和425两个片段。空出来的面积可让导线403往下移,成为导线423,于是导线402可以拉直,成为导线422。总的,电路单元421的布线比电路单元401更简单,可利用的空间也更多。
综上所述,本发明的固定电压导线只在一个金属层采用贯穿式设计,在其他金属层可以采用片段式设计。因此能减少固定电压导线占用的面积。空出来的面积可用以简化布线,增加布线弹性,给用户更多布线空间,甚至减少掩模层数,降低集成电路的研发与制造成本。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,任何所属技术领域技术人员在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的权利要求所界定的为准。
Claims (14)
1.一种电源架构,应用于结构式特定用途集成电路,该电源架构包括:
第一导体,耦接于固定电压,至少通过电路单元的两个边缘;以及
第二导体,与该第一导体经由一接触窗互相连接,最多通过该电路单元的一个边缘;
其中该结构式特定用途集成电路包括第一金属层以及第二金属层,该第一金属层包括该第一导体,该第二金属层包括该第二导体。
2.如权利要求1所述的电源架构,其中该固定电压为电源电压。
3.如权利要求1所述的电源架构,其中该固定电压为参考电压。
4.如权利要求1所述的电源架构,其中该固定电压为接地电压。
5.如权利要求1所述的电源架构,其中该第二导体只通过该电路单元的一个边缘,而且不通过该电路单元的其他边缘。
6.如权利要求1所述的电源架构,其中该第二导体在该电路单元内部,不通过该电路单元的任一边缘。
7.如权利要求1所述的电源架构,其中该第二导体符合该结构式特定用途集成电路的工艺规则的导体最小面积。
8.如权利要求1所述的电源架构,其中该第一金属层为非可编程金属层。
9.如权利要求1所述的电源架构,其中该第二金属层为可编程金属层。
10.如权利要求1所述的电源架构,其中该第二金属层为非可编程金属层。
11.如权利要求1所述的电源架构,其中该第一金属层位于该第二金属层上方。
12.如权利要求1所述的电源架构,其中该第二金属层位于该第一金属层上方。
13.如权利要求1所述的电源架构,其中该第一金属层与该第二金属层之间不存在其他金属层。
14.如权利要求1所述的电源架构,其中该结构式特定用途集成电路还包括第三金属层,该第三金属层位于该第一金属层与该第二金属层之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100054078A CN101499455B (zh) | 2008-02-02 | 2008-02-02 | 应用于结构式特定用途集成电路的电源架构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100054078A CN101499455B (zh) | 2008-02-02 | 2008-02-02 | 应用于结构式特定用途集成电路的电源架构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101499455A CN101499455A (zh) | 2009-08-05 |
CN101499455B true CN101499455B (zh) | 2010-11-17 |
Family
ID=40946437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100054078A Expired - Fee Related CN101499455B (zh) | 2008-02-02 | 2008-02-02 | 应用于结构式特定用途集成电路的电源架构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101499455B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8533641B2 (en) * | 2011-10-07 | 2013-09-10 | Baysand Inc. | Gate array architecture with multiple programmable regions |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6271548B1 (en) * | 1996-05-24 | 2001-08-07 | Kabushiki Kaisha Toshiba | Master slice LSI and layout method for the same |
CN1316615C (zh) * | 2001-10-17 | 2007-05-16 | 国际商业机器公司 | 一种集成电路和一种布放集成电路电气总线格栅的方法 |
-
2008
- 2008-02-02 CN CN2008100054078A patent/CN101499455B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6271548B1 (en) * | 1996-05-24 | 2001-08-07 | Kabushiki Kaisha Toshiba | Master slice LSI and layout method for the same |
CN1316615C (zh) * | 2001-10-17 | 2007-05-16 | 国际商业机器公司 | 一种集成电路和一种布放集成电路电气总线格栅的方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2007-158035A 2007.06.21 |
Also Published As
Publication number | Publication date |
---|---|
CN101499455A (zh) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105531813B (zh) | 半导体装置 | |
US7994609B2 (en) | Shielding for integrated capacitors | |
KR101690170B1 (ko) | 커스텀 집적 회로 | |
KR101936036B1 (ko) | 커패시터 구조물 | |
KR100873892B1 (ko) | 멀티 핑거 트랜지스터 | |
US20060267110A1 (en) | Multi-Transistor Layout Capable Of Saving Area | |
US20080203562A1 (en) | Method for designing semiconductor device and semiconductor device | |
US20050017299A1 (en) | Power MOSFET | |
KR100843272B1 (ko) | 반도체 집적회로장치 | |
CN101308846A (zh) | 半导体器件 | |
US8164918B2 (en) | Steering fabric that facilitates reducing power use for proximity communication | |
US8185855B2 (en) | Capacitor-cell, integrated circuit, and designing and manufacturing methods | |
US8399919B2 (en) | Unit block circuit of semiconductor device | |
US20120043615A1 (en) | Semiconductor device | |
CN101499455B (zh) | 应用于结构式特定用途集成电路的电源架构 | |
CN105575945A (zh) | 一种mom电容及其制作方法 | |
CN101727526A (zh) | 一种mos管版图设计方法、装置及一种芯片 | |
CN1988157B (zh) | 门阵列 | |
JP2010283269A (ja) | 半導体装置 | |
JP2010087336A (ja) | 半導体集積回路 | |
JP5764742B2 (ja) | 接合型電界効果トランジスタ、その製造方法及びアナログ回路 | |
WO2013018589A1 (ja) | 半導体集積回路装置 | |
CN111696980A (zh) | 半导体装置 | |
CN106158738A (zh) | 用于增强沟槽隔离集成电路中的带宽的装置和方法 | |
JP2004214692A (ja) | 半導体集積回路装置ならびにd/a変換装置およびa/d変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101117 Termination date: 20210202 |