CN101494239B - 一种高速igbt - Google Patents

一种高速igbt Download PDF

Info

Publication number
CN101494239B
CN101494239B CN2009101199613A CN200910119961A CN101494239B CN 101494239 B CN101494239 B CN 101494239B CN 2009101199613 A CN2009101199613 A CN 2009101199613A CN 200910119961 A CN200910119961 A CN 200910119961A CN 101494239 B CN101494239 B CN 101494239B
Authority
CN
China
Prior art keywords
district
voltage
mist
igbt
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101199613A
Other languages
English (en)
Other versions
CN101494239A (zh
Inventor
陈星弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN2009101199613A priority Critical patent/CN101494239B/zh
Publication of CN101494239A publication Critical patent/CN101494239A/zh
Priority to US12/712,583 priority patent/US8378427B2/en
Application granted granted Critical
Publication of CN101494239B publication Critical patent/CN101494239B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种高速IGBT，在下表面有发射极和基极的联出线，在上表面的IGBT的元胞均被一个表面耐压区所包围；表面耐压区如由横向变化掺杂的层所构成，则在几乎任何电压下耐压区之边缘设立的区域均可产生与未耗尽的中性区有差别的电位，而且此差别与外加电极的电压有关，可用来控制设在上表面且与下表面有联接的发射极与基极的电压，从而控制少子注入效率，由此可降低IGBT关断时间。

Description

一种高速IGBT 
技术领域
本发明涉及半导体高压器件及功率器件技术，特别是涉及一种高速的IGBT。 
背景技术
众所周知，IGBT在导通时由于其发射结会向耐压区注入非平衡载流子，非平衡载流子的浓度可以远远超过平衡时载流子的浓度，从而在耐压区内形成强烈的电导调制，导通时电压大大下降。如图1所示为通常的n--IGBT的结构及其等效电路，可以看出，该IGBT是受一个n型金属-绝缘层-半导体晶体管(Metal-Insulation-SemiconductorTransistor，简称n-MIST)驱动的双极型晶体管，其中双极型晶体管的发射极E与集电极C分别构成该IGBT的发射极与集电极，而双极型晶体管的基极电流来源于受栅G控制的n-MIST的漏极电流。既然IGBT中用了双极型载流子导电，就必然使得开关速度降低，特别是关断过程中存在严重的电流拖尾。现有的提高IGBT开关速度的办法主要是阳极短路、减小耐压区非平衡载流子寿命和降低发射结注入效率等。 
在参考文献“Tsunoda，“Method of Manufacturing asemiconductor device of an anode short circuit structure”，U.S.Patent，5,286,655中给出的普通阳极短路的结构示意图如图2所示，在IGBT开启并处于大电流应用时，从MOSFET沟道区流入漂移区的电子直接从底部的n区流出，在电子流经所述n区时会形成一定的压降，即p区与n-衬底间存在一定的压降，当该压降大于约0.7伏时，就会有大量空穴从p区注入n-区，并在漂移区形成电导调制；当IGBT处于小电流应用时，所述的p区与n-衬底之间的压降较小，使得IGBT发 射结的注入效率较低，没有大量空穴注入漂移区。因此，普通的阳极短路结构的IGBT在关断过程中其发射结的注入效率会随着发射极电流IE的减小而降低。当发射极电流IE减小到一定值时就不会有空穴从发射结注入漂移区，从而削弱了电流拖尾的现象。而采用非平衡载流子寿命控制技术以及降低发射结注入效率等方法其实也是在某种程度上通过削弱非平衡载流子电流的大小来提高开关速度。 
但是，以上所述的方法都是以牺牲器件导通时电导调制的效果为代价的，即使得导通压降提高，而且，以上各种方法都不能在本质上消除关断时的电流拖尾，而只是实现开关速度与导通压降之间的折衷。 
发明内容
本发明的目的是提出一种高速IGBT，能够在不牺牲电导调制效果的情况下消除关断过程的电流拖尾现象。 
为实现上述目的，本发明提供了一种由一个第一种导电类型的金属-绝缘体-半导体场效应晶体管MIST及一个第二种导电类型的双极型结型晶体管BJT组合而成的IGBT，其中， 
所述的第一种导电类型的MIST有一个第一种导电类型的半导体材料作为漂移区，漂移区有两个主表面；在第一主表面之下设有至少一个第二种导电类型的半导体的源体区的元胞，此源体区之内又至少有一个第一种导电类型的半导体源区，部分的源体区和部分的源区通过导体相联，构成第一种导电类型的MIST的源电极；在部分的源区和部分的源体区以及部分的漂移区的表面覆盖有绝缘层，在该绝缘层上覆盖有作为第一种导电类型的MIST的栅电极的导体； 
所述漂移区为第二种导电类型的BJT的基区，所述漂移区在第二主表面内至少有与所述漂移区相邻的一个第二种导电类型的半导体区作为BJT的发射区；所述的发射区与所述的基区在第二主表面各有导体联结成为发射极与基极，而BJT的集电区是MIST的源体区，BJT的集电极是MIST的源电极； 
第一主表面的所有源体区的元胞均被一个表面耐压区所包围，当 发射极与集电极之间加有允许的最大反偏压时，作为基区的第一种导电类型的半导体材料会有一个耗尽区，但耗尽区不达到BJT的发射区，也不在表面耐压区之外； 
所述表面耐压区的周围是一个当发射极与集电极之间加有允许的最大反偏压时仍不耗尽而维持中性的中性基区，在所述中性基区内有一个低压电路区； 
所述低压电路区中有两个第二种导电类型的半导体的区，或有两个在第二种导电类型的半导体的区内的第一种导电类型的半导体的区；两个区各自引出一个电极端口，分别作为所述低压电路区的两个输出端，并各自通过外联线与所述IGBT的第二主表面的发射极和基极相联。 
上述技术方案中的第一种导电类型在后面的几种具体实施方式中指的是n型半导体，第二种导电类型指的是p型半导体，在本发明的思想下，这两种导电类型可以互换。上述技术方案中的第一主表面在后面的几种具体实施方式中指的是上表面，第二主表面指的是下表面，在本发明的思想下，这两个主表面也可以互换。 
本发明利用IGBT中的MIST的一个栅-源电压的变化，来控制在一个耐压区之外的表面内联有IGBT中的双极型晶体管的发射极和基极之间的电压，从而调节发射结的少子注入效率。特别是使得在IGBT关断过程中几乎无少子注入，从而降低IGBT关断所需时间。 
上述栅-源电压的变化可以就是IGBT元胞本身的栅-源电压的变化；或者是另有一个栅及源，其栅-源电压的变化；或者是因阳极与阴极(即其中双极型晶体管的发射极与集电极)之间电压的变化。从而使IGBT仍旧是一个三端器件。 
本发明最重要之处是IGBT的结终端采用表面横向掺杂，使得此掺杂区之外的一个与漂移区导电类型相反的浮空区(即没有外加电压电极的一个未全耗尽的区)内有随上述电压变化而变化的中性区。利用该中性区电压的变化作为控制发射极与基极之间电压的变化。这使得IGBT的阳极和阴极间的电压只要不是非常小，少子注入效率均可 受到调制。特别是，IGBT的终端如果采用最佳表面变掺杂的方法，可以在最短距离内实现最高的耐压，而且控制简易。 
在上述技术方案中，所述的表面耐压区在靠近IGBT的MIST的元胞处是一个其底部至少为第二种导电类型的区，此区在发射极和集电极之间加最大反偏压时均全耗尽，其向基区发出的有效的第二种导电类型的电通量密度在沿表面从元胞处向中性基区的方向上是随离开元胞的距离而从D0逐渐或阶梯式地减小，直到接近于零，其中D0是同基区所做单边突变平行平面结在最大反偏压下重掺区一侧的耗尽区内的第二种导电类型的杂质密度； 
进一步，所述有效的第二种导电类型的电通量密度是指在一个表面区域内、电离杂质所产生的总电通量被所述表面区域的面积除所得之值，所述面积在沿表面任一方向上所占的宽度小于同衬底所做的单边突变平行平面结在接近其最大反偏电压下衬底耗尽区的厚度，但又大于表面耐压区的厚度。 
进一步，表面耐压区在靠近第一主表面的中性基区处至少有一个未耗尽的区，该未耗尽的区和中性基区之间的电压随所述的IGBT的发射极和集电极之间的电压的值而变化。 
进一步，表面耐压区内在靠近第一主表面的中性基区处的未耗尽的区相对于所述中性基区有电压，此未耗尽的区通过内联线联到低压电路区，构成低压电路的电压源端。 
进一步，所述低压电路区有一个电极端口，该端口为控制端，低压电路的两输出端之间的电压受该控制端控制； 
所述低压电路的控制端联到表面耐压区在靠近第一主表面的中性基区处的一个未耗尽的区，或者联到所述表面耐压区靠近未耗尽的中性基区的第一主表面上设置的一个绝缘层上的导体。 
进一步，表面耐压区在靠近其所包围的IGBT的MIST的元胞处本身与一种第一种导电类型的MIST的元胞相接触，该MIST的源电极是浮空的，由该MIST的栅电极电压的变化引起所述的低压电路的控制端电压变化。 
进一步，表面耐压区至少有两种不同导电类型的半导体层，在靠近IGBT的MIST的元胞处与一个第一种导电类型的横向MIST的有源区直接接触，所述横向MIST的源电极与IGBT的MIST的元胞的源电极通过内联线相联，其栅电极与IGBT元胞的栅电极通过内联线直接或经过转换相联，所述横向MIST的漂移区为表面耐压区的第一种导电类型的层。 
进一步，由横向MIST引起的电流从中性基区出发，引起在第一主表面下的一个区域有电压，所述的电压直接形成所述的低压电路的控制电压或通过第一表面的控制端形成所述的低压电路的控制电压。 
进一步，表面耐压区与一种第一种导电类型的MIST的元胞直接接触，该与表面耐压区直接接触的MIST的元胞包围所述的IGBT的MIST的元胞；与表面耐压区直接接触的MIST的元胞和其所包围的IGBT的MIST的元胞之间在第一主表面上有一个绝缘层，该绝缘层上有一个栅； 
当栅上的电压达到使与表面耐压区直接接触的MIST的元胞和IGBT的MIST的元胞的第一种导电类型的半导体区反型时，会形成第二种导电类型的载流子在两种元胞之间流动； 
当栅上的电压达到使与表面耐压区直接接触的MIST的元胞和IGBT的MIST的元胞的第二种导电类型的半导体区反型时，会形成第一种导电类型的载流子各自从两种元胞流向基区。 
进一步，低压电路的两输出端分别是一个双极型晶体管的发射极和集电极。 
进一步，低压电路的两输出端分别是一个低压MIST的源极和漏极。 
进一步，在低压电路区有一个第二种导电类型的双极型晶体管，其集电极与所述的低压电路的电压源端相联接，其基极与所述的低压电路的控制端相联接，其发射极与另一个第二种导电类型的双极型晶体管的基极相联，所述的另一个第二种导电类型的双极型晶体管的发射极和集电极分别为第一主表面的低压电路区的两个输出端。 
进一步，在所述表面耐压区靠近中性基区处的第一主表面之上设有一绝缘层，在此绝缘层上又覆盖有导体，该导体通过一个电阻和中性基区相联接；所述联有电阻的导体上的电压作为低压电路的控制电压。 
进一步，在所述表面耐压区靠近中性基区处的第一主表面之上设有一绝缘层，在此绝缘层上又覆盖有导体，该导体通过一个栅-漏短接的MOSFET和中性基区相联接；所述联有栅-漏短接的MOSFET的导体上的电压作为低压电路的控制电压。 
基于上述技术方案，本发明中的MIST的栅电极及/或发射极对集电极电压的变化直接导致低压电路两输出端之间的电压变化；或通过所述低压电路的控制端及低压电路的电压源端与所述中性基区之间的电压的变化，间接地导致低压电路两输出端之间的电压变化；从而使发射极和基极间电压改变，引起BJT的发射结的注入效率变化；此种变化可以使IGBT在关断时减少电流拖尾。 
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中： 
图1是现有技术中通常的n--IGBT的一个元胞结构及其等效电路图。 
图2是现有技术中通常的阳极短路结构及其等效电路图。 
图3是本发明所用的n--IGBT的一个元胞结构及其等效电路图，其中增加了从基区引出的电极B。 
图4是本发明用一个双极型晶体管来调节IGBT发射结注入效率的一种具体实施方法的结构示意图。 
图5是本发明用一个双极型晶体管来调节IGBT发射结注入效率的另一种具体实施方法的结构示意图。 
图6是本发明用一个共集电极-共发射极(CC-CE)组态的电路 来调节IGBT发射结注入效率的示意图。 
图7是本发明通过表面耐压区感应出与电位与中性区接近的控制信号的一种具体实施方法的示意图。 
图8是基于图7所示结构的一种改进方法的示意图。 
图9是图7和图8所示结构的一种结合方法的鸟瞰图。 
图10是基于图7所示结构的一另种改进方法的示意图。 
图11是本发明通过表面耐压区感应出与电位与中性区接近的控制信号的另一种具体实施方法的示意图。 
图12是本发明通过表面耐压区感应出与电位与中性区接近的控制信号的又一种具体实施方法的示意图。 
图13是本发明通过表面耐压区感应出与电位与中性区接近的控制信号的再一种具体实施方法的示意图。 
图14是本发明利用双极型晶体管辅助栅电容充(放)电以提高IGBT开启速度的一种实施方法示意图。 
图15是本发明利用双极型晶体管辅助栅电容充(放)电以提高IGBT开启速度的另一种实施方法示意图。 
图16是本发明利用双极型晶体管辅助栅电容充(放)电以提高IGBT开启速度的又一种实施方法示意图。 
图17是在图7结构上制作辅助栅电容充(放)的双极型晶体管的一种实施方法的示意图。 
图18是图7上表面的俯视图。 
图19是在图7结构上制作辅助栅电容充(放)的双极型晶体管的另一种实施方法的示意图。 
图20是本发明低压电路的功能示意图。 
图21是本发明表面耐压区末段上有栅而栅联有电阻Ri到中性基区，从栅上取控制电压的示意图。 
图22是本发明利用栅漏短接的p-MOST来实现图21所示的电阻Ri的示意图。 
图23是本发明利用TMA-MEDICI模拟图22所示结构得到的正、 负脉冲随时间变化的结果的示意图。 
图24是本发明利用栅漏短接的n-MOST来实现图21所示的电阻Ri的示意图。 
图25是本发明利用TMA-MEDICI模拟图24所示结构得到的正、负脉冲随时间变化的结果的示意图。 
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 
图3为本专利所用的n--IGBT的元胞结构示意图及其等效电路。其中，G0为该IGBT的栅电极，C为集电极，E为发射极。值得注意的是，区别于图2所示的普通阳极短路结构，图3增加了从基区引出的电极B。当G0上所加的电压超过器件的阈值电压Vth0时，该IGBT开启。此时，若电极E与B之间的电压不小于由p区110注入大量非平衡空穴到n区102时所需的电压，则有电子从集电极C经n区106、栅下沟道区、n-区101至n区102再到p区110。与此同时，有空穴从p区110出发经n区102到达n-区101，从而在n-区101中形成强烈的电导调制，使得导通压降VEC大大降低。要关断IGBT时，若电极E与B之间的电压小于使p区110有大量非平衡空穴注入n区102时所需的电压，则在关断过程中就没有非平衡空穴的从发射结持续注入漂移区，也就消除了IGBT在关断过程中的电流拖尾现象。 
图4为本专利提出的实现上述功能的一种具体实施方法，右边是其上表面的等效电路示意图。在n-型衬底101的上表面有n-MIST的有源区001，在该有源区的周围是一个由p1区888和n区880构成的表面耐压区002，在所述表面耐压区的周围是一个当IGBT的发射极E和集电极C间加最大电压时仍不耗尽而维持中性的区400。图中的虚点线表示IGBT在反向耐压时n-区101内的耗尽区的边界。当反偏压加到一定程度时，该虚点线的左上部的n-区101全为耗尽区，而该虚点线的右下部全为中性区。 
如果表面耐压区002的设置是参考文献“<横向低侧高压器件及高侧高压器件>，陈星弼，ZL 200310101268.6，或US 6998681B2(2006.02.14)”的方法，则发射极-集电极反偏压VEC之值在很大的变动范围内均能使耗尽区达到n区400的左侧，只在极小的VEC值下，耗尽区才达不到n区400。在所述中性区外有一个低压电路的区200，由于发射极E和集电极C间加最大电压时耗尽区只达到低压电路区200的左侧，所以区200始终是非耗尽的中性区。在n-型衬底101的下表面有p型区110及n型区111，在上表面的低压电路区200内有281区和282区分别引出一个电极作为该低压电路的两个输出端，所述的两个输出端通过各自的外联线与下表面的发射极E和基极B相联。需要说明的是，图中给出的是只用一个晶体管实现的低压电路，实际上，亦可用多个晶体管并联来实现该电路，具体情况视晶体管的驱动能力而定。p区281和p区282分别构成该晶体管的发射极和集电极。p区281和p区282之间的n-区200是该晶体管的基极，它通过内联线联接到n区400。在IGBT关断的过程中，电极E端相对于电极C是高电压，此时若使得栅电极G1上所加电压大于其n-MIST的阈值电压Vth1，则从电极C经n+区120、栅下沟道区、n区880到n区400之间会形成电子电流的通路。此电子电流作为晶体管200的基极电流，会使p区281和p区282之间通过大量的载流子而导通，进而使两个输出端之间的电压减小，从而削弱或消除IGBT在关断时发射区110向基区101的少子注入，于是削减了电流拖尾。同理，在IGBT开启时(甚至开启前)，若使得栅电极G1上所加电压小于其n-MIST的阈值电压Vth1，则该n-MIST不导通，即低压电路区200内的双极型晶体管不存在基极电流，低压电路200不能使EB结间有旁路，从而在IGBT导通时有大量的非平衡载流子由p区110注入到n-区101并在n-区101形成强烈的电导调制。 
图5为本专利提出的实现IGBT发射结注入效率可调的另一种具体方法及其上表面的等效电路。其中n区400是当IGBT的发射极E和集电极C间加最大电压时仍不耗尽而维持中性的区，在n区400右 侧是中性的低压电路区200。低压电路区200内有一个双极型晶体管，p区281和p区282构成该双极型晶体管的发射极和集电极。当栅电极G1上所加电压大于其n-MIST的阈值电压Vth1时，从C极经栅G1下沟道区及n区880的电子流会流经p区281和p区282周围的部分衬底区到达n区280，并在n区280和p区282附近的衬底区之间形成一定的压降，即p区282与其附近的衬底区之间存在一定的压降。当该压降大于约0.7伏时，会使得由p区282、p区281及它们之间的n型衬底区构成的晶体管导通，于是发射极E与基极B之间的电位被钳制在某值以下。一般来说，当该值小于约0.5伏时就不会有非平衡载流子的注入，于是就实现了通过控制G1电极的电压来调节IGBT发射结的注入效率。 
然而，图4和图5所示的IGBT在大功率应用时，从电极C出发经表面耐压区到达区200的电子流可能不足以让电极E和电极B之间的电压减小到所需的值。为此可以采用图6示出的基于图4的采用共集电极-共发射极(CC-CE)组态的电路。首先，由流经表面耐压区的电流驱动一个pnp晶体管，该晶体管的发射极和集电极分别为p区285和p区284。然后将经该晶体管放大得到的电流从p区285引出，作为基极电流驱动另一个pnp晶体管，它是由p区281、p区282和其间的部分衬底区200构成，p区281和p区282分别为其发射极和集电极，其上覆盖有金属电极并分别通过各自的外联线与电极E和B相联。相比图4而言，图6所示的低压电路可以把两个输出端的电压钳制在更小的值，可更大程度地削弱IGBT在关断时的发射结注入效率。 
图6所示的电路需要一个额外的低压电源供电，该低压电源可用参考文献“<一种半导体器件及其提供的低压电源的应用>，陈星弼，中国专利申请号：200810097388.6”的方法方便地实现。本专利提出的产生低压电源的另一种方法会在下面图7的p区300形成。 
图4-图6所示电流控制的方法需要在耐压区表面有一个n型区，这增加了制造的复杂性。本专利提出了另一类实现发射结注入效率可调的方法。图7示出了通过表面耐压区感应出电位与中性区200接近 的控制信号来控制低压电路的一种具体方法，右边是其等效电路。其中，在集电极C和n型终止环(Stop Ring)400之间是表面耐压区。其中的p区168是按照文献“<一种用于半导体器件的表面耐压区>，陈星弼，中国专利ZL 95108317.1，或“Surface voltage sustainingstructure for semiconductor devices”，US 5,726,469”所述的表面耐压区的一种设置方法。该表面耐压区靠近n区400的一端有一p区300。虚线框区200内只是一个简单的MIST的低压电路，图中仅示出了并联的两个p-MIST(900)。p区202为它们共同的漏区，通过联线与电极B相联。p区201和203则为它们的源区，此源区通过电极短接并通过联线与电极E相联。电极F为它们共同的栅电极，该栅电极通过联线与p环300相联。当IGBT处于关断的开始阶段，在p区300上会感应出略低于其衬底区200的电位，可供p-MIST(900)导通。如前所述，若采用参考文献“<横向低侧高压器件及高侧高压器件>，陈星弼，ZL 200310101268.6，或US 6998681B2(2006.02.14)”中表面耐压区的设置方法，则在VEC变化的很大幅度范围内都能在p区300感应到相应的相对衬底的负电压。当该负电压低于p-MIST(900)的阈值电压Vth2时，p-MIST(900)开启。p-MIST(900)开启后，其源漏区电位接近。从而使得p区110和n区111短接，阻止了非平衡载流子由p区110注入n-区101。由于IGBT的关断是一个动态的过程，p区300感应电压还需考虑p-MIST栅电容充放电的快慢问题。一般而言，为了达到更好的短接效果，往往需要更多的p-MISTs并联，然而，更多p-MISTs的并联将导致栅电容值增加，进而导致p区300不能快速地得到控制p-MISTs栅所需的电压。不过，这个问题在亚微米甚至深亚微米工艺中可得到很好的解决。因为在这种工艺条件下可以进一步减小p-MIST的沟道长度，即可在提高其宽长比的同时减小其栅电容的大小，使p区300能够快速感应出控制p-MIST栅所需的电压。 
对于图7所示的结构，在IGBT关断时，p区300在与n-区101交界的边缘内有部分耗尽，从而p区300的中性区有负电压。但是，在IGBT开启的过程中，p区300应转变为零电压或很小的负电压值。 这个转变其实是一个过程，这个过程中需要空穴补充到p区300。从集电极C出发的电子电流经n+区124和栅下沟道区到n+区125，通过电极030转换成空穴电流。此空穴电流再经p+区129和表面耐压p区168到达p区300，构成了空穴补充到p区300的唯一路径。而且低压电路区内的p-MIST(900)的栅F到200的中性区相当于一个电容，p区300到耗尽区之外也是一个电容，这里有两个电容。这两点使得p-MIST(900)栅电压的变化有一个延迟时间。从而在IGBT开启的瞬态过程中，p-MIST(900)继续有一段时间处于开启状态，其结果是p区110不能很快有非平衡载流子注入n-区101以形成电导调制，这也就使得IGBT的开启时间ton变长。 
针对该问题，图8给出了基于图7的改进结构，相比图7，这里主要是引入了一个MIS结构栅电极020，当IGBT开启，E端电位下降到很小从而使得p区300相对于C极有负电压时，由p区168、p区300以及电极020构成一个栅-漏短接的p-MIST(500)，这提高了集电极C到p区300间的空穴导通能力，进而使得p-MIST(900)栅电压变化的延迟缩短，因此也就提高了IGBT的开启速度。 
但是，图8所示的结构在IGBT关断的过程中并不能很快地感应出有效的电压以控制低压电路区内p-MISTs(900)的栅F。原因是此时由p区168、p区300以及电极020和构成的栅-漏短接的p-MIST(500)处于关断状态。为了解决这个问题，可以通过把图7和图8所示结构结合起来，使它们分别制作在衬底表面的不同地方，两个地方间有隔离区040，该隔离区的形成方法可参考文献“<同时集成两端电位接近的两个高压横向器件>，陈星弼，中国专利申请号200910000724.5”。图9示出了根据一种具体的结合方法所构造出的器件的一个元胞结构的鸟瞰图。在IGBT关断时，通过隔离区040左下侧没有联接有电极020的p区300快速感应出电压信号，控制低压电路区内p-MISTs(900)的开启。而在IGBT开启时，能通过隔离区040右上侧由p区168、p区300以及电极020和构成的栅-漏短接的p-MIST(500)快速实现栅电极F电荷的泄放，使得低压电路区的p-MISTs(900)快速关断以保证 n-衬底101区能进行强烈的电导调制。因此也就实现了IGBT的高速开关。 
顺便指出，在介绍图7的低压电源时，所述的由p区300产生该电源的方法，也可以把含该p区300的表面耐压区和别的表面耐压区隔离开来。 
图7所示的IGBT在开启过程中，只能以较大电阻的表面耐压区作为空穴电流路径实现低压电路区p-MIST(900)栅电容的充(放)电。这必然使得开启速度降低。针对这一问题，图10给出了另一种提高IGBT开启速度的具体方法。相比于图7，紧挨n终止环400有一个p区500，n区400和p区500通过电极短接。IGBT的关断过程同图7所述类似。而在IGBT开启过程中通过p区500给p区300补充空穴并使得低压电路区的p-MIST(900)栅电压升高到接近其衬底200电压。这个过程可以很快，于是可以实现IGBT的快速开启及关断。但是，由于与p区500接触的电极处于最高电位，会产生一定的漏电流从p区500经衬底区n-101到集电极C。 
图11示出了通过表面耐压区感应出与E端接近的控制信号的另一种方法。其中p-MIST(900)的栅F的控制电压通过在p区168内的n+区126感应得到。当IGBT开启时，可以通过由p区168及n+区126构成的pn结的正向导通给p-MIST(900)栅电容充(放)电，使得IGBT能快速开启；当IGBT关断时，通过p区168的耗尽，在n+区126感应出与E端接近的电位，用这个电位控制p-MIST(900)的开启，并使发射极和基极短接，使得IGBT的发射结注入效率大幅减小，于是消除了电流拖尾。为了得到更快的开关速度，还可以在n+区126周围制作面积稍大的n区127，于是给p-MIST(900)栅电容充放电的电流大部分是由n区127与p区168构成的pn结电容充放电的位移电流，大大提高了低压电路区p-MIST(900)的开关速度，进而大大提高了IGBT的开关速度。 
图12给出了另一种一种结构，以实现IGBT的快速开关。与图11不同的是，紧挨n+区126有一个p+区128，它们通过电极短接，且 都制作于p区168之内。在IGBT关断的瞬态过程中，n+区126感应出与E端接近且相对E端为负的电压。由于p+区128与n+区126通过电极短接，电极F的电位的快速变化可通过从p+区128经p区168到电极C的电流通路而实现。而在IGBT开启时，可以通过由p区168及n+区126构成的pn结的正向导通给低压电路区的p-MIST(900)栅电容充(放)电，使得IGBT能快速开启。 
图13示出了通过表面耐压区感应出与E端接近的控制信号的又一种方法。其表面耐压区如图所示，由p1区888、n区880和p2区800构成。根据图11所述，在IGBT开启的瞬态过程中能通过n+区126及p2区800对低压电路区的p-MIST(900)栅电容实现快速充(放)电，使IGBT迅速进入电导调制状态。而在IGBT关断的开始阶段能通过邻近p1区888的p区360感应出与中性区接近的电压，由于p区360之内有p区300并和n+区126共同联接到p-MIST(900)的栅电极F，于是可控制该p-MIST开启。 
图7-图13所示结构都能实现IGBT的快速关断，但都不同程度地牺牲了开启速度，其中最主要原因是在IGBT开启时低压电路区p-MIST(900)栅电容的充(放)电需要等到E端电位下降到与C端接近时才开始。而在这个过程中，低压电路区的p-MIST(900)始终处于开启状态。使得IGBT的发射结不能向n-漂移区101注入非平衡载流子以形成电导调制，从而使上升时间ton增加。更有甚者，当IGBT应用于电阻负载且负载电阻较小时，其开启的瞬间从集电极C经n-MIST沟道流入n-漂移区101的电子电流将通过B电极及与之相联的外联线到达低压电路区p-MIST(900)的源极，再从p-MIST(900)的漏极流出到E电极，原因如图7-图13所述，此时IGBT的发射结有旁路。而此时从负载电阻上看流过电阻的电流只是IGBT的电子电流，这个电流相比IGBT形成强烈电导调制的时候为小，此电流也会在电阻负载上产生一定的压降，但此电压之值很小，外加的大电压主要都由IGBT器件承受，即VEC很大。如前所述，让低压电路区200内的p-MIST(900)关断的条件是E端电位接近C极电位，即VEC很小。于是，p-MIST(900) 不能迅速关断，IGBT不能迅速形成电导调制。 
为了提高IGBT的开关速度，同时也为了防止上述情形的发生，图14示出了一种利用双极型器件辅助低压电路区p-MIST(900)栅电容充(放)电的具体结构。其中低压电路区200内有一双极型器件，p区205与浮空p区300联接并作为该双极型器件的集电极，p区206与n区207短接并作为该双极型器件的发射极，在表面耐压区内有n区600联接至电极050并作为该双极型器件的基极。在IGBT开启的瞬间，E端相对于C端仍为高电压。若此时栅G1加上一定的电压使其n-MIST开启，则从C极流出的电子经过栅G1下沟道区、n区880、n区600并通过电极050经200区流入n区207。由于p区206与n区207之间存在一定的电阻R，电子流经它们之间区域时会产生一定的压降。于是p区206与其附近n-衬底之间就有一定的压降，当该压降达到约0.7伏时，p区206会向200区注入空穴，其中一部分空穴与电极050流出的电子复合，另一部分流入相对p区206有负电压的p区205，即在p区205和其下的200区之间形成电流通路。而p区205又与p-MIST(900)的栅F相联。于是通过该双极型器件实现了栅电容的辅助充(放)电。G1的控制信号可以和IGBT的栅G0相同，使得在IGBT开启的同时开启G1控制的n-MIST。也可以设计出G0与G1分别控制的n-MIST具有不同的阈值电压及特殊的控制电压，在IGBT开启前就触发G1控制的n-MIST开启，于是在IGBT开启的时候低压电路区的p-MIST(900)已经关断，可迅速在n-衬底101形成强烈的电导调制。G1的控制信号也可以独立于G0，因为控制栅G1的是低压信号，现有的用低压电路实现这种控制的技术已经很成熟。IGBT的关断过程同图7-图13所述情形类似，这里不再赘述。 
图14中为了实现更好地引导电子电流进入区域200，需要在电极051下的衬底制作n区600以形成欧姆接触。但是，n区600在某种程度上充当了终止环的作用，一方面降低了表面耐压区的耐压，另一方面也使得p区300不易感应出有效的电压控制低压电路区p-MIST(900)的栅F。鉴于此，图15给出了利用双极型器件辅助 p-MIST(900)栅电容充(放)电以提高IGBT开启速度的另一种实施方法。该结构与图14类似，区别在于图15中取消了用于引导电子电流到200区的n区600。在图15中，当栅G1控制的n-MIST开启时电子电流经p区300及n区400下方的n-衬底区101流入区域200，并最终从n区207流出。由于p区206与n区207之间存在一定的电阻R，电子流经它们之间区域时会产生一定的压降，于是p区206与其附近n-衬底之间就有一定的压降，当该压降达到约0.7伏时，p区206会向200区注入空穴，起到同图14一样的效果，即通过一个双极型器件实现低压电路区200内p-MIST(900)栅电容的辅助充(放)电。 
图16给出了利用双极型晶体管辅助p-MIST(900)栅电容充(放)电以提高IGBT开启速度的又一种实施方法。其中p区420与n截止环400通过互联线联接。在IGBT关断的瞬间，通过p区360感应出与E端接近的电位控制前面所述低压电路区200内p-MIST(900)的开启，降低IGBT发射结的注入效率，消除电流拖尾。在IGBT开启的瞬间，p区300相对于p区420有一负电位，若此时由G1控制的n-MIST开启，则从C极经沟道区流入n区880的电流通过p区420经互联线流入n区400，这个过程会触发由p区420及n区881构成的pn结正偏，并使得由p区420、n区881及p区300构成的双极型晶体管导通，于是在p-MIST(900)的栅电极F到n-衬底101之间形成电流通路，进而实现了辅助栅电容的充(放)电。而且，该结构有一个重要的特性，由于p区420和n区400同电位，且分别在p区300的两侧，会对p区300的相对于E端的感应电压有一个钳制作用，可防止p-MIST(900)的栅F相对于其衬底区200的电压过大。 
图17给出了双极型辅助栅电容充(放)电以提高IGBT开启速度的又一种实施方法。该结构是对图7的改进，区别是在p环601内包含有一个n区602，在n区602内有一p区603。p区603通过外接互联线与B电极相联。p环601的功能同图6的p区300的功能类似，可通过它感应出控制低压电路区内p-MIST(900)的电压。n区602通过电极610接触并联接到p区601之外的n区604，而n区604是设 在表面耐压区的上层n区880之上。当由G1控制的n-MIST开启时，从C极流经n-MIST沟道进入n区880的电流通过n区604流入n型基区602，触发由p区601、n区602和p区603构成的双极型晶体管导通。而该晶体管的p发射极601和p集电极603分别联接到低压电路区200内p-MIST(900)的栅F端和控制电极B端，从而实现p-MIST(900)栅电容的充(放)电。图17可以在图7的基础上实现，如图18所示为衬底的上表面的俯视图，其中图17所示结构嵌于图7的结构之内。 
图19示出了图17在另一种表面耐压区时实现的方法，该表面耐压区相比图17工艺更简单。此时G1控制一个p-MIST。实现IGBT快速开关的工作原理与图17所述的类似，这里不再赘述。 
在上面曾介绍了许多使带负电荷的p区300在IGBT开启时能很快将其负电荷释放的方法。其实，在实际应用中，IGBT关断的时间可能足够地长，而只要其关断的初始时间能实现发射结无少子注入的作用即可。由此可知，我们也可以将p区300与中性基区之间联一个较大的电阻。粗略讲，如p区300与中性基区之间的电容值为C1(它包含F电极对地的电容)，并联电阻为R1，则放电时间约为C1R1。只要C1R1大到能使少子不再注入所需的时间，而又小于IGBT关断的时间。那么就并不需要上面所述的一些图中为了加速开启的措施。 
本发明的特点是利用了横向表面掺杂区来做表面耐压区。应当指出，如利用场限环来做表面耐压区，则会遇到如下问题。设控制200区内低压电路的信号来自于某个环，则VEC的值小时，该场限环可能并不在耗尽区范围内。而当VEC的值大时，该场限环可能得到过大的电压。因此，VEC的值在大范围变动时，实现IGBT快速关断有困难。 
本发明是利用IGBT中双极型晶体管的发射极对集电极的电压变化，或MIST的栅电压对源电极电压的变化，来控制结边缘之外的中性区内所做低压电路的输出端E和B之间的电压。本发明的低压电路区的作用在某种程度上可以用图20来描述。其中低压电路区200内除了有在上表面的发射极E和基极B以及有以中性基区作为“地”的端 外，还有两个端口：一个是供电电源端，另一个是控制端1200。其中供电电源可以由结终端的一个环300产生，为了保持此电源供电的稳定性，还可以外接一个电容C0。低压电路的控制端1200的电压可以从300区及/或400区得到。事实上，亦可采用300区及/或400区电压变化边沿的信号。如图20右边列出的一个简单的例子，300区或400区电压的变化能引起电阻R上电流大小和方向的变化，由此可得到脉冲信号。其中电容C起到隔直流作用。把该脉冲信号作为低压电路的控制端的输入信号，通过相应的信号处理及驱动电路使得输出端电压变化。顺便指出，低压电路的制造方法有多种多样的熟知技术，甚至包括可以在200区内制造p-阱从而做n-型器件。 
一个最简单的取得脉冲信号的方法如图21所示。它是在表面耐压区的末段覆盖一个绝缘层081，其上有栅080，栅又通过一个电阻Ri联到中性基区400。从栅080上取得1200上需要的脉冲信号。当p区122对中性基区的负电压之值增加时，1200对中性基区有负脉冲。当p区122对中性基区的负电压之值减少时，1200对中性基区有正脉冲。可以用此脉冲信号去触发一种低压电路。当然，也可以设两个此类的栅来取脉冲，作为一个RS触发器的两个输入端去控制低压电路的输出端。此外，例如在图7的300区接一个电阻Ri联到中性基区400，也可起同样的功效。 
当然，实现图21中电阻Ri的方法有很多种，图22给出了一种利用栅-漏短接的p-MOST(1000)代替电阻Ri的方法的示意图。p区470为该p-MOST(1000)的漏区，p区471为该p-MOST(1000)的源区并与中性基区472通过导体473相联。在部分的p区470和p区471以及两区之间的n-区101之上覆盖有绝缘层460，在该绝缘层460上又有导体461构成该p-MOST(1000)的栅电极。栅电极461与该p-MOST(1000)的漏极相联并共同连接到栅080。从栅080上取得1200上需要的脉冲信号。当p区122对中性基区的负电压之值增加时，1200对中性基区有负脉冲。当p区122对中性基区的负电压之值减少时，1200对中性基区有正脉冲，从而实现如图21中所述的功能。图23为 图22所示结构在TMA-MEDICI器件仿真软件中模拟得到的正、负脉冲随时间变化的结果。在这里，取了p-MOST栅氧460厚度为50nm，栅长为2um，n型衬底101浓度为2×1014em-3，030的电压的上升及下降时间均取为20ns。 
图24给出了一种利用栅-漏短接的n-MOST(2000)代替电阻Ri的方法的示意图。该n-MOST(2000)制作在p-阱480之内。n区483为该n-MOST(2000)的漏区。n区482为该n-MOST(2000)的源区，并通过导体与p区481相联，从而与该n-MOST的源体区p区480相联。该n-MOST(2000)的栅电极与漏极短接并通过导体466与中性基区484相联。该n-MOST(2000)的源极与栅080相联。从栅080上取得1200上需要的脉冲信号。图24所示结构与图22所示结构实现正、负脉冲的情形类似，这里不再赘述。图25给出了利用TMA-MEDICI模拟得到的正、负脉冲随时间变化的结果。在这里，取了n-MOST栅氧465厚度为30nm，栅长为2um，p阱(p区480)浓度为1015cm-3，030的电压的上升及下降时间均取为5ns。 
应当指出，图23及图25给出的结果所采用的参数并非是最优化的设计。 
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。 

Claims (14)

1.一种由一个第一种导电类型的金属-绝缘体-半导体场效应晶体管MIST及一个第二种导电类型的双极型结型晶体管BJT组合而成的IGBT，其中，
所述的第一种导电类型的MIST有一个第一种导电类型的半导体材料作为漂移区，漂移区有两个主表面；在第一主表面之下设有至少一个第二种导电类型的半导体的源体区的元胞，此源体区之内又至少有一个第一种导电类型的半导体源区，部分的源体区和部分的源区通过导体相联，构成第一种导电类型的MIST的源电极；在部分的源区和部分的源体区以及部分的漂移区的表面覆盖有绝缘层，在该绝缘层上覆盖有作为第一种导电类型的MIST的栅电极的导体；
所述漂移区为第二种导电类型的BJT的基区，所述漂移区在第二主表面内至少有与所述漂移区相邻的一个第二种导电类型的半导体区作为BJT的发射区；所述的发射区与所述的基区在第二主表面各有导体联结成为发射极与基极，而BJT的集电区是MIST的源体区，BJT的集电极是MIST的源电极；
第一主表面的所有源体区的元胞均被一个表面耐压区所包围，当发射极与集电极之间加有允许的最大反偏压时，作为基区的第一种导电类型的半导体材料会有一个耗尽区，但耗尽区不达到BJT的发射区，也不在表面耐压区之外；
所述表面耐压区的周围是一个当发射极与集电极之间加有允许的最大反偏压时仍不耗尽而维持中性的中性基区，在所述中性基区内有一个低压电路区；
所述低压电路区中有两个第二种导电类型的半导体的区，或有两个在第二种导电类型的半导体的区内的第一种导电类型的半导体的区；两个区各自引出一个电极端口，分别作为所述低压电路区的两个输出端，并各自通过外联线与所述IGBT的第二主表面的发射极和基极相联。
2.根据权利要求1所述的IGBT，其中的表面耐压区在靠近IGBT的MIST的元胞处是一个其底部至少为第二种导电类型的区，此区在发射极和集电极之间加最大反偏压时均全耗尽，其向基区发出的有效的第二种导电类型的电通量密度在沿表面从元胞处向中性基区的方向上是随离开元胞的距离而从D0逐渐或阶梯式地减小，直到接近于零，其中D0是同基区所做单边突变平行平面结在最大反偏压下重掺区一侧的耗尽区内的第二种导电类型的杂质密度；
所述有效的第二种导电类型的电通量密度是指在一个表面区域内、电离杂质所产生的总电通量被所述表面区域的面积除所得之值，所述面积在沿表面任一方向上所占的宽度小于同衬底所做的单边突变平行平面结在接近其最大反偏电压下衬底耗尽区的厚度，但又大于表面耐压区的厚度。
3.根据权利要求1所述的IGBT，其中的表面耐压区在靠近第一主表面的中性基区处至少有一个未耗尽的区，该未耗尽的区和中性基区之间的电压随所述的IGBT的发射极和集电极之间的电压的值而变化。
4.根据权利要求3所述的IGBT，其中所述表面耐压区内在靠近第一主表面的中性基区处的未耗尽的区相对于所述中性基区有电压，此未耗尽的区通过内联线联到低压电路区，构成低压电路的电压源端。
5.根据权利要求1所述的IGBT，其中所述低压电路区有一个电极端口，该端口为控制端，低压电路的两输出端之间的电压受该控制端控制；
所述低压电路的控制端联到表面耐压区在靠近第一主表面的中性基区处的一个未耗尽的区，或者联到所述表面耐压区靠近未耗尽的中性基区的第一主表面上设置的一个绝缘层上的导体。
6.根据权利要求1所述的IGBT，其中的表面耐压区在靠近其所包围的IGBT的MIST的元胞处本身与一种第一种导电类型的MIST的元胞相接触，该MIST的源电极是浮空的，由该MIST的栅电极电压的变化引起所述的低压电路的控制端电压变化。
7.根据权利要求1所述的IGBT，其中的表面耐压区至少有两种不同导电类型的半导体层，在靠近IGBT的MIST的元胞处与一个第一种导电类型的横向MIST的有源区直接接触，所述横向MIST的源电极与IGBT的MIST的元胞的源电极通过内联线相联，其栅电极与IGBT元胞的栅电极通过内联线直接或经过转换相联，所述横向MIST的漂移区为表面耐压区的第一种导电类型的层。
8.根据权利要求7所述的IGBT，其中由横向MIST引起的电流从中性基区出发，引起在第一主表面下的一个区域有电压，所述的电压直接形成所述的低压电路的控制电压或通过第一表面的控制端形成所述的低压电路的控制电压。
9.根据权利要求1所述的IGBT，其中表面耐压区与一种第一种导电类型的MIST的元胞直接接触，该与表面耐压区直接接触的MIST的元胞包围所述的IGBT的MIST的元胞；与表面耐压区直接接触的MIST的元胞和其所包围的IGBT的MIST的元胞之间在第一主表面上有一个绝缘层，该绝缘层上有一个栅；
当栅上的电压达到使与表面耐压区直接接触的MIST的元胞和IGBT的MIST的元胞的第一种导电类型的半导体区反型时，会形成第二种导电类型的载流子在两种元胞之间流动；
当栅上的电压达到使与表面耐压区直接接触的MIST的元胞和IGBT的MIST的元胞的第二种导电类型的半导体区反型时，会形成第一种导电类型的载流子各自从两种元胞流向基区。
10.根据权利要求1所述的IGBT，其中低压电路的两输出端分别是一个双极型晶体管的发射极和集电极。
11.根据权利要求1所述的IGBT，其中低压电路的两输出端分别是一个低压MIST的源极和漏极。
12.根据权利要求1所述的IGBT，其中在低压电路区有一个第二种导电类型的双极型晶体管，其集电极与所述的低压电路的电压源端相联接，其基极与所述的低压电路的控制端相联接，其发射极与另一个第二种导电类型的双极型晶体管的基极相联，所述的另一个第二种导电类型的双极型晶体管的发射极和集电极分别为第一主表面的低压电路区的两个输出端。
13.根据权利要求1所述的IGBT，其中在所述表面耐压区靠近中性基区处的第一主表面之上设有一绝缘层，在此绝缘层上又覆盖有导体，该导体通过一个电阻和中性基区相联接；所述联有电阻的导体上的电压作为低压电路的控制电压。
14.根据权利要求1所述的IGBT，其中在所述表面耐压区靠近中性基区处的第一主表面之上设有一绝缘层，在此绝缘层上又覆盖有导体，该导体通过一个栅-漏短接的MOSFET和中性基区相联接；所述联有栅-漏短接的MOSFET的导体上的电压作为低压电路的控制电压。
CN2009101199613A 2009-02-27 2009-02-27 一种高速igbt Expired - Fee Related CN101494239B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009101199613A CN101494239B (zh) 2009-02-27 2009-02-27 一种高速igbt
US12/712,583 US8378427B2 (en) 2009-02-27 2010-02-25 High speed IGBT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101199613A CN101494239B (zh) 2009-02-27 2009-02-27 一种高速igbt

Publications (2)

Publication Number Publication Date
CN101494239A CN101494239A (zh) 2009-07-29
CN101494239B true CN101494239B (zh) 2010-12-01

Family

ID=40924735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101199613A Expired - Fee Related CN101494239B (zh) 2009-02-27 2009-02-27 一种高速igbt

Country Status (2)

Country Link
US (1) US8378427B2 (zh)
CN (1) CN101494239B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564098B2 (en) * 2010-03-05 2013-10-22 Infineon Technologies Austria Ag Controlling the recombination rate in a bipolar semiconductor component
CN102651392B (zh) * 2011-02-28 2014-11-05 成都成电知力微电子设计有限公司 一种控制两种载流子的晶闸管
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
US9385196B2 (en) 2012-09-12 2016-07-05 Texas Instruments Incorporated Fast switching IGBT with embedded emitter shorting contacts and method for making same
SE537230C2 (sv) * 2013-05-16 2015-03-10 Klas Håkan Eklund Med K Eklund Innovation F Bipolär transistorförstärkarkrets med isolerad gate
CA2927763C (en) * 2013-06-24 2018-08-21 Ideal Power Inc. Systems, circuits, devices, and methods with bidirectional bipolar transistors
US9431525B2 (en) * 2014-06-12 2016-08-30 Cree, Inc. IGBT with bidirectional conduction
CN105161527B (zh) * 2015-06-26 2018-03-02 成都成电知力微电子设计有限公司 利用一种表面耐压层结构的绝缘栅双极型器件
CN106067799B (zh) * 2016-06-13 2019-03-05 南京芯舟科技有限公司 一种半导体器件
JP6624101B2 (ja) * 2017-02-03 2019-12-25 株式会社デンソー 半導体装置
US10355132B2 (en) * 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit
CN109427771B (zh) * 2017-09-01 2020-10-30 无锡华润上华科技有限公司 一种集成电路芯片及其制作方法、栅驱动电路
CN109786450B (zh) * 2019-01-23 2021-04-13 电子科技大学 一种基于ligbt的栅控型采样器件
CN109742139B (zh) * 2019-01-23 2021-04-13 电子科技大学 一种基于ligbt的单栅控制电压电流采样器件
CN111627994B (zh) * 2020-06-08 2023-05-23 无锡光磊电子科技有限公司 一种采用电压驱动的bjt

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347413A (ja) * 1992-06-12 1993-12-27 Toshiba Corp 半導体装置の製造方法
CN1040814C (zh) * 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
CN1311560C (zh) * 2003-10-16 2007-04-18 电子科技大学 横向低侧高压器件及高侧高压器件
CN100576541C (zh) 2008-05-14 2009-12-30 电子科技大学 一种半导体器件及其提供的低压电源的应用
US8097919B2 (en) * 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8049307B2 (en) * 2009-01-23 2011-11-01 Vanguard International Semiconductor Corporation Insulated gate bipolar transistor (IGBT) electrostatic discharge (ESD) protection devices
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device

Also Published As

Publication number Publication date
CN101494239A (zh) 2009-07-29
US20100219446A1 (en) 2010-09-02
US8378427B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
CN101494239B (zh) 一种高速igbt
US10535760B2 (en) IGBT die structure with auxiliary P well terminal
CN110190113B (zh) 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管
US8378390B2 (en) Silicon carbide bipolar junction transistor (BJT) having a surface electrode disposed on top of a dielectric layer formed at a region between emitter contact and base contact
TWI389301B (zh) 半導體裝置
CN103986447A (zh) 双极半导体开关及其制造方法
CN105322002A (zh) 反向传导igbt
CN104576720A (zh) 半导体器件和逆导igbt
CN102169892B (zh) 一种增强型平面绝缘栅双极型晶体管
US8686513B1 (en) IGBT assembly having circuitry for injecting/extracting current into/from an auxiliary P well
JP5792323B2 (ja) ２つの型の電荷キャリアを制御するサイリスタ
CN106067799B (zh) 一种半导体器件
CN101521203B (zh) 一种半导体横向器件和高压器件
TW201025563A (en) Semiconductor device internally having insulated gate bipolar transistor
CN104795438A (zh) 一种能抑制负阻效应的sa-ligbt
JPH07302904A (ja) 半導体装置およびその制御方法
CN116013970A (zh) 半导体器件及其制造方法、导通电压回跳的优化方法
CN212485325U (zh) 一种非对称带栅双向可控硅静电防护器件
CN111933687B (zh) 具有高安全工作区的横向功率器件
CN107331704A (zh) 一种栅压控制晶闸管器件
CN106024875A (zh) 一种快关断绝缘体上硅横向绝缘栅双极型晶体管器件
CN105161527A (zh) 利用一种表面耐压层结构的绝缘栅双极型器件
KR20150080945A (ko) 전력 반도체 소자
CN114864573B (zh) Igbt器件
JP7527256B2 (ja) 半導体装置及び半導体装置の制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101201

Termination date: 20210227