CN101494175B - 一种三层立体功率封装方法及其结构 - Google Patents

一种三层立体功率封装方法及其结构 Download PDF

Info

Publication number
CN101494175B
CN101494175B CN2008100565783A CN200810056578A CN101494175B CN 101494175 B CN101494175 B CN 101494175B CN 2008100565783 A CN2008100565783 A CN 2008100565783A CN 200810056578 A CN200810056578 A CN 200810056578A CN 101494175 B CN101494175 B CN 101494175B
Authority
CN
China
Prior art keywords
power
substrate
heating panel
drive controlling
controlling plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100565783A
Other languages
English (en)
Other versions
CN101494175A (zh
Inventor
李满长
单绍柱
曹云翔
杜吉龙
李小会
李存信
王明睿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Research Institute of Auotomation for Machinery Industry Co Ltd
Original Assignee
Beijing Research Institute of Auotomation for Machinery Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Research Institute of Auotomation for Machinery Industry Co Ltd filed Critical Beijing Research Institute of Auotomation for Machinery Industry Co Ltd
Priority to CN2008100565783A priority Critical patent/CN101494175B/zh
Publication of CN101494175A publication Critical patent/CN101494175A/zh
Application granted granted Critical
Publication of CN101494175B publication Critical patent/CN101494175B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种三层立体功率封装方法及其结构，其中该方法包括：步骤一，制备散热板、功率电极、基板，在基板、散热板上印制绝缘层，形成镂空的图形，并使得功率芯片和功率电极在基板上的位置及基板在散热板上的位置为镂空的图形；步骤二，将焊片安装在镂空的图形的位置处，自下向上依次装配散热板、焊片、基板、焊片、功率芯片，并进行焊接；步骤三，对功率芯片与基板进行压焊，将外壳装配在散热板上，将功率电极焊接在基板上，并在功率板上装配驱动控制板；步骤四，在基板与驱动控制板之间灌封第一充填材料，第一充填材料成型后在驱动控制板与功率电极之间灌封第二充填材料。本发明实现了将功率基板、驱动控制板、功率电极集成在一个封装内。

Description

一种三层立体功率封装方法及其结构
技术领域
本发明涉及电力电子领域的功率集成技术，特别是涉及一种三层立体功率封装方法及其结构。
背景技术
绝缘栅双极型晶体管IGBT(Insulated Gate Bipolar Transistor)是由MOSFET和双极型晶体管复合而成的一种器件，它融和了这两种器件的优点，既具有MOSFET器件驱动简单和快速的优点，又具有双极型器件容量大的优点，因而，在现代电力电子技术中得到了越来越广泛的应用。
上世纪80年代初，IGBT器件的研制成功以及随后其额定参数的不断提高和改进，为高频、较大功率应用的发展起到了重要作用。由于IGBT为电压型驱动，具有驱动功率小，开关速度高，饱和压降低，可耐高电压和大电流等一系列优点，表现出很好的综合性能，已成为当前在工业领域应用最广泛的电力半导体器件。
目前，已发展到把IGBT芯片，快恢复二极管芯片，控制和驱动电路，过压、过流、过热和欠压保护电路、箝位电路以及自诊断电路等封装在同一绝缘外壳内的模块，即智能功率模块(Intelligent Power Module，IPM)。它为电力电子逆变器的高频化、小型化、高可靠性和高性能创造了器件基础，亦使整机设计更简化，整机的设计、开发和制造成本降低，缩短整机产品的上市时间。因此需要提出针对IPM产品的一种功率集成、封装方法。
申请号为200610105083.6的中国专利申请公开了一种三维多芯片模块互连及封装方法中，公布了一种采用MCM技术实现的封装方法，但该方法只适用于低功率电子产品的封装要求。不适用于IPM产品的封装要求。
申请号为200510106399.2中国专利申请公开的封装结构与其封装方法中，公布了一种封装方法，但结构中不涉及功率芯片、驱动控制板及功率电极，未采用绝缘硅胶及环氧树脂灌封。不适用于IPM产品的封装要求。
发明内容
本发明所要解决的技术问题在于提供一种三层立体功率封装方法及其结构，用于解决现有技术中无法对IPM产品进行功率集成及封装的问题。
为了实现上述目的，本发明提供了一种三层立体功率封装方法，其特征在于，包括：
步骤一，一种三层立体功率封装方法，其特征在于，包括：
步骤一，制备散热板、功率电极、功率芯片的基板，在所述基板、所述散热板上印制绝缘层，形成镂空的图形，并使得所述功率芯片和所述功率电极在所述基板上的位置及所述基板在所述散热板上的位置为所述镂空的图形；
步骤二，将焊片安装在所述镂空的图形的位置处，自下向上依次装配所述散热板、所述焊片、所述基板、所述焊片、所述功率芯片，并对装配完成的功率板进行焊接；
步骤三，对所述功率芯片与所述基板进行压焊，将外壳装配在所述散热板上，将所述功率电极焊接在所述基板上，并在所述功率板上装配驱动控制板；
步骤四，在所述基板与所述驱动控制板之间灌封第一充填材料，并当所述第一充填材料成型后在所述驱动控制板与所述功率电极之间灌封第二充填材料。
所述的三层立体功率封装方法，其中，所述步骤一中，进一步包括：
在制备所述基板、所述散热板和所述功率电极后，对所述基板、所述散热板和所述功率电极进行镀镍的步骤。
所述的三层立体功率封装方法，其中，所述步骤一中，进一步包括：
通过丝网印刷方式在所述散热板上漏印所述绝缘层为保护釉的隔离介质层，并在有保护性气体、烧结温度为560℃的红外烧结炉中烧结的步骤。
所述的三层立体功率封装方法，其中，所述步骤二中，进一步包括：
在具有保护性气体的再流焊炉中对所述功率板进行焊接的步骤。
所述的三层立体功率封装方法，其中，所述步骤三中，进一步包括：
通过将所述功率芯片的引出极与所述基板的相应位置用压焊机进行铝丝压焊的步骤。
所述的三层立体功率封装方法，其中，所述步骤三中，进一步包括：
将所述外壳的边缘与所述散热板紧密结合并粘接在所述散热板上的方式装配所述外壳的步骤；
将所述驱动控制板的驱动信号端子固定在所述功率板上，所述功率电极通过所述驱动控制板上预留的开槽从所述驱动控制板的上方引出的方式装配所述驱动控制板的步骤。
所述的三层立体功率封装方法，其中，所述步骤四中，进一步包括：
通过所述驱动控制板上预留的开槽，向所述基板与所述驱动控制板之间充注所述第一充填材料的步骤。
所述的三层立体功率封装方法，其中，所述步骤四中，进一步包括：
向所述驱动控制板与所述功率电极之间灌封高度与所述外壳的高度相同的所述第二充填材料的步骤。
为了实现上述目的，本发明提供了一种三层立体功率封装结构，其特征在于，包括：散热板、功率电极、驱动控制板、外壳、功率芯片的基板；
在所述基板、所述散热板上印制有绝缘层，形成镂空的图形，并使得所述功率芯片和所述功率电极在所述基板上的位置及所述基板在所述散热板上的位置为所述镂空的图形；
在所述镂空的图形的位置处安装有焊片，自下向上依次装配所述散热板、所述焊片、所述基板、所述焊片、所述功率芯片，并对装配完成的功率板进行焊接；
所述功率芯片与所述基板通过压焊连接，所述外壳装配在所述散热板上，所述功率电极焊接在所述基板上，所述驱动控制板装配在所述功率板上；
在所述基板与所述驱动控制板之间灌封有第一充填材料，在所述驱动控制板与所述功率电极之间灌封第二充填材料。
所述的三层立体功率封装结构，其中，所述基板为陶瓷覆铜板，所述散热板为紫铜散热板，所述焊片为Ag-Sn焊片，所述第一充填材料为绝缘硅胶，所述第二充填材料为环氧树脂。
本发明的有益技术效果：
本发明根据IPM产品的集成特点，采用三层立体封装结构，将功率基板、驱动控制板、功率电极集成在一个封装内。
采用镀镍工艺，使紫铜基板、陶瓷覆铜板和功率电极的外表容易与焊锡结合，便于焊接，简化了生产流程。
在功率基板部分，采用紫铜板作为散热板，采用陶瓷覆铜板作为功率芯片及引出极端子的安装载体，陶瓷覆铜板导热性能好，适合于大功率器件的应用。
在紫铜基板和陶瓷覆铜板上印刷并烧结隔离介质，用来固定陶瓷覆铜板和功率芯片的位置，简化了固定功率芯片的工艺流程。与使用模具或其它机械方式固定芯片的方法比较，减少了芯片表面受损的几率，提高了焊接的成品率，增强了焊接的可靠性。
将功率芯片的发射极、栅极以及快恢复二极管的阳极都用铝丝键合在陶瓷覆铜板上，然后以陶瓷覆铜板作为过渡板与驱动板及功率电极连接。
功率电极与控制信号端子从封装的上部引出，灌封分两部分进行，功率部分采用绝缘硅胶灌封，起到了功率层与控制层的绝缘作用，同时也为功率层提供了缓冲保护，并可释放热应力。引出电极及驱动控制板部分采用环氧树脂密封保护，能达到防潮、防震、增加介电强度和牢固性，使模块性能稳定可靠。
通过实施本发明的方法，简化了IPM产品的生产工艺，可以降低IPM产品在生产阶段的装备投入，简化了生产流程，同时也使IPM产品达到成本低，寄生电感小，可靠性高的目的。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1是本发明的三层立体封装方法的工艺流程图；
图2a、图2b、图2c是本发明的紫铜散热板、陶瓷覆铜板和功率电极示意图；
图3a、图3b是本发明的隔离介质在紫铜散热板和陶瓷覆铜板上时的示意图；
图4a、图4b是本发明的装配功率板的俯视示意图和结构示意图；
图5是本发明的驱动控制板示意图；
图6是本发明的三层立体功率封装结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明的技术方案作进一步更详细的描述。
如图1所示，是本发明的三层立体封装方法的工艺流程图。该方法将功率板部分、驱动控制板部分、功率电极部分，自下而上地紧密安装在一个封装内，该方法包括下列步骤：
步骤S101，制备功率芯片的基板、散热板和功率电极；
该步骤中，按所需的尺寸，设计、加工紫铜散热板和功率电极；按功率器件的布局要求，设计、加工陶瓷覆铜板(DCB)作为功率芯片的安装基板，如图2a、图2b、图2c、图6，其中10为紫铜散热板，20为陶瓷覆铜板，30为功率电极，50为功率芯片。对加工后的紫铜散热板10、陶瓷覆铜板20和功率电极30进行镀镍处理。
采用镀镍的方法，将紫铜散热板10、陶瓷覆铜板20和功率电极30镀镍，使它们可以直接与焊锡紧密结合，简化了生产步骤，提高了效率。采用紫铜散热板10作为散热板，采用陶瓷覆铜板20作为功率芯片50及引出极端子的安装载体，陶瓷覆铜板20导热性能好，适合于大功率器件的应用。
步骤S102，漏印隔离介质层
该步骤中，根据陶瓷覆铜板20的大小及位置，采用丝网印刷的方法，在紫铜散热板10上印刷保护釉作为隔离介质40，并在有保护性气体的红外烧结炉中烧结，烧结温度为560℃；根据功率芯片焊盘的尺寸及功率电极焊盘的尺寸，设计图形，在陶瓷覆铜板20上印刷保护釉，并烧结。使功率芯片50和功率电极30在陶瓷覆铜板20上的位置及陶瓷覆铜板20在紫铜散热板10上的位置为镂空的图形，如图3a、图3b。
该步骤中，通过利用印刷介质的方法制作固定芯片的隔离图形，达到芯片焊接过程中位置固定的目的。
在焊接过程中陶瓷覆铜板20与紫铜散热板10，功率芯片50与陶瓷覆铜板20之间的定位是必须的工艺过程。本发明采用在紫铜散热板10和陶瓷覆铜板20上印刷保护釉的方法进行操作，将保护釉层作为隔离介质40，可以限制陶瓷覆铜板20、功率芯片50及焊锡在焊接过程中的移动。将陶瓷覆铜板20和功率芯片50固定在预定位置，简化了生产装配装置和工艺流程。
步骤S103，装配
该步骤中，采用Ag-Sn焊片60作为焊接料，将Ag-Sn焊片60安装在镂空的图形位置，该位置对应于功率芯片50、陶瓷覆铜板20的焊盘，位置唯一且固定。自下向上依次安装紫铜散热板10、焊片60、陶瓷覆铜板20、焊片60、功率芯片50，如图4a、图4b。
步骤S104，焊接
该步骤中，将步骤S103中装配完成的功率板放在具有保护性气体的再流焊炉中进行焊接。通过一次焊接，完成紫铜散热板10、陶瓷覆铜板20和功率芯片50的集成。
步骤S105，铝丝压焊
该步骤中，将焊接完成的功率电路，按设计要求对功率芯片50的引出极与陶瓷覆铜板20的相应位置用压焊机进行铝丝压焊，如图6中的铝丝41，以陶瓷覆铜板20作为过渡板，从而实现功率芯片50与驱动控制板70之间的连接。
该步骤中，将功率芯片50的发射极、栅极以及快恢复二极管的阳极都用铝丝键合在陶瓷覆铜板20上，然后以陶瓷覆铜板20作为过渡板与驱动控制板70及功率电极30连接。
步骤S106，焊接功率电极、组装外壳
该步骤中，将设计好的外壳5 1使用硅橡胶粘接在紫铜散热板10上，边缘与紫铜散热板10紧密结合。将功率电极30焊接在陶瓷覆铜板20相应的功率引出端处。
步骤S107，驱动控制板的装配
该步骤中，将设计好的驱动控制板70(如图5)通过驱动信号端子21固定在功率电路之上，功率电极30通过驱动控制板70上预留的开槽，从驱动控制板70的上方引出。驱动控制板70的驱动信号端子21与陶瓷覆铜板20相连，控制信号引出端子22为外部应用***提供控制接口。
步骤S108，灌封
该步骤中，首先，从驱动控制板70上预留的开槽处，向陶瓷覆铜板20与驱动控制板70之间充注绝缘硅胶31，使陶瓷覆铜板20与驱动控制板70之间充满，充分灌封并排空气体。该层绝缘硅胶31即起到了功率层与控制层的绝缘作用，同时也为功率层提供了缓冲保护，并可释放热应力。
待绝缘硅胶层成型后，再向驱动控制板70与功率电极30之间灌环氧树脂32，目的是加固驱动控制板70和功率电极30的介电强度和封装强度，驱动控制板70与功率电极30之间环氧树脂32的灌封量的高度与外壳51高度相同，并流平，形成一个完整的封装体(如图6)，实现了在一个封装结构内的功率板、驱动电路、功率电极的三层功率集成。
本发明涉及三层立体封装结构，层间通过控制信号引出端子互联，并具有辅助的层间支撑连接。通过一种功率集成、封装的技术提供了一种三层立体结构及功率集成封装的方法，用于IPM产品的封装，通过采用混合封装形式，获得非常合适和经济的效果，可大大扩大IPM产品的功率范围。将芯片形式的功率开关器件安装在具有高导热率且绝缘的陶瓷覆铜板上，通过大面积的铜散热板为功率器件散热。同时将驱动板、功率电级从下至上依次安装，利用独特的连接结构及封装方法实现各部件的互联。这种以高功率密度为特色的混合结构，实现了功率层、驱动层及应用层的结合，为IPM产品的设计、生产和发展提供了有效的手段。
当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种三层立体功率封装方法，其特征在于，包括：
步骤一，制备散热板、功率电极、功率芯片的基板，在所述基板、所述散热板上印制绝缘层，形成镂空的图形，并使得所述功率芯片和所述功率电极在所述基板上的位置及所述基板在所述散热板上的位置为所述镂空的图形；
步骤二，将焊片安装在所述镂空的图形的位置处，自下向上依次装配所述散热板、所述焊片、所述基板、所述焊片、所述功率芯片，装配完成后得到功率板，并对所述功率板进行焊接；
步骤三，对所述功率芯片与所述基板进行压焊，将外壳装配在所述散热板上，将所述功率电极焊接在所述基板上，并在所述功率板上装配驱动控制板；
步骤四，在所述基板与所述驱动控制板之间灌封第一充填材料，并当所述第一充填材料成型后在所述驱动控制板与所述功率电极之间灌封第二充填材料。
2.根据权利要求1所述的三层立体功率封装方法，其特征在于，所述步骤一中，进一步包括：
在制备所述基板、所述散热板和所述功率电极后，对所述基板、所述散热板和所述功率电极进行镀镍的步骤。
3.根据权利要求2所述的三层立体功率封装方法，其特征在于，所述步骤一中，进一步包括：
通过丝网印刷方式在所述散热板上漏印所述绝缘层为保护釉的隔离介质层，并在有保护性气体、烧结温度为560℃的红外烧结炉中烧结的步骤。
4.根据权利要求1、2或3所述的三层立体功率封装方法，其特征在于，所述步骤二中，进一步包括：
在具有保护性气体的再流焊炉中对所述功率板进行焊接的步骤。
5.根据权利要求1、2或3所述的三层立体功率封装方法，其特征在于，所述步骤三中，进一步包括：
通过将所述功率芯片的引出极与所述基板的相应位置用压焊机进行铝丝压焊的步骤。
6.根据权利要求1、2或3所述的三层立体功率封装方法，其特征在于，所述步骤三中，进一步包括：
将所述外壳的边缘与所述散热板紧密结合并粘接在所述散热板上的方式装配所述外壳的步骤；
将所述驱动控制板的驱动信号端子固定在所述功率板上，所述功率电极通过所述驱动控制板上预留的开槽从所述驱动控制板的上方引出的方式装配所述驱动控制板的步骤。
7.根据权利要求6所述的三层立体功率封装方法，其特征在于，所述步骤四中，进一步包括：
通过所述驱动控制板上预留的开槽，向所述基板与所述驱动控制板之间充注所述第一充填材料的步骤。
8.根据权利要求6所述的三层立体功率封装方法，其特征在于，所述步骤四中，进一步包括：
向所述驱动控制板与所述功率电极之间灌封高度与所述外壳的高度相同的所述第二充填材料的步骤。
9.一种三层立体功率封装结构，其特征在于，包括：散热板、功率电极、驱动控制板、外壳、功率芯片的基板；
在所述基板、所述散热板上印制有绝缘层，形成镂空的图形，并使得所述功率芯片和所述功率电极在所述基板上的位置及所述基板在所述散热板上的位置为所述镂空的图形；
在所述镂空的图形的位置处安装有焊片，自下向上依次装配所述散热板、所述焊片、所述基板、所述焊片、所述功率芯片，装配完成后得到功率板，并对所述功率板进行焊接；
所述功率芯片与所述基板通过压焊连接，所述外壳装配在所述散热板上，所述功率电极焊接在所述基板上，所述驱动控制板装配在所述功率板上；
在所述基板与所述驱动控制板之间灌封有第一充填材料，在所述驱动控制板与所述功率电极之间灌封第二充填材料。
10.根据权利要求9所述的三层立体功率封装结构，其特征在于，所述基板为陶瓷覆铜板，所述散热板为紫铜散热板，所述焊片为Ag-Sn焊片，所述第一充填材料为绝缘硅胶，所述第二充填材料为环氧树脂。
CN2008100565783A 2008-01-22 2008-01-22 一种三层立体功率封装方法及其结构 Expired - Fee Related CN101494175B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100565783A CN101494175B (zh) 2008-01-22 2008-01-22 一种三层立体功率封装方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100565783A CN101494175B (zh) 2008-01-22 2008-01-22 一种三层立体功率封装方法及其结构

Publications (2)

Publication Number Publication Date
CN101494175A CN101494175A (zh) 2009-07-29
CN101494175B true CN101494175B (zh) 2012-05-23

Family

ID=40924694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100565783A Expired - Fee Related CN101494175B (zh) 2008-01-22 2008-01-22 一种三层立体功率封装方法及其结构

Country Status (1)

Country Link
CN (1) CN101494175B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014203861A (ja) * 2013-04-02 2014-10-27 三菱電機株式会社 半導体装置および半導体モジュール
CN103579030B (zh) * 2013-10-30 2016-01-13 深圳市志金电子有限公司 一种新型芯片封装方法及芯片封装结构
TWI539894B (zh) 2014-11-28 2016-06-21 財團法人工業技術研究院 功率模組
CN104867887A (zh) * 2015-05-04 2015-08-26 嘉兴斯达半导体股份有限公司 一种双层灌封的功率模块及封装方法
CN104993034B (zh) * 2015-07-21 2019-04-12 广东广晟光电科技有限公司 一种led封装新工艺
CN105633041A (zh) * 2016-03-14 2016-06-01 江苏捷捷微电子股份有限公司 一种大功率可控硅封装结构及其制造方法
JP2023541621A (ja) * 2020-09-15 2023-10-03 華為技術有限公司 パワーモジュール及びその製造方法、コンバータ、並びに電子機器
CN112844982A (zh) * 2020-12-31 2021-05-28 格至控智能动力科技（上海）有限公司 高密闭环境的灌胶方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1831904A (zh) * 2005-03-12 2006-09-13 三星Sdi株式会社 等离子体显示模块
CN1855455A (zh) * 2005-03-24 2006-11-01 三星Sdi株式会社 用于集成电路芯片的散热装置和包括散热装置的显示模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1831904A (zh) * 2005-03-12 2006-09-13 三星Sdi株式会社 等离子体显示模块
CN1855455A (zh) * 2005-03-24 2006-11-01 三星Sdi株式会社 用于集成电路芯片的散热装置和包括散热装置的显示模块

Also Published As

Publication number Publication date
CN101494175A (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
CN101494175B (zh) 一种三层立体功率封装方法及其结构
CN106206483B (zh) 电源模块
JP3429921B2 (ja) 半導体装置
CN105070695A (zh) 双面散热电动汽车功率模块
JP2009295794A (ja) 樹脂封止型半導体装置とその製造方法
CN105161467B (zh) 一种用于电动汽车的功率模块
US20180350710A1 (en) Semiconductor device, and power module
CN103311193A (zh) 半导体功率模块封装结构及其制备方法
JP2019046899A (ja) 電子装置
CN111276447B (zh) 双侧冷却功率模块及其制造方法
CN105161477A (zh) 一种平面型功率模块
CN108461484B (zh) 一种igbt模块的封装结构及加工工艺
CN109980955A (zh) 智能功率模块及空调器
CN103579154A (zh) 包括叠层的电气器件封装以及其制造方法
JP2020136369A (ja) 半導体モジュール及び半導体モジュールの製造方法
CN111584443A (zh) 双面散热功率模块及其双面平行度的控制方法
CN110268520A (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN220155541U (zh) 一种多芯片串联的igbt模块封装结构
CN112992845A (zh) 功率模块及其制造方法
CN103295920B (zh) 非绝缘型功率模块及其封装工艺
CN212342605U (zh) 双面散热功率模块
CN209199924U (zh) 高压功率模块封装结构
CN104052244A (zh) 功率模块
CN219832657U (zh) 一种叠层芯片的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20130122

CF01 Termination of patent right due to non-payment of annual fee