CN101488445B

CN101488445B - 用于减轻65纳米以上节点的Ioff散射的方法

Info

Publication number: CN101488445B
Application number: CN2008100326354A
Authority: CN
Inventors: 张海洋; 陈海华; 黄怡; 段晓斌; 张世谋; 马擎天
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2008-01-15
Filing date: 2008-01-15
Publication date: 2011-04-20
Anticipated expiration: 2028-01-15
Also published as: CN101488445A

Abstract

根据本发明的一个方面，提供了一种用于减轻65纳米以上节点的Ioff散射的方法，该方法包括以下步骤：步骤一：沉积一多晶膜，步骤二：沉积一氧化层，步骤三：沉积一B-掺杂SIN膜，步骤四：进行N+P1预掺杂，步骤五：N+P1-IMP，步骤六：N+P1灰化/湿法剥离，步骤七：去除所述B-掺杂SIN膜，以及步骤八：栅极光照。上述方法主要通过解决磷渗透的问题来缓解Ioff散射问题，同时不影响栅极蚀刻本身。

Description

用于减轻65纳米以上节点的Ioff散射的方法

技术领域

本发明涉及半导体制造工艺，尤其涉及一种用于减轻65纳米以上节点的Ioff散射的方法。

背景技术

近年来，在65纳米节点逻辑的开发中Ioff散射问题特别突出。已测试了许多方法以寻找有效的解决方案。然而，许多方法往往是效果不佳，或者以牺牲器件的性能为代价。例如，采用厚10％的多晶膜和B-掺杂可一定程度上改善Ioff散射，但与此同时它们会使N-MOS的性能劣化，参考图1a-1c，其中图1a示出了采用炉管BL工艺的Ioff表现，图1b示出了无定形多晶(Amorphous Poly)工艺的Ioff表现，图1c示出了B-掺杂炉管BL工艺的Ioff表现。

目前，已证明晶粒尺寸对Ioff散射现象的影响很大。晶粒尺寸越大，Ioff散射越严重。现有的炉管多晶膜已提供了最小的晶粒尺寸，因此已无法进一步通过这一点减轻Ioff散射问题。如图1c所示的B-掺杂工艺较好地解决了Ioff散射问题。然而，这种改善可能是因为B原子在多晶膜内形成了一些势垒。这种方法会必定会劣化器件的性能。磷渗透已被认为是关键的根本原因。当前的工艺普遍采用图2所示的制造执行***MES(Manufacturing Execution System)流程，其中依次包括以下步骤：多晶膜沉积(步骤201)，N+P1预掺杂(步骤202)，N+P1-IMP(步骤203)，N+P1灰化/湿法(ASH/WET)剥离(步骤204)，栅极光照(步骤205)。

发明内容

本发明的目的在于提供一种解决上述问题同时不影响栅极蚀刻本身的方法。

根据本发明的一个方面，提供了一种用于减轻65纳米以上节点的Ioff散射的方法，该方法包括以下步骤：步骤一：沉积一多晶膜，步骤二：沉积一氧化层，步骤三：沉积一B-掺杂SIN膜，步骤四：进行N+P1预掺杂，步骤五：N+P1-IMP，步骤六：N+P1灰化/湿法剥离，步骤七：去除所述B-掺杂SIN膜，以及步骤八：栅极光照。

在上述方法中，步骤二中形成的氧化层的厚度为30埃。

此外，根据本发明的另一方面，还提供了一种用于减轻65纳米以上节点的Ioff散射的方法，该方法包括以下步骤：步骤一：沉积一多晶膜；步骤二：形成包括第一层和第二层的双层多晶膜，其中所述第二层满足预掺杂用量的需要并为后续步骤期间的P渗透留出足够的空间；步骤三：栅极光照。

其中，在上述方法中，步骤二进一步包括以下步骤：步骤二(1)：沉积厚500埃的现场P掺杂多晶膜，步骤二(2)：蚀刻所述现场P掺杂多晶膜，步骤二(3)：沉积厚500埃的现场B掺杂多晶膜，步骤二(4)：蚀刻所述现场B掺杂多晶膜。或者，在上述方法中，步骤二进一步包括以下步骤：步骤二(1)：在N-MOS上对所述多晶膜进行回蚀刻，步骤二(2)：沉积5 00埃的现场P掺杂多晶膜，步骤二(3)：去除P-MOS上的现场P掺杂多晶膜。

根据本发明的方法主要通过解决磷渗透的问题来缓解Ioff散射问题。

应当理解，本发明以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求所述的本发明提供进一步的解释。

附图说明

包括附图是为提供对本发明进一步的理解，它们被收录并构成本申请的一部分，附图示出了本发明的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：

图1a-1c是示出不同的Ioff表现的示意图。

图2是当前的MES流程图。

图3示出了根据本发明第一实施例的MES流程图。

图4示出了根据本发明第二实施例的MES流程图。

图5示出了根据本发明第三实施例的MES流程图。

图6示出了根据第三实施例的流程的各个阶段。

具体实施方式

现在将详细参考附图描述本发明的实施例。

图3示出了本发明的第一实施例，其中依次包括以下步骤：多晶膜沉积(步骤301)，薄氧化层沉积(步骤302)，薄B-掺杂SIN膜(步骤303)，N+P1预掺杂(步骤304)，N+P1-IMP(步骤305)，N+P1灰化/湿法(ASH/WET)剥离(步骤306)，去除薄B-掺杂SIN膜(步骤307)，栅极光照(步骤308)。

在该实施例中，在N+P1预掺杂(步骤3 04)前增加了两个步骤：薄氧化层沉积(步骤302)，薄B-掺杂SIN膜(步骤303)。其中，步骤303用于以现场(in-situ)模式在多晶膜上形成一B-掺杂的SIN膜，从而更有效地减轻磷渗透。如上所述，磷渗透已被认为是Ioff散射的根本原因之一，因此这样能有效地缓解Ioff散射的问题。

此外，通过步骤302形成的薄氧化层(通常厚约30埃)，该层用于在最后去除SIN膜(步骤307)时保护将在最先形成的多晶膜的顶表面。

步骤307用于去除上述B-掺杂的SIN膜，在N+P1预掺杂IMP后，需要去除该SIN膜以避免对栅极蚀刻产生任何负面影响。

图4示出了本发明的第二实施例的工艺流程。其中依次主要包括以下步骤：沉积一多晶膜(步骤401)，沉积厚500埃的现场P掺杂多晶膜(步骤402)，蚀刻现场P掺杂多晶膜(步骤403)，沉积厚500埃的现场B掺杂多晶膜(步骤404)，蚀刻现场B掺杂多晶膜(步骤405)，栅极光照(步骤406)。在上述步骤401中，所形成的多晶膜的厚度约500埃。

图5示出了根据本发明第三实施例的流程。其中依次主要包括以下步骤：沉积一多晶膜(步骤501)，在N-MOS上对多晶膜进行回蚀刻(步骤502)，沉积500埃的现场P掺杂多晶膜(步骤503)，去除P-MOS上的现场P掺杂多晶膜(步骤504)，栅极光照(步骤505)。

图6示出了根据第三实施例的流程的各个阶段。其中，在第一阶段601中形成传统的多晶膜，通过对其在N-MOS上的部分进行回蚀刻，获得第二阶段602。随后在整个多晶膜上进行现场P多晶膜沉积，以实现第三阶段603，进而获得第四阶段604，最后对整个表面进行回蚀刻以获得第五阶段605，在该阶段中仅在N-MOS上的部分具有现场P多晶膜。

上述第二和第三实施例的特点在于主要采用双层多晶膜代替了传统的1000埃厚的多晶膜，其中第二个现场双掺杂多晶膜可满足先前的预掺杂用量的需要并留出了足够的空间给后续步骤中的进一步的P渗透。在后续传统的栅极光照和蚀刻之后，通过该方法获得的器件能有效地减轻Ioff散射问题。

本领域技术人员可显见，可对本发明的上述示例性实施例进行各种修改和变型而不偏离本发明的精神和范围。因此，旨在使本发明覆盖落在所附权利要求书及其等效技术方案范围内的对本发明的修改和变型。

Claims

1.一种用于减轻65纳米以上节点的Ioff散射的方法，该方法包括以下步骤：

步骤一：沉积一多晶膜，

步骤二：沉积一氧化层，

步骤三：沉积一硼掺杂SIN膜，

步骤四：进行N型+磷的预掺杂，

步骤五：N型+磷植入，

步骤六：N型+磷灰化和湿法剥离，

步骤七：去除所述硼掺杂SIN膜，以及

步骤八：栅极光照。

2.如权利要求1所述的用于减轻65纳米以上节点的Ioff散射的方法，其特征在于，所述步骤二中形成的氧化层的厚度为30埃。

3.一种用于减轻65纳米以上节点的Ioff散射的方法，该方法包括以下步骤：

步骤一：沉积一多晶膜；

步骤二：形成包括第一层和第二层的双层多晶膜，其中所述第二层满足预掺杂用量的需要并为后续步骤期间的磷渗透留出足够的空间；

步骤三：栅极光照。

4.如权利要求3所述的用于减轻65纳米以上节点的Ioff散射的方法，其特征在于，所述步骤二进一步包括以下步骤：

步骤二(1)：沉积厚500埃的现场磷掺杂多晶膜，

步骤二(2)：蚀刻所述现场磷掺杂多晶膜，

步骤二(3)：沉积厚500埃的现场硼掺杂多晶膜，

步骤二(4)：蚀刻所述现场硼掺杂多晶膜。

5.如权利要求3所述的用于减轻65纳米以上节点的Ioff散射的方法，其特征在于，所述步骤二进一步包括以下步骤：

步骤二(1)：在N-MOS上对所述多晶膜进行回蚀刻，

步骤二(2)：沉积500埃的现场磷掺杂多晶膜，

步骤二(3)：去除P-MOS上的现场磷掺杂多晶膜。