CN101458720B - 减小sram阱邻近效应的方法 - Google Patents
减小sram阱邻近效应的方法 Download PDFInfo
- Publication number
- CN101458720B CN101458720B CN2007100944840A CN200710094484A CN101458720B CN 101458720 B CN101458720 B CN 101458720B CN 2007100944840 A CN2007100944840 A CN 2007100944840A CN 200710094484 A CN200710094484 A CN 200710094484A CN 101458720 B CN101458720 B CN 101458720B
- Authority
- CN
- China
- Prior art keywords
- trap
- sram
- border
- proximity effect
- electrical parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种减小SRAM阱邻近效应的方法,提供至少三个SRAM初始布图,所述每一个SRAM初始布图中具有邻接边界的相邻N阱和P阱;将单个SRAM初始布图同一阱中两条边界向相反方向移动相同距离获得对应的SRAM更新布图;所述各个SRAM更新布图N阱宽度不同;测量至少3个根据SRAM更新布图形成的SRAM器件的电性参数,得到测得的电性参数变化趋势;若所测得的电性参数变化趋势与对应目标值的变化趋势相同,则比较所测得电性参数与对应的目标值;若所述测得的电性参数与对应目标值的差值在容忍范围之内,则采用该电性参数对应的SRAM更新布图。所述减小SRAM阱邻近效应的方法较直观并且效率较高。
Description
技术领域
本发明涉及减小SRAM阱邻近效应的方法。
背景技术
在集成在同一芯片上的CMOS,例如NMOS和PMOS中,在硅衬底上需要至少一个阱。例如,当采用P型衬底时,NMOS可以制造在衬底上,而PMOS必须制造在衬底中的n阱上。作为选择,当采用n型衬底时,PMOS可以制造在衬底上,而NMOS必须制造在衬底中的p阱上。此外,为了避免与锁存有关的问题,通常采用双阱方式。无论衬底类型如何,双阱方式包括在p阱上形成NMOS和在n阱上形成PMOS。而目前一般都是利用离子注入的方法来形成所述阱的,例如专利号为ZL97103016.2的中国专利就公开了一种形成半导体器件的阱的方法,其中就使用了离子注入的方法。
在目前形成双阱的工艺中发现存在阱邻近效应(WPE,Well ProximityEffect)。所述阱邻近效应是指在利用离子注入形成阱的过程中,注入离子会沿光刻胶边缘发生散射而进入到阱的边缘,从而造成在阱的边缘处的掺杂轮廓在横穿阱的宽度上是不均匀的。而这种不均匀会使得阱中各个器件的特性参数不同,例如接近于阱的边缘的器件具有与远离阱边缘的器件不同的阈值电压。并且,随着CMOS技术深入扩展到亚微米并进入到纳米,器件逐渐变小,阱邻近效应对器件的特性参数的影响也越来越大。特别是对于具有阵列结构的存储器,例如静态存储器(SRAM),由于阵列结构的特点,N阱和P阱都是间隔排列的,当进行离子注入以形成N阱或P阱的过程出现阱邻近效应时,所有N阱或P阱边缘的器件与远离阱边缘的器件都将产生器件特性参数的差值,而这样会对于整个SRAM的性能造成很大的影响。
发明内容
本发明提供一种减小SRAM阱邻近效应的方法,解决现有技术离子注入过程中出现阱邻近效应,对整个SRAM的性能造成影响的问题。
为解决上述问题,本发明提供一种减小SRAM阱邻近效应的方法,包括下列步骤,
提供至少三个SRAM初始布图,所述每一个SRAM初始布图中具有邻接边界的相邻N阱和P阱;
将单个SRAM初始布图同一阱中两条边界向相反方向移动相同距离获得对应的SRAM更新布图;所述各个SRAM更新布图N阱宽度不同;
测量至少3个根据SRAM更新布图形成的SRAM器件的电性参数,得到测得的电性参数变化趋势;
若所测得的电性参数变化趋势与对应目标值的变化趋势相同,则比较所测得电性参数与对应的目标值;
若所述测得的电性参数与对应目标值的差值在容忍范围之内,则采用该电性参数对应的SRAM更新布图。
所述测量根据SRAM更新布图形成的SRAM器件的电性参数为测量SRAM器件中同一MOS管的同一种电性参数。
所述电性参数为MOS管的阈值电压。
所述将单个SRAM初始布图同一阱中两条边界向相反方向移动相同距离包括,将N阱与P阱邻接的边界向P阱方向移动,N阱的另一条边界移动方向与所述邻接边界移动方向相反,P阱的另一条边界向N阱的方向移动;或者将P阱与N阱的邻接边界向N阱方向移动,P阱的另一条边界的移动方向与所述邻接边界移动方向相反,N阱的另一条边界向P阱的方向移动。
所述减小SRAM阱邻近效应的方法还包括,若所测得的电性参数变化趋势与对应目标值的变化趋势不相同,则将单个SRAM初始布图同一阱中两条边界的移动方向取反,并保持移动距离不变来重新获得对应的SRAM更新布图。
所述减小SRAM阱邻近效应的方法还包括,若所测得的电性参数变化趋势与对应目标值的变化趋势相同,所测得的电性参数与对应目标值的差值超出容忍范围,则改变单个SRAM初始布图同一阱中两条边界的移动距离来重新获得对应的SRAM更新布图,直到所测得的根据所述SRAM更新布图形成的SRAM器件的电性参数与对应的目标值差值在容忍范围之内。
与现有技术相比,上述所公开的减小SRAM阱邻近效应的方法具有以下优点:上述所公开的减小SRAM阱邻近效应的方法中,通过改变SRAM初始布图中具有邻接边界的相邻N阱和P阱的两条边界的移动方向和移动距离,来得到使得对应SRAM更新布图的SRAM器件符合目标值要求的相邻N阱和P阱的两条边界的移动方向和移动距离。而符合目标值要求的SRAM器件具有良好的匹配性,也减小了阱邻近效应。并且,由于只需通过改变所述相邻N阱和P阱的两条边界的移动方向和移动距离,就能得到减小阱邻近效应的变化方法,因而所述减小阱邻近效应的方法效率较高。
附图说明
图1是本发明减小SRAM阱邻近效应的方法的一种实施方式流程图;
图2是图1所示方法的相邻N阱和P阱结构示意图;
图3是对应图2所示相邻N阱和P阱结构的的N阱和P阱的宽度变化示意图;
图4是本发明实施例SRAM电路图。
具体实施方式
本发明所公开的减小SRAM阱邻近效应的方法中,通过改变SRAM布图中具有邻接边界的相邻N阱和P阱的两条边界的移动方向和移动距离,来得到使得对应SRAM布图的SRAM器件符合目标值要求的相邻N阱和P阱的两条边界的移动方向和移动距离。而符合目标值要求的SRAM器件具有良好的匹配性,也减小了阱邻近效应。并且,由于只需通过改变所述相邻N阱和P阱的两条边界的移动方向和移动距离,就能得到减小阱邻近效应的变化方法,因而所述减小阱邻近效应的方法效率较高。
参照图1所示,本发明减小SRAM阱邻近效应的方法的一种实施方式包括下列步骤,
步骤s1,提供至少三个SRAM初始布图,所述每一个SRAM初始布图中具有邻接边界的相邻N阱和P阱;
步骤s2,将单个SRAM初始布图同一阱中两条边界向相反方向移动相同距离获得对应的SRAM更新布图;所述各个SRAM更新布图N阱宽度不同;
步骤s3,测量至少3个根据SRAM更新布图形成的SRAM器件的电性参数,得到测得的电性参数变化趋势;
步骤s4,判断所测得的电性参数的变化趋势是否与对应的目标值的变化趋势相同,若所述变化趋势与目标值的变化趋势相同,则执行步骤s5;若所述变化趋势与目标值的变化趋势不相同,则执行步骤s6;
步骤s5,比较根据所述SRAM更新布图形成的SRAM器件的电性参数与对应的目标值;
步骤s6,将单个SRAM初始布图同一阱中两条边界的移动方向取反,并保持移动距离不变来重新获得对应的SRAM更新布图,并返回步骤s3
步骤s7,判断所述电性参数与对应的目标值的差值是否在容忍范围之内,若差值在容忍范围之内,则执行步骤s8;若差值超出容忍范围,则执行步骤s9;
步骤s8,采用该电性参数对应的SRAM更新布图;
步骤s9,只改变单个SRAM初始布图同一阱中两条边界的移动距离来重新获得对应的SRAM更新布图,并返回步骤s5。
所述测量根据SRAM更新布图形成的SRAM器件的电性参数为测量SRAM器件中同一MOS管的同一种电性参数。
所述电性参数为MOS管的阈值电压。
所述将单个SRAM初始布图同一阱中两条边界向相反方向移动相同距离包括,将N阱与P阱邻接的边界向P阱方向移动,N阱的另一条边界移动方向与所述邻接边界移动方向相反,P阱的另一条边界向N阱的方向移动;或者将P阱与N阱的邻接边界向N阱方向移动,P阱的另一条边界的移动方向与所述邻接边界移动方向相反,N阱的另一条边界向P阱的方向移动。
下面通过一个改变布图中N阱和P阱宽度来减小SRAM阱邻近效应的具体例子来使得本发明减小SRAM阱邻近效应的方法更加清楚。
参照图1所示,执行步骤s1,提供至少三个SRAM初始布图,所述每一个SRAM初始布图中具有邻接边界的相邻N阱和P阱。一般来说,为了能够得到SRAM器件的电性参数的变化趋势,至少需要测量三个不同SRAM器件中同一MOS管的电性参数值,所述不同SRAM器件中同一MOS管是指位于SRAM器件中同一位置的对应MOS管。本例中选取四个SRAM初始布图作为测量电性参数的变化趋势所需的布图。
常规的SRAM电路参照图4所示,为双端口8管SRAM,所述SRAM包括两个背靠背的第一反相器和第二反相器,即第一反相器的输出与第二反相器的输入相连,第二反相器的输出与第一反相器的输入相连。所述第一反相器包括PMOS管MP1和NMOS管MN1,所述第二反相器包括PMOS管MP2和NMOS管MN2。所述SRAM还包括四个用作传输门的NMOS管MN3~MN6。其中NMOS管MN3的栅极与字线WLB相连,漏极与位线BLB相连,源极与第一反相器的输出相连;NMOS管MN4的栅极与字线WLB相连,漏极与补充位线/BLB相连,源极与第二反相器的输出相连;NMOS管MN5的栅极与字线WLA相连,漏极与位线BLA相连,源极与第一反相器的输出相连;NMOS管MN6的栅极与字线WLA相连,漏极与补充位线/BLA相连,源极与第二反相器的输出相连。
而对应所述SRAM电路的初始布图可以设计成具有邻接边界的相邻N阱和P阱的结构,相应地,根据所述SRAM初始布图形成的SRAM器件中也有具有邻接边界的相邻N阱和P阱的半导体结构。参照图2所示,所述具有相邻接边界的相邻N阱和P阱的半导体结构包括硅衬底10、硅衬底10上的N阱12和P阱11以及衬底10中、N阱12和P阱11之间的隔离结构17。所述半导体结构其实是一个具有相邻NMOS和PMOS的半导体结构,所述NMOS形成于P阱11上,包括位于硅衬底10上的栅极结构16和硅衬底10内位于栅极结构16两侧的源/漏极14和漏/源极14′。所述PMOS形成于N阱12上,包括位于硅衬底10上的栅极结构15和硅衬底10内位于栅极结构15两侧的源/漏极13和漏/源极13′。
继续参照图1所示,执行步骤s2,将单个SRAM初始布图同一阱中两条边界向相反方向移动相同距离获得对应的SRAM更新布图;所述各个SRAM更新布图N阱宽度不同。
此处首先设置N阱与P阱的邻接边界向P阱方向移动,N阱的另一条边界移动方向与所述邻接边界移动方向相反,P阱的另一条边界向N阱的方向移动。请参照图3所示,N阱12由于N阱与P阱的邻接边界向P阱移动,而另一条边界向远离P阱的方向移动,N阱由原来实线框所示的位置扩展到虚线框12′所示的位置,并且N阱12的加宽是两边边界同时加宽相同的宽度;而P阱11则由于与N阱的邻接边界向P阱方向移动,另一条边界向N阱方向移动,P阱由原来的实线框所示位置缩减到点划线框11′所示的位置,并且P阱11的缩减是两边边界同时减窄相同的宽度。所述的宽度调整过程其实就是在调整离子注入形成阱的过程中光阻之间的距离。由前述的阱邻近效应的描述中可以得知,光阻之间的距离与阱邻近效应对器件性能产生的影响密切相关。因而,通过调整光阻之间的距离,就能够得到随着光阻间距离变化,所形成的器件的电性参数由于阱邻近效应所产生的变化。
然后,设定所述两条边界的移动距离,由于SRAM对于器件大小的设计要求比较严格,因此所设定的两条边界的移动距离值需要在设计允许的范围之内。例如设计要求所限制的N阱或P阱的变化值在±40nm,那么所设定的两条边界的每一条边界的移动距离值就不能超过20nm。并且,对于每一个SRAM初始布图都设置不同的两条边界的移动距离值。如上所述,本例选取了四个SRAM,那么设定各个SRAM初始布图之间的两条边界的每一条边的移动距离值的间隔值为5nm,对第一个SRAM初始布图设置为:将N阱与P阱的邻接边界向P阱方向移动5nm,另一条边界向远离P阱的方向移动5nm,将P阱的另一条边界向N阱方向移动5nm,即N阱加宽10nm、P阱减窄10nm;对第二个SRAM初始布图设置为:N阱与P阱的邻接边界的向P阱方向移动10nm,另一条边界向远离P阱的方向移动10nm,P阱的另一条边界向N阱方向移动10nm,即N阱加宽20nm、P阱减窄20nm;对第三个SRAM初始布图设置为:N阱与P阱的邻接边界的向P阱方向移动15nm,另一条边界向远离P阱的方向移动15nm,P阱的另一条边界向N阱方向移动15nm,即N阱加宽30nm、P阱减窄30nm;对第四个SRAM初始布图设置为:N阱与P阱的邻接边界的向P阱方向移动20nm,另一条边界向远离P阱的方向移动20nm,P阱的另一条边界向N阱方向移动20nm,即N阱加宽40nm、P阱减窄40nm。经过上述改变,各个SRAM初始布图得到了各自对应的SRAM更新布图。上述例子仅为使说明更清楚,并非用以限定,所述两条边界的移动距离的值及各个SRAM初始布图同一阱中两条边界的移动距离的间隔可以根据设计要求以及调试的效率要求而定。
继续参照图2所示,对应上述的SRAM初始布图的改变,假设第一个SRAM初始布图对应的SRAM器件中相邻N阱12和P阱11的邻接边界位置原来在分界线18处,通过上述的将第一个SRAM初始布图中N阱宽度加宽10nm,P阱宽度减窄10nm后,根据得到的SRAM更新布图所形成的半导体结构中N阱和P阱的邻接边界位置就移动到了分界线19处。
参照图1所示,执行步骤s3,测量至少3个根据SRAM更新布图形成的SRAM器件的电性参数,得到测得的电性参数变化趋势。
当根据所述的各个SRAM更新布图得到了对应的各个SRAM器件之后,就选取所述各个SRAM器件中的同一MOS管,并通过检测设备测量所述MOS管的电性参数。本例中所测量的电性参数是MOS管的阈值电压。当通过测量得到所述各个SRAM器件中同一MOS管的阈值电压之后,就能够得到阈值电压的趋势线。
结合图1和图2所示,执行步骤s4,判断所测得的电性参数的变化趋势是否与对应的目标值的变化趋势相同,若所述变化趋势与目标值的变化趋势相同,则执行步骤s5;若所述变化趋势与目标值的变化趋势不相同,则执行步骤s6。
对于各个SRAM器件,所述同一MOS管上的电性参数,例如阈值电压都有一个各自对应的目标值以作为检测性能的指标,例如对应第一个SRAM器件中的所述同一MOS管的阈值电压有第一目标值,而对应第二个SRAM器件中的所述同一MOS管的阈值电压有第二目标值,而根据所述的目标值能够得到各个SRAM中所述同一MOS管的目标值的趋势线。然后,将所得到的阈值电压的目标值的趋势线与对应的测量得到的各个SRAM中同一MOS管的阈值电压的趋势线进行比较,若所述测量得到的阈值电压的趋势与对应的目标值的变化趋势不相同,则说明所设置的相邻N阱和P阱的两条边界的移动方向有误,此时就需要改变所述相邻N阱和P阱的两条边界的移动方向。
继续上述加宽N阱、减窄P阱的例子,若发现所测量的阈值电压的趋势与对应的目标值变化趋势不相同,则对所述各个SRAM布图改变为:将N阱与P阱的邻接边界向N阱方向移动,另一条边界向P阱方向移动,P阱的两条边界中的另一条边界向远离N阱的方向移动,即减窄N阱宽度、加宽P阱宽度。并且,对所述相邻N阱和P阱的两条边界的移动距离也重新设置:为了叙述方便,这里也将各个SRAM布图中相邻N阱和P阱的两条边界的移动距离分别设为5nm、10nm、15nm和20nm,即对第一个SRAM布图设置为:将N阱与P阱的邻接边界向N阱方向移动5nm,另一条边界向P阱方向移动5nm,P阱的另一条边界向远离N阱的方向移动移动5nm,即N阱减窄10nm、P阱加宽10nm;对第二个SRAM布图设置为:将N阱与P阱的邻接边界向N阱方向移动10nm,另一条边界向P阱方向移动10nm,P阱的另一条边界向远离N阱的方向移动移动10nm,即N阱减窄20nm、P阱加宽20nm;对第三个SRAM布图设置为:将N阱与P阱的邻接边界向N阱方向移动15nm,另一条边界向P阱方向移动15nm,P阱另一条边界向远离N阱的方向移动移动15nm,即N阱减窄30nm、P阱加宽30nm;对第四个SRAM布图设置为:将N阱与P阱的邻接边界向N阱方向移动20nm,另一条边界向P阱方向移动20nm,P阱的另一条边界向远离N阱的方向移动移动20nm,即N阱减窄40nm、P阱加宽40nm。经过上述改变,各个SRAM布图重新得到了各自对应的SRAM更新布图。
继续参照图2所示,例如对第一个SRAM布图,通过将所述布图中N阱宽度减窄10nm,P阱宽度加宽10nm后获得SRAM更新布图,根据所述SRAM更新布图所形成的SRAM器件中相邻N阱和P阱的邻接边界位置在分界线20处。然后,再次测量根据所述SRAM更新布图形成的SRAM器件中所述同一MOS管的阈值电压,并获得新的阈值电压随所述相邻N阱和P阱宽度变化的趋势线。并再次将所得到的趋势线与对应的目标值的变化趋势线进行比较,判断所述变化趋势是否与对应的目标值的变化趋势相同。
若所述阈值电压的变化趋势与目标值的变化趋势相同,则说明所设置的各个SRAM布图中同一阱中两条边界的移动方向正确,接下来就需要调试所设置的移动距离值了。
继续参照图1所示,执行步骤s5,比较根据所述SRAM更新布图形成的SRAM器件的电性参数与对应的目标值。当所述MOS管的阈值电压的变化趋势与对应目标值的变化趋势相同时,就比较阈值电压与其对应的目标值之间的差值。
继续参照图1所示,执行步骤s7,判断所述电性参数与对应的目标值的差值是否在容忍范围之内,若差值在容忍范围之内,则执行步骤s8;若差值超出容忍范围,则执行步骤s9。
本步骤中,对于所得到的每一个SRAM中所述同一MOS管的阈值电压与所对应的目标值的差值都是分别与设定的容忍范围进行比较的。所述容忍范围为根据工艺误差和设计精度要求而设定的阈值电压与对应的目标值的可接受差值范围,例如根据工艺误差和设计精度要求,阈值电压与对应的目标值的差值可接受的差值范围为所述目标值的30%,那么所述容忍范围就是目标值的30%。
若差值超出容忍范围,则需要改变所述移动距离值。例如加大移动距离值,并按上述步骤再次得到新的阈值电压,若新的阈值电压值相对于之前更接近目标值,则说明对于所述SRAM来说,N阱和P阱的两条边界的移动距离值越大,则所测量得到的阈值电压越接近目标值,因此只需要不断加大移动距离值就能得到在容忍范围之内的阈值电压了。而如果加大移动距离值,反而使得阈值电压远离目标值,则就需要不断减小移动距离值来使得阈值电压落在容忍范围之内。
若差值在容忍范围之内,则说明所设置的移动距离值较合适。
最后,就是将所述相邻N阱和P阱的两条边界的移动方向和移动距离应用于对应的SRAM初始布图上获得SRAM更新布图。而根据前述的分析,根据所述SRAM更新布图形成的SRAM器件的匹配性较好,也减小了阱邻近效应。本例中选取了四个SRAM初始布图,因此最后应用的也是采用了四套相邻N阱和P阱的两条边界的移动方向和移动距离的变化方案的SRAM更新布图。当然,也可以选取例如一片晶圆上的所有具有SRAM的晶粒作为测试结构,并对所有相应的每一个SRAM初始布图设置一种相邻N阱和P阱的两条边界的移动方向和移动距离的变化方案,并同样依照上述的方法来得到适合于每一个SRAM布图的相邻N阱和P阱的两条边界的移动方向和移动距离的变化方案。由于在此过程中只需要改变相邻N阱和P阱的两条边界的移动方向和移动距离就能得到SRAM的电性参数随宽度变化的趋势,因而调试效率较高。
另外,对于上述获得与目标值变化趋势相同的电性参数趋势的过程也可以预先提供所有变化方案的布图,即对同一个布图同时设置两种两条边界的移动方向相反,移动距离值相同的宽度变化方案,并测量所有变化方案的布图对应的SRAM的电性参数并得到趋势线,来最终确定合适的变化方案。
综上所述,上述所公开的减小SRAM阱邻近效应的方法中,通过改变SRAM布图中具有邻接边界的相邻N阱和P阱的两条边界的移动方向和移动距离,来得到使得对应SRAM布图的SRAM器件符合目标值要求的相邻N阱和P阱的两条边界的移动方向和移动距离。而符合目标值要求的SRAM器件具有良好的匹配性,也减小了阱邻近效应。并且,由于只需通过改变所述相邻N阱和P阱的两条边界的移动方向和移动距离,就能得到减小阱邻近效应的变化方法,因而所述减小阱邻近效应的方法效率较高。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (4)
1.一种减小SRAM阱邻近效应的方法,其特征在于,包括下列步骤,
提供至少三个SRAM初始布图,所述每一个SRAM初始布图中具有邻接边界的相邻N阱和P阱;
将单个SRAM初始布图同一阱中两条边界向相反方向移动相同距离获得对应的SRAM更新布图;所述各个SRAM更新布图N阱宽度不同;
测量至少3个根据SRAM更新布图形成的SRAM器件中同一MOS管的电性参数,得到测得的电性参数变化趋势;
若所测得的电性参数变化趋势与对应目标值的变化趋势相同,则比较所测得电性参数与对应的目标值;
若所测得的电性参数变化趋势与对应目标值的变化趋势不相同,则将单个SRAM初始布图同一阱中两条边界的移动方向取反,并保持移动距离不变来重新获得对应的SRAM更新布图;
若所述测得的电性参数与对应目标值的差值在容忍范围之内,则采用该电性参数对应的SRAM更新布图;
若所测得的电性参数变化趋势与对应目标值的变化趋势相同,所测得的电性参数与对应目标值的差值超出容忍范围,则改变单个SRAM初始布图同一阱中两条边界的移动距离来重新获得对应的SRAM更新布图,直到所测得的根据所述SRAM更新布图形成的SRAM器件的电性参数与对应的目标值差值在容忍范围之内。
2.如权利要求1所述的减小SRAM阱邻近效应的方法,其特征在于,所述测量根据SRAM更新布图形成的SRAM器件的电性参数为测量SRAM器件中同一MOS管的同一种电性参数。
3.如权利要求2所述的减小SRAM阱邻近效应的方法,其特征在于,所述电性参数为MOS管的阈值电压。
4.如权利要求1所述的减小SRAM阱邻近效应的方法,其特征在于,所述将单个SRAM初始布图同一阱中两条边界向相反方向移动相同距离包括,将N阱与P阱邻接的边界向P阱方向移动,N阱的另一条边界移动方向与所述邻接边界移动方向相反,P阱的另一条边界向N阱的方向移动;或者将P阱与N阱的邻接边界向N阱方向移动,P阱的另一条边界的移动方向与所述邻接边界移动方向相反,N阱的另一条边界向P阱的方向移动。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100944840A CN101458720B (zh) | 2007-12-13 | 2007-12-13 | 减小sram阱邻近效应的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100944840A CN101458720B (zh) | 2007-12-13 | 2007-12-13 | 减小sram阱邻近效应的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101458720A CN101458720A (zh) | 2009-06-17 |
CN101458720B true CN101458720B (zh) | 2010-09-29 |
Family
ID=40769577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100944840A Active CN101458720B (zh) | 2007-12-13 | 2007-12-13 | 减小sram阱邻近效应的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101458720B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102142383B (zh) * | 2010-02-03 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 阱区位置检测方法 |
CN102157195B (zh) * | 2011-05-05 | 2013-04-17 | 北京大学 | 低电压静态随机存储器单元、存储器和写操作方法 |
JP5705053B2 (ja) * | 2011-07-26 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN102956425A (zh) * | 2011-08-22 | 2013-03-06 | 北京中科信电子装备有限公司 | 一种快速寻找束流最大值的方法 |
CN105260538B (zh) * | 2015-10-14 | 2019-06-28 | 上海华力微电子有限公司 | 一种sram单元建模方法 |
CN107798197B (zh) * | 2017-10-31 | 2021-05-21 | 上海华力微电子有限公司 | 一种减小wpe效应的标准单元库版图设计方法 |
CN115763479A (zh) * | 2021-09-03 | 2023-03-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1790703A (zh) * | 2004-11-02 | 2006-06-21 | 恩益禧电子股份有限公司 | 半导体装置 |
-
2007
- 2007-12-13 CN CN2007100944840A patent/CN101458720B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1790703A (zh) * | 2004-11-02 | 2006-06-21 | 恩益禧电子股份有限公司 | 半导体装置 |
Non-Patent Citations (1)
Title |
---|
JP特开2007-305858A 2007.11.22 |
Also Published As
Publication number | Publication date |
---|---|
CN101458720A (zh) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101458720B (zh) | 减小sram阱邻近效应的方法 | |
US9478553B2 (en) | SRAM cell connection structure | |
US9269639B2 (en) | Method of detecting and measuring contact alignment shift relative to gate structures in a semicondcutor device | |
CN105807556B (zh) | 版图的修正方法 | |
US7868606B2 (en) | Process variation on-chip sensor | |
KR20140012012A (ko) | 메모리 셀 | |
US20170323894A1 (en) | Layout pattern for static random access memory | |
KR20140107083A (ko) | 핀 그리드 상의 셀 및 매크로 배치 | |
CN106206586B (zh) | 静态随机存取存储器 | |
CN109216455A (zh) | 半导体器件及其形成方法 | |
US8394681B2 (en) | Transistor layout for manufacturing process control | |
US8409882B2 (en) | Differential FET structures for electrical monitoring of overlay | |
US8508017B2 (en) | Test device and semiconductor integrated circuit device | |
CN101079425B (zh) | 存储装置 | |
Balasinski et al. | A novel approach to simulate the effect of optical proximity on MOSFET parametric yield | |
US20150179536A1 (en) | Circuit technique to electrically characterize block mask shifts | |
CN103346107A (zh) | 检测多晶硅栅极与接触孔对准度的方法 | |
US8258805B2 (en) | Test device and semiconductor integrated circuit device | |
KR20140008099A (ko) | 반도체 메모리 장치 | |
Patterson et al. | In-line characterization of EDRAM for a FINFET technology using VC inspection | |
CN101458721B (zh) | 减小窄沟道反向效应的方法 | |
US20070051948A1 (en) | Test structure and method for detecting and studying crystal lattice dislocation defects in integrated circuit devices | |
Balasinski | A methodology to analyze circuit impact of process-related MOSFET geometry | |
US6746882B1 (en) | Method of correcting non-linearity of metrology tools, and system for performing same | |
CN101452742B (zh) | 改善sram匹配度的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |