CN101449466B - 接收装置及其解码方法 - Google Patents

接收装置及其解码方法 Download PDF

Info

Publication number
CN101449466B
CN101449466B CN2006800547820A CN200680054782A CN101449466B CN 101449466 B CN101449466 B CN 101449466B CN 2006800547820 A CN2006800547820 A CN 2006800547820A CN 200680054782 A CN200680054782 A CN 200680054782A CN 101449466 B CN101449466 B CN 101449466B
Authority
CN
China
Prior art keywords
decoding
decoder
decoded result
piece
decoding processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800547820A
Other languages
English (en)
Other versions
CN101449466A (zh
Inventor
宫崎俊治
大渕一央
池田德启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101449466A publication Critical patent/CN101449466A/zh
Application granted granted Critical
Publication of CN101449466B publication Critical patent/CN101449466B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

一种通信***中的接收装置，其将一帧的信息比特分割为多个块，对各块的信息比特进行turbo编码并发送，通过接收信号解码编码前的信息比特，该接收装置仅具有数量比每一帧的块数少的解码器。各解码器对预定块中的似然度表达的编码信息比特实施解码处理，如果解码停止条件成立，则执行尚未解码处理的其他块的编码信息比特的解码处理。在解码处理的重复次数超过预先设定的最大重复次数之前，如果全部块的解码停止条件成立，则串联结合各块的解码结果并执行错误检测处理，如果没有错误则输出解码结果。

Description

接收装置及其解码方法
技术领域
本发明涉及接收装置及其解码方法，特别涉及以下通信***中的接收装置及其解码方法，将一帧的信息比特分割为多个码块，使用每次重复解码处理时解码结果的错误减少的码对各码块的信息比特进行编码并发送，接收各码块的编码信息比特并解码编码前的信息比特。
背景技术
在通信***中，在发送机中对发送数据实施编码处理，经由传送路径发送得到的编码数据，在接收机中对从传送路径接收到的信号实施错误校正解码处理来解码发送数据。图23是相关的通信***的一例，发送机1具有编码部1a和调制部1b，该编码部1a如图24所示编码由K比特形成的信息u并生成N比特的块码x，该调制部1b调制该块码并发送。接收机2具有解调部2a和解码部2b，该解调部2a解调经由传送路径3接收到的信号，该解码部2b将N比特的接收信息解码为原来发送的K比特的信息。
编码部1具有生成M(＝N—K)个奇偶校验比特p的奇偶校验生成器1c和P/S转换部1d，该P/S转换部1d合成K比特的信息u和M比特的奇偶校验比特p并输出N(＝K+M)个块码x。作为编码部1a的码能够采用例如turbo码。解码部2b具有解码器2c，该解码器2c对从解调部2a输出的接收似然度数据y实施错误检测校正处理，解码为原来发送的K比特的信息并输出推定信息。从发送机1发送的块码x在受传送路径3的影响而直接发送的状态下不输入到解码器2c，作为似然度数据输入到解码器2c。似然度数据由码比特是0或1的可靠度和码(+1时为0、—1时为1)构成。解码器2c根据针对各码比特的似然度数据进行规定的解码处理，进行信息比特u的推定。解码器2c在turbo码的情况下，进行最大事后概率解码(MAP解码：Maximum A Posteriori ProbabilityDecoding)。
图25是turbo编码部1a的结构图，图26是turbo解码部2b的结构图。Turbo码是编码率1/3的组织码，通过采用MAP解码能够在每次重复解码重复次数时减少解码结果的错误。
在图25中，u＝[u0，u1，u2，u3，..，uk-1]是传送长度K的信息数据；xa、xb、xc是在turbo编码部1a中对信息数据u进行编码后的编码数据；ya、yb、yc是编码数据xa、xb、xc在通信路径3中传输而受到噪音或衰减的影响后的接收信号；u′是在turbo解码部2b中解码接收数据ya、yb、yc后的解码结果。在turbo编码部1a中，编码数据xa是信息数据u；编码数据xb是将信息数据u在第1要素编码器ENC1中卷积编码后的数据；编码数据xc是将信息数据u交织处理(π)并在第2要素编码器ENC2中卷积编码后的数据。即，turbo码是使用2个卷积进行合成的组织码，xa是信息比特，xb、xc是奇偶校验比特。P/S转换部1d串联转换编码数据xa、xb、xc并输出。
在图26的turbo解码部2b中，第1要素解码器DEC1使用接收信号ya、yb、yc中的ya和yb进行解码。第1要素解码器DEC1是软判定输出的要素解码器，输出解码结果的似然度。接下来，第2要素解码器DEC2使用从第1要素解码器DEC1输出的似然度和yc进行同样的解码。第2要素解码器DEC2也是软判定输出的要素解码器，输出解码结果的似然度。在该情况下，yc是与xc对应的接收信号，所以从第1要素解码器DEC1输出的似然度在输入到第2要素解码器DEC2之前进行交织处理(π)，所述xc是对原数据u进行交织处理后的数据进行编码后的数据。从第2要素解码器DEC2输出的似然度在去交织处理(π-1)后，作为向第1要素解码器DEC1的输入被反馈。此外，第2要素解码器DEC2的去交织处理结果为“0”、“1”的硬判定结果成为turbo解码结果(解码数据)u′。此后，通过重复进行预定次数的上述解码操作，降低解码结果u′的错误率。作为相关的turbo解码部中的第1、第2要素解码器DEC1、DEC2可以使用MAP要素解码器。
作为图23的通信***的具体方式，具有3GPP W-CDMA移动通信***。在该3GPP W-CDMA移动通信***中，发送机1成为无线基站，接收机2成为移动站(移动终端)。
图27是无线基站中的数据发送处理部的框图及其动作说明图(参照非专利文献1)。当从上位层以帧单位接收应发送的信息数据D1时，CRC附加部11以帧单位通过CRC(Cyclic Redundancy Check：循环冗余码校验)进行用于错误检测的编码(CRC附加)。接下来，码块分割部12将附加有CRC码的信息数据D2分割为多个，在此分割为4个码块s0、s1、s2、s3(Code Block Segmentation：码块分割)。编码部13针对各码块s0、s1、s2、s3实施例如turbo编码处理进行编码。由此，码块s0被turbo编码成为码块(s0，p0，q0)，码块s1被turbo编码成为码块(s1，p1，q1)，码块s2被turbo编码成为码块(s2，p2，q2)，码块s3被turbo编码成为码块(s3，p3，q3)。码块结合部14将从编码部13输出的各码块分别分为组织比特si(i＝0～3)、奇偶校验比特pi和奇偶校验比特qi，串行连接相同比特之间。删余部15对奇偶校验比特p和奇偶校验比特q实施删余，以使在码块结合的数据D3的全部比特长大于规定大小时使其成为规定大小。此后，物理信道分离部(未图示)将删余后的数据D4进行物理信道分割(Physical Channel Segmentation)，对它们实施预定处理并交接给调制部。此外，组织比特si(i＝0～3)、奇偶校验比特pi、奇偶校验比特qi与图25的编码数据xa、ya、yc对应。
图28是移动终端中的接收机的结构图。在MAP解码中，每次重复解码处理时，事后似然度的数据可靠度增大，解码比特的错误率改善，因此错误率通过解码处理对象的每个码块的最大重复次数而确定。另一方面，最大重复次数与分配给解码处理的规定时间对应，如图28所示，安装与码块数相同数量的解码器211、212、213、214，以在规定时间内完成规定重复次数的解码处理。分配给解码处理的规定时间根据最大传送速度而规定。
图29是最大重复次数是8的例子，是针对预定的码块第1编码器211在2次的解码处理中错误成为0、第2编码器212在8次的解码处理中错误成为0、第3编码器213在4次的解码处理中错误成为0、第4编码器214在3次的解码处理中错误成为0的情况。此外，即使进行最大重复次数的解码处理(超时)，如果错误不是0则成为解码错误。
未图示的前处理部针对解调后的接收似然度数据执行与发送侧的处理相反的处理，获取与发送侧的编码码块分别对应的码块c0、c1、c2、c3的似然度数据(s0′，p0′，q0′)、(s1′，p1′，q1′)、(s2′，p2′，q2′)、(s3′，p3′，q3′)，并保存在缓冲器22中。各解码器211、212、213、214具有图26所示的结构，对各个码块c0、c1、c2、c3的接收似然度数据并行地实施MAP解码处理。在解码处理正常动作的情况下，每次重复解码处理时，事后似然度的数据可靠度增大，解码比特的错误率改善。在完成规定重复次数的解码处理时，解码结果结合部23顺序地串联结合各解码器的解码结果，生成解码比特列并输入到CRC***24。CRC***24对解码比特列实施CRC检查处理，判定解码比特列的正误，在没有检测出错误时输出解码比特列。
在MAP解码中，每次重复解码处理时，事后似然度的数据可靠度增大，解码比特的错误率改善，如图30所示，大多在达到最大重复次数之前，在全部解码器中错误就已得到消除。但是，即使是在以往的情况下，也具有为了进行最大重复次数的解码处理，处理时间变长而且功耗增大的问题。
为此，提出了以下的现有技术：在解码器中按照每次解码处理对解码结果中错误是否得到消除进行监视，停止被判定为没有错误(无错误)的解码器进行的解码处理(参照专利文献1)。根据该现有技术，能够缩短处理时间并削减功耗。但是，现有的接收机存在为了安装与码块数相等数量的解码器而导致电路规模增大的问题。
发明内容
由此，本发明的目的在于，即使减少安装的解码器的数量也不会引起错误特性的劣化。
本发明的另一个目的在于，通过1个解码器对多个码块进行解码处理。
非专利文献1：3GPP，TS25.212v5.9.0
专利文献1：日本特许第3556943号(JP 3556943)
本发明是一种通信***中的接收装置及其解码方法，将一帧的信息比特分割为多个块，使用每次重复解码处理时解码结果的错误减少的码对各块的信息比特进行编码并发送，接收各块的编码信息比特并解码编码前的信息比特。
本发明的解码方法具有在接收装置中设置数量比每一帧的块数少的解码器，预先设定各解码器中的解码处理的最大重复次数的步骤；以似然度表达所接收的各块的编码信息比特的步骤；在各解码器中，对预定块的似然度表达的编码信息比特实施解码处理，按照每次解码处理进行解码停止条件是否成立的判定的步骤；以及如果解码停止条件成立，则保存解码结果，同时执行尚未解码处理的其他块的编码信息比特的解码处理的步骤。
上述解码方法还具有测定各块的似然度表达的编码信息比特的可靠度的步骤；以及按照可靠度从低到高的顺序，在各解码器中对各块的编码信息比特实施解码处理的步骤。
上述解码方法还具有在各解码器中，在解码处理的重复次数超过预先设定的最大重复次数之前，如果全部块的解码停止条件成立，则串联结合各块的解码结果，并对该结合的解码结果实施错误检测处理的步骤；以及在错误检测处理中没有错误时输出所述串联结合的解码结果的步骤。
上述解码方法还具有当在所述错误检测处理中检测出错误时，在各解码器中顺序地重复各块的解码处理，直到解码处理的重复次数成为预先设定的最大重复次数为止的步骤；在解码处理的重复次数成为预先设定的最大重复次数之后，串联结合各块的解码结果，并对该结合的解码结果实施错误检测处理的步骤；以及在错误检测处理中没有错误时输出所述串联结合的解码结果的步骤。
上述解码方法还具有当剩余1个块并且其他所有块的解码停止条件成立时，按照最后的块的每次解码处理，串联结合该解码结果和其他块的解码结果的步骤；以及对该结合的解码结果进行错误检测处理，在该错误检测处理中没有错误时输出所述串联结合的解码结果的步骤。
上述解码方法还具有在能够进行各块的编码信息比特的解码处理时，依次使解码器开始解码处理，使最初开始解码处理的解码器的最大重复次数多于其他的解码器的最大重复次数的步骤。
上述解码方法还具有在发送装置中对除了1个块之外的其他所有块附加错误检测码的同时对帧整体附加1个错误检测码的情况下，使用该错误检测码进行所述块的解码停止条件的成立的判定和所述解码结果的输出的判定的步骤。
本发明是一种通信***中的接收装置，其将一帧的信息比特分割为多个块，使用每次重复解码处理时解码结果的错误减少的码对各块的信息比特进行编码并发送，接收各块的编码信息比特并解码编码前的信息比特，该接收装置具有：解调部，其以似然度数据输出所接收的各块的编码信息比特；数量比每一帧的块数少的解码器，所述解码器对各个预定块的似然度表达的编码信息比特实施解码处理；解码停止判定部，其按照各解码器的解码处理进行解码停止条件是否成立的判定；控制部，如果在预定的解码器中解码停止条件成立，则将尚未解码处理的其他块的解码处理分配给该解码器；解码结果结合部，当在各解码器中解码处理的重复次数超过预先设定的最大重复次数之前，如果全部块的解码停止条件成立，则串联结合各块的解码结果；以及错误检测部，其对该结合的解码结果实施错误检测处理，在错误检测处理中没有错误时输出所述结合的解码结果。
上述接收装置还具有可靠度测定部，所述可靠度测定部测定各块中的以似然度数据表达的编码信息比特的可靠度，所述控制部按照可靠度从低到高的块的顺序，对各解码器分配块的解码处理。
附图说明
图1是用于说明本发明的原理的结构图。
图2是用于说明本发明的原理的解码器的处理说明图。
图3是本发明的第1实施例的接收装置的主要部分框图。
图4是停止判定部的结构图。
图5是解码结果结合部的结构图。
图6是第2实施例的接收装置的主要部分结构图。
图7是第2实施例中的控制部的处理流程。
图8是第3实施例的接收装置的主要部分结构图。
图9是第3实施例中的控制部的处理流程。
图10是第4实施例的原理说明图。
图11是测定各码块的可靠度，按照可靠度从差到好的顺序分类码块的说明图。
图12是码块的可靠度测定的结构例。
图13是第4实施例的接收装置的主要部分结构图。
图14是第5实施例的原理说明图。
图15是第5实施例的原理说明图。
图16是第5实施例的接收装置的主要部分结构图。
图17是第5实施例的控制部的处理流程。
图18是第6实施例的接收装置的结构图。
图19是第6实施例的解码器的一例。
图20是第6实施例的解码处理的说明图。
图21是发送装置的处理说明图。
图22是第7实施例的接收装置的主要部分框图。
图23是通信***的一例。
图24是编码说明图。
图25是turbo编码部的结构图。
图26是turbo解码部的结构图。
图27是无线基站中的数据发送处理部的框图及其动作说明图。
图28是移动终端中的接收机的结构图。
图29是最大重复次数是8的第1解码处理例。
图30是最大重复次数是8的第2解码处理例。
具体实施方式
(A)本发明的原理
图1、图2是本发明的原理说明图。
如图27所说明的那样，发送装置(未图示)将1帧的信息比特分割为多个、例如分割为4个码块s0～s3，将各码块的信息比特编码为例如turbo码进行发送。此外，在1帧的信息比特中包括CRC错误检测码。
接收装置50的接收部51将接收信号输入到解调部，解调部52解调接收信号中包含的编码信息比特并以似然度数据(软判定数据)进行输出，分解部53将1帧的似然度数据分解为码块c0～c3并保存在缓冲器部54中。在接收装置中设置有数量比每一帧的码块数(＝4)少的、例如2个第1、第2turbo解码器55a、55b。如图2所示，第1、第2turbo解码器55a、55b分别对码块c0、c1的似然度表达的编码信息比特实施解码处理。解码停止判定部56按照各解码器的每次解码处理，进行解码停止条件是否成立的判定，如果在第1解码器55a中解码停止条件成立，则控制部57控制开关SW，将尚未解码处理的其他码块c2的解码处理分配给该第1解码器55a，而且之后，如果在第2解码器55b中解码停止条件成立，则将尚未解码处理的其他码块c3的解码处理分配给该第2解码器55b。
在第1、第2解码器55a、55b中，在解码处理的重复次数超过预先设定的最大重复次数(图中为8次)之前，如果全部码块c0～c3的解码停止条件成立，则解码结果结合部58串联结合各码块c0～c3的解码结果并输入到错误检测部59。检测部59使用CRC码对该串联结合的解码结果进行错误检测处理，如果在错误检测处理中没有检测出错误，则输出所述结合的解码结果。此外，在turbo解码的情况下，将要素解码器的解码处理计数为1次解码处理，将该次数设为解码处理次数。
在现有技术中，规定每个码块的最大重复次数，设置与码块数相同数量的解码器进行解码处理。根据本发明，按照各解码器的每次解码处理，进行解码停止条件是否成立的判定，通过规定每个解码器的最大重复次数，1个解码器能够进行多个码块的解码处理。由此，能够减少安装的解码器的数量，并且，能够增加针对输入数据的每个解码器的解码重复次数，因此能够维持或提高错误特性。
此外，以下说明将帧分割为4个码块、设置2个解码器的实施例，但是本发明一般能够构成为将帧分割为m个码块，设置r(m>r)个解码器。
此外，在以下的第1～第6实施例中，假定发送装置如图27所示进行码块分割、turbo编码并发送。
此外，在以下的实施例中，对编码成turbo码的情况进行说明，但只要是错误率通过重复解码处理而减少的码，就能够编码为该码。作为这种码，例如具有LDPC码(Low-Density Parity-Check码：低密度奇偶校验码)。此外，作为错误检测方法不需要一定依据CRC。在没有附加CRC的情况下，能够通过本发明中利用的停止条件或奇偶校验进行利用解码器的错误判定。
(B)第1实施例
图3是本发明的第1实施例的接收装置的主要部分框图，对与图1相同的部分标以相同标号。另外，在其他的实施例中也相同，在图3的第1实施例中省略了接收部、解调部和分解部的图示，但是与图1是相同的结构。
当在缓冲器部54中保存码块c0～c3的似然度数据时，第1、第2解码器55a、55b按照从前到后的顺序分别取出2个码块c0、c2的似然度数据，同时执行解码处理。第1、第2解码器55a、55b的解码处理的最大重复次数例如规定为8次，内置的重复监视部55c、55d监视重复次数是否等于8次，并将监视结果RPM1、RPM2输入到控制部57。
解码停止判定部56的第1、第2停止判定部56a、56b按照第1、第2解码器的每次解码处理，进行解码停止条件是否成立的判定。图4是第1停止判定部56a的结构图，第2停止判定部56b也具有相同结构。硬判定部56a1对从解码器55a按照每次解码处理输入的1码块量的所有信息比特的事后概率似然度进行硬判定，将所有信息比特的硬判定结果保存在保存部56a2中。比较部56a3比较上一次的解码处理的结果和这一次的解码处理结果，如果所有比特一致，则判断为没有错误(解码停止条件成立)并输出解码停止信号DSP1，同时将解码结果输入到解码结果结合部58。此外，也可以构成为根据编码的格式，在连续2次解码结果一致时输出解码停止信号DSP1。
当解码停止条件成立而被输入解码停止信号DSP1、DSP2时，第1、第2解码器55a、55b停止解码处理直到输入下一个码块的似然度数据为止。
此外，在解码停止条件成立时，解码结果结合部58根据从控制部57指示的分割信号DBS将从第1、第2停止判定部56a、56b输入的解码结果保存在内置的预定的缓冲器中。图5是解码结果结合部58的结构图，解码结果分割部58a根据从控制部57输入的分割信号DBS将码块c0～c3的解码结果s0～s3依次输入到预定的缓冲器58b0～58b3。如果对于全部码块产生解码完成信号DEND，则解码结果结合部58c顺序地串联结合各码块的解码结果s0～s3并输入到错误检测部59。
当输入解码停止信号DSP1或DSP2时，控制部57通过码块选择信号BSL控制开关SW，将尚未解码处理的其他码块输入到第1解码器55a或第2解码器55b。例如，关于从第1解码器55a输出的码块c0的解码结果s0，如果从第1停止判定部56a产生解码停止信号DSP1，则控制部57控制开关SW将尚未解码处理的码块c2的解码处理分配给该第1解码器55a。在该情况下，从第2停止判定部56b比第1停止判定部56a更快地产生解码停止信号DSP2时，控制部57控制开关SW将尚未解码处理的码块c2的解码处理分配给该第2解码器55b。
接下来，关于从第2解码器55b输出的码块c1的解码结果s1，如果从第2停止判定部56b产生解码停止信号DSP2，则控制部57控制开关SW将尚未解码处理的最后的码块c3的解码处理分配给该第2解码器55b。
此外，控制部57将分割信号DBS输入到解码结果结合部58，以使码块c0～c3的解码结果s0～s3分别存储到缓冲器58b0～58b3。
通过以上的解码处理，在第1、第2解码器中的解码处理的重复次数超过预先设定的最大重复次数(8次)之前，如果全部码块c0～c3的解码停止条件成立，则控制部57将解码完成信号DEND输入到解码结果结合部58和解码错误检测部59。解码结果结合部58通过解码完成信号DEND，串联结合各码块的解码结果，错误检测部59使用CRC码对该结合的解码结果进行错误检测处理，如果在错误检测处理中没有错误则输出结合后的解码结果，在检测出错误时判断为解码错误。
另一方面，即使第1、第2解码器中的解码处理的重复次数与预先设定的最大重复次数(8次)相等，如果全部码块c0～c3的解码停止条件不成立，则控制部57判断为解码错误。
根据第1实施例，能够用1个解码器进行多个码块的解码处理，因此能够减少安装的解码器的数量，并且，能够增加针对输入数据的每个解码器的解码重复次数，由此能够维持或提高错误特性。
(C)第2实施例
图6是第2实施例的接收装置的主要部分结构图，对与图3的第1实施例的接收装置相同的部分标以相同标号。结构上的不同点在于：设置了第1、第2两个开关61a、61b，它们将第1、第2解码器55a、55b的解码结果有选择地输入到解码停止判定部56和解码结果结合部58。
当剩余1个码块并且其他所***块的解码停止条件成立时，控制部57控制开关61a、61b将最后的码块的解码结果输入到解码结果结合部58。解码结果结合部58按照最后的块的每次解码处理，串联结合该解码结果和其他块的解码结果，输入到错误检测部59，该错误检测部59使用CRC码对该结合的解码结果进行错误检测处理，在该错误检测处理中没有错误时输出所述串联结合的解码结果。
图7是第2实施例中的控制部57的处理流程。
控制部57监视解码停止信号DSP1、DSP2是否产生(步骤101)，如果尚未产生，则参照监视结果RPM1、RPM2检查第1、第2解码器55a、55b的解码次数是否与最大重复次数相等(步骤102)，如果不相等，则返回步骤101等待解码停止信号DSP1、DSP2的产生。但是，如果第1、第2解码器55a、55b的解码次数与最大重复次数相等，则输出解码错误(步骤103)。
在步骤101中，当产生解码停止信号DSP1、DSP2中的一个时，控制部57对该解码停止信号的产生次数进行计数(步骤104)，检查计数值是否与从每1帧的码块数B减去1的值(B—1)相等(步骤105)。换言之，检查是否剩余1个码块并且其他所***块的解码停止条件已成立。
如果计数值比(B—1)小，则控制部57在对应于所述解码停止信号的解码器中设置下一个码块的似然度数据(步骤106)，重复步骤101以后的处理。
在步骤105中，如果计数值＝(B—1)，则控制部57在对应于所述解码停止信号的解码器中输入最后的码块的似然度数据(步骤107)。此外，控制部57按照最后的码块的每次解码处理控制开关61a、61b，将解码结果不输入到解码停止判定部56而输入到解码结果结合部58。由此跳过解码停止判定部56进行的停止判定(步骤108)。解码结果结合部58按照最后的码块的每次解码处理，串联结合该解码结果和其他码块的解码结果，输入到错误检测部57。此外，控制部57将CRC检查使能信号CEN输入到错误检测部57(步骤109)。错误检测部59通过该使能信号，使用CRC错误检测码对解码结果结合部58输出的串联接合的解码结果进行错误检测处理。控制部57通过CRC检查来检查是否检测出错误(步骤110)，如果没有检测出错误，则结束解码器的解码处理(步骤111)。
如果在步骤110中检测出错误，则检查第1、第2解码器55a、55b的解码次数是否与最大重复次数相等(步骤112)，如果不相等，则重复步骤110以后的处理，在CRC检查变成OK前，如果第1、第2解码器55a、55b的解码次数变成与最大重复次数相等，则输出解码错误(步骤113)。
根据第2实施例，跳过最后的码块的解码停止判定而进行使用了CRC码的错误检测处理，因此在CRC的检测精度高的情况下，能够更高精度地进行判定。此外，因为能够省略1次解码停止判定处理，所以能够缩短处理时间。
(D)第3实施例
图8是第3实施例的接收装置的主要部分结构图，对与图3的第1实施例的接收装置相同的部分标以相同标号。结构上的不同点在于：设置了第1、第2两个开关61a、61b，它们将第1、第2解码器55a、55b的解码结果有选择地输入到解码停止判定部56和解码结果结合部58。
图9是第3实施例中的控制部57的处理流程。
控制部57监视解码停止信号DSP1、DSP2是否产生(步骤201)，如果尚未产生，则参照监视结果RPM1、RPM2检查第1、第2解码器55a、55b的解码次数是否与最大重复次数相等(步骤202)，如果不相等，则返回步骤201等待解码停止信号DSP1、DSP2的产生。但是，如果第1、第2解码器55a、55b的解码次数与最大重复次数相等，则输出解码错误(步骤203)。
在步骤201中，当产生解码停止信号DSP1、DSP2中的一个时，控制部57对该解码停止信号的产生次数进行计数(步骤204)，检查计数值是否与每1帧的码块数B相等(步骤205)。换言之，检查所***块的解码停止条件是否已成立。
如果计数值比B小，则控制部57将下一个码块的似然度数据输入到与所述解码停止信号对应的解码器(步骤206)，重复步骤201以后的处理。
在步骤205中，如果计数值＝B，则控制部57输出解码完成信号DEND(步骤207)。即，在第1、第2解码器中的解码处理的重复次数超过预先设定的最大重复次数(8次)之前，如果全部码块c0～c3的解码停止条件成立，则控制部57将解码完成信号DEND输入到解码结果结合部58和错误检测部59。
解码结果结合部58根据解码完成信号DEND，串联结合各码块的解码结果，错误检测部59使用CRC码对该结合的解码结果进行错误检测处理，如果在错误检测处理中没有错误则输出结合后的解码结果。另一方面，如果检测出错误则控制部57判断为解码错误(步骤208)，使各解码器55a、55b顺序地执行各码块c0～c3的解码处理，直到解码处理的重复次数成为预先设定的最大重复次数为止(步骤209)。此外，第1、第2解码器55a、55b使用保存在解码结果结合部58的缓冲器58b0～58b3中的解码结果和保存在缓冲器54中的似然度数据，依次执行各码块c0～c3的解码处理，控制部57经由开关61a、61b将解码结果依次存储到解码结果结合部58的各缓冲器58b0～58b3中。
控制部57检查解码处理的重复次数是否与预先设定的最大重复次数相等(步骤210)，继续步骤209的处理直到变为相等为止，如果相等，则再次产生解码完成信号DEND(步骤211)。解码结果结合部58根据解码完成信号DEND串联结合各码块的解码结果，错误检测部59使用CRC码对该结合的解码结果进行错误检测处理，如果没有检测出错误则输出结合后的解码结果，另一方面，如果检测出错误则输出解码错误。
根据第3实施例，当通过CRC错误检测检测出错误时，继续各码块的解码处理直到与最大重复次数相等为止，所以能够减少判定为解码错误的次数。
(E)第4实施例
图10是第4实施例的原理说明图。在第1实施例中，是以c0→c1→c2→c3的顺序向两个解码器55a、55b依次分配码块c0～c3的解码处理的情况。但是，如图10(A)所示，在该分配法中，解码停止条件难以成立的两个码块c1、c3被分配给同一第2解码器55b，产生即使进行规定的最大重复次数的解码处理，解码停止条件也不在所***块中成立的情况。一般来说，码块的似然度数据的可靠度越高，就越能利用较少次数的解码处理使解码停止条件成立。因此，如图10(B)所示，如果向1个解码器分配似然度数据的可靠度高的码块和似然度数据的可靠度低的码块，则在解码处理次数变成规定的最大重复次数之前，解码停止条件在所***块中成立。在图10(B)中，向第1解码器55a分配可靠度高的码块c0和可靠度低的码块c3，向第2解码器55b分配可靠度高的码块c2和可靠度低的码块c1，这种情况是在解码处理次数＝7时所***块的解码停止条件成立的例子。
因此，如图11所示，在第4实施例中，测定各码块c0～c3的可靠度，以可靠度从差到好的c3→c1→c2→c0的顺序向第1解码器55a、第2解码器55b分配码块。这样的话，如图10(B)所示，首先，分别向第1解码器55a、第2解码器55b分配码块c3、c1，接下来，每次解码停止条件成立时，按照c2→c0的顺序向第2解码器55b、第1解码器55a分配码块。
图12是各码块的可靠度测定的结构例。绝对值电路65a计算构成码块的编码信息比特的似然度数据(码及其可靠度)的绝对值，平均化部65b计算全部似然度数据的绝对值的平均值，输出该平均值作为可靠度。此外，作为可靠度，能够代替似然度的绝对值的平均值而使用似然度数据的平均SNR或似然度的绝对值的最小值。
图13是第4实施例的接收装置的主要部分结构图，对与图3的第1实施例的接收装置相同的部分标以相同标号。结构上的不同点在于：(1)设置了图12所示的可靠度测定部65；(2)设置了码块选择部66。在解码处理开始时和解码停止条件成立时，码块选择部66根据来自控制部57的指示，控制开关SW按照可靠度从差到好的顺序向第1解码器55a、第2解码器55b分配码块。
根据第4实施例，解码停止条件容易在解码处理次数变成规定的最大重复次数之前在所***块中成立，因此可以减少解码错误。
(F)第5实施例
图14和图15是第5实施例的原理说明图。
如图14所示，从接收装置的解调部输出的接收似然度数据具有连接4个码块量的组织比特s、第1奇偶校验比特p和第2奇偶校验比特q的结构。
码块分割部分别将组织比特s、第1奇偶校验比特p和第2奇偶校验比特q分离成每个码块的组织比特si(i＝0～3)、每个码块的第1奇偶校验比特pi(i＝0～3)、每个码块的第2奇偶校验比特qi(i＝0～3)，接下来，按照c0(s0，p0，q0)→c1(s1，p1，q1)→c2(s2，p2，q2)→c3(s3，p3，q3)的顺序，按照时间序列进行组装码块并保存到缓冲器中的处理。该时间序列处理的结果是能够从码块c0依次进行解码处理，下一个码块c1的解码开始延迟。此外，时间序列处理是在减小电路规模方面必要的处理。
在第5实施例中，如果在该延迟时间的期间内能够进行例如1次的解码处理，则在图15所示的定时进行第1解码器55a的第2次的解码处理和第2解码器55b的第1次的解码处理，此后，进行第1解码器55a的第n次的解码处理和第2解码器55b的第(n—1)次的解码处理。此外，使最初开始解码处理的第1解码器55a的最大重复次数比第2解码器55b的最大重复次数多。在图15的例子中，将第1解码器55a的最大重复次数设为9次，将第2解码器55b的最大重复次数设为8次。
图16是第5实施例的接收装置的主要部分结构图，对与图3的第1实施例的接收装置相同的部分标以相同标号。结构上的不同点在于：设置了码块设定部71。在解码处理开始时，如果最初的码块c0能够进行解码处理，则码块设定部71在第1解码器55a中设定该码块c0的似然度数据，如果下一个码块c1能够进行解码处理，则码块设定部71在第2解码器55b中设定该码块c1的似然度数据，控制部57在图15所示的定时控制解码器55a、55b的解码处理的执行。
图17是第5实施例的控制部57的处理流程。在解码处理开始时，如果最初的码块c0能够进行解码处理，则码块设定部71根据来自控制部57的指示，在第1解码器55a中设定该码块c0的似然度数据(步骤301)。由此，第1解码器55a开始第1次的解码处理(步骤302)。在此期间，如果下一个码块c1能够进行解码处理，则码块设定部71根据来自控制部57的指示，在第2解码器55b中设定该码块c1的似然度数据(步骤303)。如果第1解码器55a的第1次的解码处理结束，则此后控制部57控制成同时进行第1解码器55a的第n次的解码处理和第2解码器55b的第(n—1)次的解码处理(步骤304)。
接下来，控制部57监视解码停止信号DSP1、DSP2是否产生(步骤305)，如果尚未产生，则参照监视结果RPM1、RPM2检查第1、第2解码器55a、55b的解码次数是否与最大重复次数相等(步骤306)，如果不相等，则返回步骤304等待解码停止信号DSP1、DSP2的产生。但是，如果第1、第2解码器55a、55b的解码次数变成与最大重复次数相等，则输出解码错误(步骤307)。
在步骤305中，当产生解码停止信号DSP1、DSP2中的一个时，控制部57对该解码停止信号的产生次数进行计数(步骤308)，检查计数值是否与每1帧的码块数B相等(步骤309)。换言之，检查所***块的解码停止条件是否已成立。
如果计数值比B小，则控制部57将下一个码块的似然度数据输入到与所述解码停止信号对应的解码器(步骤310)，重复步骤304以后的处理。
在步骤309中，如果计数值＝B，则控制部57输出解码完成信号DEND(步骤311)。即，在第1、第2解码器中的解码处理的重复次数超过预先设定的最大重复次数(分别为9次和8次)之前，如果全部码块c0～c3的解码停止条件成立，则控制部57将解码完成信号DEND输入到解码结果结合部58和错误检测部59。解码结果结合部58根据解码完成信号DEND，串联结合各码块的解码结果，错误检测部59使用CRC码对该结合的解码结果进行错误检测处理，如果在错误检测处理中没有错误则输出结合后的解码结果。
根据第5实施例，解码处理的开始越早的解码器，最大重复次数越大，所以能够减少判定为解码错误的次数。
(G)第6实施例
图18是第6实施例的接收装置的结构图，是设置了1台能够高速解码处理的解码器、例如平行MAP运算结构的解码器(参照日本特开2004-164040号公报)的例子。因为仅设置了1台解码器55，所以停止判定部56也可以是1个。其他的结构与图3的第1实施例相同，标以相同标号。
图19是解码器55的一例，详细的结构请参照上述专利文献。该解码器55由似然度数据分离/分割部81、第1要素解码器(DEC1)82、交织处理器83、第2要素解码器(DEC2)84以及去交织处理器85构成。连接各部的粗线由M根信号线构成以能够进行M根的并联输入和并联输出。能够构成为通用第1要素解码器(DEC1)82和第2要素解码器(DEC2)84，交替地进行前一半的MAP解码处理和后一半的解码处理。此外，能够构成为通用交织处理器83和去交织处理器85以适当进行交织处理和去交织处理。
似然度数据分离/分割部81将码块ci分离为组织比特si、第1奇偶校验比特pi和第2奇偶校验比特qi，同时将它们分割为M个。第1要素解码器82并列地具有采用了例如MAP解码法的M个要素解码器821～82M，同样地，第2要素解码器84并列地具有采用了MAP解码法的M个要素解码器841～84M。第1要素解码器82使用M个要素解码器并行地执行前一半的要素解码处理，交织处理器83集中各要素解码结果进行交织处理，第2要素解码器82使用M个要素解码器并行地执行后一半的要素解码处理，去交织处理器85集中各要素解码结果进行去交织处理。根据图19的解码器，将码块的似然度数据M分割，针对各分割信息同时并行地执行解码运算，能够将解码运算速度变为M倍。
图20是第6实施例的解码处理的说明图，作为解码器55使用了高速的解码器，因此如果M＝2，则最大重复次数变成16次。依次进行码块c0、c1、c2、c3的解码处理，在最大重复次数之前所***块的解码停止条件成立。
根据第6实施例，具有能够设置1台解码器，能够简化结构和控制，能够减小电路规模的优点。
此外，根据第6实施例，与使用多个解码器的实施例相比，能够不浪费地进行重复解码处理，在特性方面是有利的。例如，在使用2个解码器的实施例中，如果第1解码器比第2解码器更快地结束分配给自身的码块的解码处理，则该第1解码器在截止到规定时间的剩余时间内没有进行任何动作而使该时间浪费。但是，如果如第6实施例那样解码器是1个时，能够将该时间包括在内用于其他码块的解码处理，因此能够不浪费地进行重复解码处理。
(H)第7实施例
在第1～第6实施例中，是发送装置如图27所示进行码块分割、turbo编码并发送的情况，但是还能够在发送装置中对除了最后的码块之外的其他所***块附加错误检测码(CRC码)，同时对码块整体附加1个错误检测码(CRC码)，而且其后，turbo编码各码块并发送。在该情况下，不利用图4的结构的停止判定部判定解码停止条件是否成立，而能够通过CRC错误检测结构判定解码停止条件是否成立。
图21是发送装置的处理说明图。当从上位层以帧单位接收应发送的信息数据D1时，码块分割部31将该信息数据D1分割为多个，在此分割为4个码块u0、u1、u2、u3(Code Block Segmentation：码块分割)。接下来，第1CRC附加部32通过CRC以块单位对开始的3个码块u0、u1、u2进行用于错误检测的编码(CRC附加)，生成码块s0、s1、s2。接下来，码块结合部33结合附加有CRC的3个码块s0、s1、s2和没有附加CRC的码块u3，第2CRC附加部34通过CRC对全部块进行用于错误检测的编码(CRC附加)。此外，用码块u3和整体的CRC生成码块s3。Turbo编码部35针对各码块s0、s1、s2、s3实施turbo编码处理进行编码。由此，码块s0被turbo编码成为码块(s0、p0、q0)，码块s1被turbo编码成为码块(s1、p1、q1)，码块s2被turbo编码成为码块(s2、p2、q2)，码块s3被turbo编码成为码块(s3、p3、q3)。码块结合部36将从turbo编码部35输出的各编码码块分别分为组织比特si(i＝0～3)、奇偶校验比特pi和奇偶校验比特qi，串行连接相同比特之间。删余部37对奇偶校验比特p和奇偶校验比特q进行删余，以在码块结合的数据D3的全部比特长大于规定大小时使其成为规定大小。此后，物理信道分离部(未图示)对删余后的数据D4进行物理信道分割(Physical ChannelSegmentation)，对它们实施预定处理并交接给调制部。
图22是第7实施例的接收装置的主要部分框图，对与图6的第2实施例相同的部分标以相同标号。不同点在于：以CRC停止判定部81a、81b构成解码停止判定部56a、56b。CRC停止判定部81a、81b通过包含在码块解码结果中包含的CRC码执行错误检测处理，如果没有检测出错误，则输出解码停止信号DSP1、DSP2作为解码停止条件成立的信号。控制部57的处理与图7的处理流程相同。
根据第7实施例，在码块中包含CRC码的情况下，能够使用该CRC码进行解码停止判定。此外，根据第7实施例，能够起到与第2实施例相同的效果。
根据以上本发明，能够用1个解码器针对多个码块进行解码处理，能够减少安装的解码器的数量，能够增加针对输入数据的每个解码器的解码重复次数，所以能够维持或提高错误特性。

Claims (19)

1.一种通信***中的接收装置的解码方法，将一帧的信息比特分割为多个块，使用每次重复解码处理时解码结果的错误减少的码对各块的信息比特进行编码并发送，接收各块的编码信息比特并解码编码前的信息比特，其特征在于，
对接收信号中包含的编码信息比特进行解调并以似然度数据输出，
将一帧的上述似然度数据分解为多个块而保存在缓冲器部，
设置数量比每一帧的块数少的解码器，
在各解码器中，对上述缓冲器部所保存的预定块的似然度表达的编码信息比特实施解码处理，按照各解码器的每次解码处理进行解码停止条件是否成立的判定，
在预定的解码器中如果解码停止条件成立，则将尚未解码处理的其他块的解码处理分配给该解码器，
在各解码器中，在解码处理的重复次数超过预先设定的最大重复次数之前，如果全部块的解码停止条件成立，则串联结合各块的解码结果，并对该结合的解码结果实施错误检测处理，在错误检测处理中没有错误时输出所述结合的解码结果。
2.根据权利要求1所述的解码方法，其特征在于，此外，
测定各块的似然度表达的编码信息比特的可靠度，
从具有低可靠度的块开始按顺序在各解码器中对各块的编码信息比特实施解码处理。
3.根据权利要求2所述的解码方法，其特征在于，
所述可靠度是关注块中的似然度表达的编码信息比特的绝对值的平均值。
4.根据权利要求1所述的解码方法，其特征在于，
当在所述错误检测处理中检测出错误时，在各解码器中顺序地重复各块的解码处理，直到解码处理的重复次数成为预先设定的最大重复次数为止，
在解码处理的重复次数成为预先设定的最大重复次数之后，串联结合各块的解码结果，并对该结合的解码结果实施错误检测处理，
在错误检测处理中没有错误时输出所述串联结合的解码结果。
5.根据权利要求1或2所述的解码方法，其特征在于，
当剩余1个块并且其他所有块的解码停止条件成立时，按照最后的块的每次解码处理，串联结合该解码结果和其他块的解码结果，
对该结合的解码结果进行错误检测处理，在该错误检测处理中没有错误时输出所述串联结合的解码结果。
6.根据权利要求1或4或5所述的解码方法，其特征在于，
使用一帧的信息比特中包括的错误检测码，执行所述错误检测处理。
7.根据权利要求1或2所述的解码方法，其特征在于，
在能够进行各块的编码信息比特的解码处理时，依次使解码器开始解码处理，按照开始从早到晚的顺序增多最大重复次数。
8.根据权利要求6所述的解码方法，其特征在于，
在发送装置中对除了1个块之外的其他所有块附加错误检测码的同时对帧整体附加1个错误检测码的情况下，使用该错误检测码进行所述块的解码停止条件的成立的判定和所述解码结果的输出的判定。
9.根据权利要求1或2所述的解码方法，其特征在于，
所述解码器将所述块的编码信息比特分割为多个，对各分割信息比特并行地实施解码，通过集中多个解码结果进行解码处理。
10.根据权利要求1或2所述的解码方法，其特征在于，
在所述判定步骤中，当此次的解码结果和此前的连续的规定数量的解码结果相同时，判定为所述解码停止条件成立。
11.一种通信***中的接收装置，其将一帧的信息比特分割为多个块，使用每次重复解码处理时解码结果的错误减少的码对各块的信息比特进行编码并发送，接收各块的编码信息比特并解码编码前的信息比特，其特征在于，所述接收装置具有：
解调部，其对接收信号中包含的编码信息比特进行解调并以似然度数据输出；
分解部，其将一帧的上述似然度数据分解为多个块而保存在缓冲器部，
数量比每一帧的块数少的解码器，所述解码器对各个上述缓冲器部所保存的预定块的似然度表达的编码信息比特实施解码处理；
解码停止判定部，其按照各解码器的每次解码处理进行解码停止条件是否成立的判定；
控制部，如果在预定的解码器中解码停止条件成立，则将尚未解码处理的其他块的解码处理分配给该解码器；
解码结果结合部，在各解码器中解码处理的重复次数超过预先设定的最大重复次数之前，如果全部块的解码停止条件成立，则串联结合各块的解码结果；以及
错误检测部，其对该结合的解码结果实施错误检测处理，在错误检测处理中没有错误时输出所述结合的解码结果。
12.根据权利要求11所述的接收装置，其特征在于，
该接收装置还具有可靠度测定部，所述可靠度测定部测定各块的似然度表达的编码信息比特的可靠度，
所述控制部按照可靠度从低到高的块的顺序，对各解码器分配各块的解码处理。
13.根据权利要求12所述的接收装置，其特征在于，
所述可靠度测定部输出关注块中的似然度表达的编码信息比特的绝对值的平均值作为可靠度。
14.根据权利要求11所述的接收装置，其特征在于，
当在所述错误检测处理中检测出错误时，所述控制部使各解码器顺序进行各块的解码处理，直到解码处理的重复次数成为预先设定的最大重复次数为止，
在解码处理的重复次数成为预先设定的最大重复次数之后，所述解码结果结合部串联结合各块的解码结果，
所述错误检测部对该结合的解码结果实施错误检测处理，在错误检测处理中没有错误时输出所述串联结合的解码结果。
15.根据权利要求11所述的接收装置，其特征在于，
当剩余1个块并且其他所有块的解码停止条件成立时，所述解码结果结合部按照最后的块的每次解码处理，串联结合该解码结果和其他块的解码结果，
所述错误检测部对该结合的解码结果实施错误检测处理，在该错误检测处理中没有错误时输出所述串联结合的解码结果。
16.根据权利要求11所述的接收装置，其特征在于，
在能够进行各块的编码信息比特的解码处理时，所述控制部依次使解码器开始解码处理，使最初开始解码处理的解码器的最大重复次数比其他解码器的最大重复次数多。
17.根据权利要求11所述的接收装置，其特征在于，
在发送装置中对除了1个块之外的其他所有块附加错误检测码的同时对帧整体附加1个错误检测码的情况下，所述解码停止判定部及错误检测部使用该错误检测码进行所述块的解码停止条件的成立的判定和所述解码结果的输出的判定。
18.根据权利要求11所述的接收装置，其特征在于，
所述解码器将所述块的编码信息比特分割为多个，对各分割信息比特并行地实施要素解码，通过集中多个要素解码结果进行解码处理。
19.根据权利要求11所述的接收装置，其特征在于，
所述解码停止判定部在此次的解码结果和此前的连续的规定数量的解码结果相同时，判定为所述解码停止条件成立。
CN2006800547820A 2006-08-02 2006-08-02 接收装置及其解码方法 Expired - Fee Related CN101449466B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/315287 WO2008015742A1 (fr) 2006-08-02 2006-08-02 Appareil récepteur et son procédé de décodage

Publications (2)

Publication Number Publication Date
CN101449466A CN101449466A (zh) 2009-06-03
CN101449466B true CN101449466B (zh) 2012-07-04

Family

ID=38996930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800547820A Expired - Fee Related CN101449466B (zh) 2006-08-02 2006-08-02 接收装置及其解码方法

Country Status (6)

Country Link
US (1) US8464139B2 (zh)
EP (1) EP2048790B1 (zh)
JP (1) JP4992900B2 (zh)
KR (1) KR101037243B1 (zh)
CN (1) CN101449466B (zh)
WO (1) WO2008015742A1 (zh)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363675B2 (en) * 2006-03-24 2013-01-29 Samsung Electronics Co., Ltd. Method and system for transmission of uncompressed video over wireless communication channels
US7979784B2 (en) * 2006-03-29 2011-07-12 Samsung Electronics Co., Ltd. Method and system for enhancing transmission reliability of video information over wireless channels
JP2008011460A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd ターボ復号器
US8127206B2 (en) * 2007-09-13 2012-02-28 Samsung Electronics Co., Ltd. System and method for wireless communication of uncompressed video having reed-solomon code error concealment
US7826436B2 (en) * 2007-10-01 2010-11-02 Samsung Electronics Co., Ltd. Method and system for wireless communication of data with a fragmentation pattern and low-density parity-check codes
US8205126B2 (en) * 2007-11-27 2012-06-19 Samsung Electronics Co., Ltd. System and method for wireless communication of uncompressed video using selective retransmission
JP5182563B2 (ja) * 2008-03-04 2013-04-17 富士通株式会社 復号装置、復号方法、および復号プログラム
US8665996B2 (en) * 2008-04-01 2014-03-04 Qualcomm Incorporated Efficient parallel sub-packet decoding using multiple decoders
US8245104B2 (en) * 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
DE102008040797B4 (de) 2008-07-28 2010-07-08 Secutanta Gmbh Verfahren zum Empfangen eines Datenblocks
JP5186324B2 (ja) * 2008-09-29 2013-04-17 京セラ株式会社 通信装置及び通信方法
WO2010049988A1 (ja) * 2008-10-27 2010-05-06 富士通株式会社 復号装置、受信装置、通信システム、復号方法および受信方法
JP5145208B2 (ja) * 2008-12-25 2013-02-13 京セラ株式会社 無線通信端末、復号方法及び復号器
US8347155B2 (en) * 2009-04-17 2013-01-01 Lsi Corporation Systems and methods for predicting failure of a storage medium
KR20120012960A (ko) 2009-04-28 2012-02-13 엘에스아이 코포레이션 판독된 데이터 처리 시스템의 동적 스케일링을 위한 시스템 및 방법
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8442163B2 (en) * 2009-08-24 2013-05-14 Eric Morgan Dowling List-viterbi hard iterative decoder for multilevel codes
EP2506481A1 (en) 2009-11-24 2012-10-03 Fujitsu Limited Receiver, reception method, and reception control program
JPWO2011111234A1 (ja) * 2010-03-12 2013-06-27 富士通株式会社 受信機、受信方法及び無線通信システム
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8614977B2 (en) * 2010-05-11 2013-12-24 Qualcomm Incorporated Method and apparatus for parallel de-interleaving of LTE interleaved data
CN102907031B (zh) 2010-05-21 2016-08-03 日本电气株式会社 解码设备和解码顺序控制方法
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
WO2012094179A1 (en) * 2011-01-07 2012-07-12 Marvell World Trade Ltd. Low latency simd architecture for multiple iterative decoders arranged parallel
JP5759624B2 (ja) * 2011-06-16 2015-08-05 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． ブロック誤り率を推定する方法および通信装置
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
JP5760920B2 (ja) 2011-09-30 2015-08-12 富士通株式会社 符号化信号の繰り返し復号法及び符号化信号の繰り返し復号装置
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US10142689B2 (en) 2012-01-17 2018-11-27 Sony Interactive Entertainment Inc. Server, terminal, information processing method, information processing program, and computer-readable recording medium storing information processing programs
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
WO2013140727A1 (ja) * 2012-03-19 2013-09-26 パナソニック株式会社 復号装置
CN102710366B (zh) * 2012-03-21 2016-06-22 华为技术有限公司 数据译码的方法及装置
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US9230596B2 (en) * 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US8775897B2 (en) * 2012-05-07 2014-07-08 Lsi Corporation Data processing system with failure recovery
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US8839079B2 (en) * 2012-08-20 2014-09-16 Qualcomm Incorporated Methods and apparatuses for saving power during transport block decoding in UMTS systems
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8930792B2 (en) * 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US8885276B2 (en) * 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
JP6201669B2 (ja) * 2013-11-15 2017-09-27 富士通株式会社 通信方法、通信装置、通信プログラム、および、通信システム
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
JP2019149589A (ja) * 2016-07-08 2019-09-05 シャープ株式会社 基地局装置、端末装置、通信方法、および、集積回路
BR112019000612A2 (pt) * 2016-07-15 2019-04-24 Sharp Kabushiki Kaisha aparelho de transmissão, aparelho de recepção, mé-todo de comunicação e circuito integrado
TW201811060A (zh) * 2016-08-26 2018-03-16 智慧行動傳播科技股份有限公司 電子設備及解碼程式
CN111224673A (zh) * 2018-11-26 2020-06-02 中兴通讯股份有限公司 译码方法、装置及译码器
CN111641416B (zh) * 2020-06-19 2023-04-07 重庆邮电大学 一种多归一化因子的低密度奇偶校验码译码方法
US12021620B2 (en) * 2022-09-14 2024-06-25 Qualcomm Incorporated Cyclic redundancy check design for common and private transport blocks in rate splitting transmissions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196943A (ja) * 2000-01-14 2001-07-19 Ntt Docomo Inc 復号装置及び復号方法
JP2004088388A (ja) * 2002-08-27 2004-03-18 Ntt Data Corp 受信装置、受信データのデータ処理方法及びプログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252917B1 (en) * 1998-07-17 2001-06-26 Nortel Networks Limited Statistically multiplexed turbo code decoder
JP2002526965A (ja) * 1998-09-28 2002-08-20 アドバンスト ハードウェア アーキテクチャーズ，インコーポレイテッド ターボプロダクト符号復号器
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
JP2002016504A (ja) 2000-06-29 2002-01-18 Nec Corp ターボ復号処理回路、ｃｄｍａ基地局及びターボ復号処理方法
US6865708B2 (en) * 2000-08-23 2005-03-08 Wang Xiao-An Hybrid early-termination methods and output selection procedure for iterative turbo decoders
KR100713331B1 (ko) * 2000-12-23 2007-05-04 삼성전자주식회사 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법
US20020120902A1 (en) * 2001-02-23 2002-08-29 Alcatel Method and system for frame synchronous forward error correction
EP1364462A1 (en) * 2001-02-23 2003-11-26 Koninklijke Philips Electronics N.V. Turbo decoder system comprising parallel decoders
DE10214393A1 (de) * 2001-03-27 2003-02-06 Univ Dresden Tech Verfahren zur iterativen Decodierung von verketteten Codes
JP3898574B2 (ja) * 2002-06-05 2007-03-28 富士通株式会社 ターボ復号方法及びターボ復号装置
JP2004164040A (ja) 2002-11-08 2004-06-10 Nec Fielding Ltd 決済システム、決済方法、声紋認証サーバ装置及びプログラム
JP2005203959A (ja) * 2004-01-14 2005-07-28 Nec Corp ターボ復号制御装置
JP4501566B2 (ja) * 2004-07-13 2010-07-14 富士通株式会社 無線通信装置及び移動局
US7844877B2 (en) * 2005-11-15 2010-11-30 Ramot At Tel Aviv University Ltd. Method and device for multi phase error-correction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196943A (ja) * 2000-01-14 2001-07-19 Ntt Docomo Inc 復号装置及び復号方法
JP2004088388A (ja) * 2002-08-27 2004-03-18 Ntt Data Corp 受信装置、受信データのデータ処理方法及びプログラム

Also Published As

Publication number Publication date
WO2008015742A1 (fr) 2008-02-07
KR101037243B1 (ko) 2011-05-26
KR20090016663A (ko) 2009-02-17
US20090132893A1 (en) 2009-05-21
EP2048790A1 (en) 2009-04-15
EP2048790A4 (en) 2011-09-21
JP4992900B2 (ja) 2012-08-08
US8464139B2 (en) 2013-06-11
EP2048790B1 (en) 2013-05-01
JPWO2008015742A1 (ja) 2009-12-17
CN101449466A (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
CN101449466B (zh) 接收装置及其解码方法
CN108809512B (zh) 一种编译码的方法、装置及***
US6557139B2 (en) Encoding apparatus and encoding method for multidimensionally coding and encoding method and decoding apparatus for iterative decoding of multidimensionally coded information
AU740177B2 (en) Method for protecting important data bits using less important data bits
CN103380585B (zh) 输入位错误率推定方法及其装置
CN101494462B (zh) Rs乘积码级联卷积码***的迭代译码方法
EP2181505A2 (en) Multi-layer cyclic redundancy check code in wireless communication system
CA3231332A1 (en) Multi-mode channel coding with mode specific coloration sequences
CN101529772A (zh) 使用解码器生成的信号度量的不连续传输(dtx)检测
CN103546239B (zh) 一种用于lte下行控制信道的盲检***及其盲检方法
KR20010085425A (ko) 데이터 전송 방법, 데이터 전송 시스템, 송신기 및 수신기
CN102148665B (zh) 一种lt码的译码方法
CN104135345A (zh) 一种应用于长期演进***的跨层编解码方法
CN103457612A (zh) 针对里德所罗门－卷积级联码的迭代软判决译码方法
KR101433375B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
JP4286274B2 (ja) 誤り訂正装置
EP2360863B1 (en) Method and device for transmitting data symbols
WO2008045587A2 (en) System for identifying localized burst errors
CN109417432A (zh) 数据编解码
CN100557985C (zh) 数据接收方法和设备
CN102088338B (zh) 基于多跳级联卷积码的编解码装置及其实现方法
RU103236U1 (ru) Система передачи и приема дискретной информации с обнаружением и исправлением ошибок
Hegu et al. Designing & Analysis of Advanced Turbo Encoder and Decoder
RU2127956C1 (ru) Устройство для демодуляции дискретных сигналов в каналах с группированием ошибок
CN103081391A (zh) 用于停止迭代Turbo解码器中的迭代的方法和迭代Turbo解码器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20150802

EXPY Termination of patent right or utility model