CN101437033B - 一种支持可变速率的方法和网络设备 - Google Patents
一种支持可变速率的方法和网络设备 Download PDFInfo
- Publication number
- CN101437033B CN101437033B CN2008102397513A CN200810239751A CN101437033B CN 101437033 B CN101437033 B CN 101437033B CN 2008102397513 A CN2008102397513 A CN 2008102397513A CN 200810239751 A CN200810239751 A CN 200810239751A CN 101437033 B CN101437033 B CN 101437033B
- Authority
- CN
- China
- Prior art keywords
- rate
- data
- chip
- mac
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种支持可变速率的方法和网络设备。所述方法包括:物理层PHY芯片接收物理层的第一速率数据,并将所接收的数据仍以第一速率发送至媒体访问控制层MAC芯片;MAC芯片将来自PHY芯片的第一速率数据转换成第二速率数据后进行处理。本发明的技术方案,使得在完成速率转换时,不需要在较多数量的PHY芯片中设置缓冲存储器,从而降低了以太网网络设备的成本。
Description
技术领域
本发明涉及网络通信技术领域,尤指一种支持可变速率的方法和网络设备。
背景技术
以太网分层模型中包括媒体访问控制(MAC)层和物理(PHY)层。MAC层负责控制对媒体的访问等,物理层负责在链路上传送信息比特。物理层的芯片称之为PHY芯片,媒体访问控制层的芯片称之为MAC芯片。
图1是现有技术中以太网设备中的PHY芯片和MAC芯片的连接示意图。如图1所示,在现有技术中,MAC芯片支持的端口数目比较多,一般为24个,而PHY芯片支持的端口数目相对较少,一般为8个,因此,一个MAC芯片可以接多个PHY芯片。在传统的以太网PHY芯片设计中,PHY芯片的接口速率与MAC芯片的接口速率相同,且PHY芯片和MAC芯片之间的接口是一对一的。
在图1中,PHY芯片和MAC芯片之间的接口速率是标准速率,如10Mbps或100Mbps等。这里标准速率是指现有技术标准中普遍应用的速率,一般都为10的整数倍,相对而言非标准速率则指除标准速率以外的10的非整数倍的速率,如33Mbps等。在实际应用中,以太网物理层的速率(即PHY芯片的左手边端口的接口速率)可能为可变速率,此时以太网物理层的速率不同于PHY芯片和MAC芯片之间的接口速率。
现有技术中实现以太网物理层可变速率的方法是:MAC芯片的接口速率仍采用标准速率,而在PHY芯片中设置缓冲存储器来实现速率的转换。但是这种在与MAC芯片连接的每个PHY芯片中设置缓冲存储器的方法,会增加每个PHY芯片的成本,并且成本分布在多个PHY芯片中,从而显著增加了以太网网络设备的整体成本。
发明内容
本发明提供了一种支持可变速率的方法,该方法能够降低以太网网络设备的成本。
本发明还提供了一种支持可变速率的网络设备,该网络设备的成本较低。
为达到上述目的,本发明的技术方案具体是这样实现的:
本发明公开了一种支持可变速率的方法,该方法包括以下步骤:
物理层PHY芯片接收物理层的第一速率数据,并将所述接收数据仍以第一速率发送至媒体访问控制层MAC芯片;
MAC芯片将来自PHY芯片的第一速率数据转换成第二速率数据后进行处理。
本发明还公开了一种支持可变速率的网络设备,该设备包括:MAC芯片和至少一个与物理层数据速率匹配的PHY芯片;所述MAC芯片包括:速率转换模块和MAC模块;
所述与物理层数据速率匹配的PHY芯片,用于接收物理层的第一速率数据,并将所述接收数据仍以第一速率发送至MAC芯片;
所述速率转换模块,用于将来自PHY芯片的第一速率数据转换成第二速率数据后发送至MAC模块进行处理。
由上述技术方案可见,本发明这种PHY芯片接收物理层的第一速率数据,并将所接收的数据仍以第一速率发送至MAC芯片,MAC芯片将来自PHY芯片的第一速率数据转换成第二速率数据后进行处理的技术方案,使得在完成速率转换时,不需要在较多数量的PHY芯片中设置缓冲存储器,从而降低了以太网网络设备的成本。
附图说明
图1是现有技术中以太网设备中的PHY芯片和MAC芯片的连接示意图;
图2为本发明实施例一种支持可变速率的方法的流程图;
图3是本发明实施例实现支持可变速率的方法的图形示意图;
图4是本发明实施例一种支持可变速率的网络设备的组成结构框图。
具体实施方式
图2为本发明实施例一种支持可变速率的方法的流程图。如图2所示,该方法包括以下步骤:
步骤201,物理层PHY芯片接收物理层的第一速率数据,并将所接收的数据仍以第一速率发送至媒体访问控制层MAC芯片。
步骤202,MAC芯片将来自PHY芯片的第一速率数据转换成第二速率数据后进行处理。
上述技术方案,使得在完成速率转换时,不需要在较多数量的PHY芯片中设置缓冲存储器,从而降低了以太网网络设备的成本。
为使本发明的目的、技术方案及优点更加清楚明白,以下对本发明进一步详细说明。
图3是本发明实施例实现支持可变速率的方法的图形示意图。参见图3,本发明的方案包括以下几点关键技术:
(1)PHY芯片和MAC芯片之间的接口采用非标准速率的媒体独立接口(MII,Medium Independent Interface),即可变速率接口。
现有的标准速率的MII接口支持10Mbps或100Mbps,而不支持可变速率(如33Mbps、25Mbps等)。本发明中的方法是如果支持33Mbps的以太网可变速率,就直接采用33Mbps的MII接口速率,具体实现方案是:将现有的标准的10M/100Mbps的MII接口的参考时钟变更为非标准的33Mbps的参考时钟。这是因为PHY芯片中各个功能模块是按照统一的参考时钟的工作的,因此只需修改参考时钟就可以实现MII接口速率的改变。
具体来说:将PHY芯片的向MAC芯片发送数据的出接口的参考时钟,以及MAC芯片的接收来自PHY芯片的数据的入接口的参考时钟都设置为第一速率的参考时钟;这里第一速率是指PHY芯片所接收的物理层数据的速率;PHY芯片根据所述出接口的参考时钟将处理完的数据以第一速率从所述出接口发送出去;MAC芯片根据所述入接口的参考时钟以第一速率从所述入接口接收数据。
(2)PHY芯片采用非标准速率参考时钟工作
PHY芯片采用第一速率的参考时钟作为处理数据的工作时钟,以使得接收物理层的第一速率数据的同时能够将处理完的数据以第一速率发送至MAC芯片。这样PHY芯片中就不需要设置大的数据缓冲区,从而不会增加PHY芯片的成本。
(3)在MAC芯片中增设速率转换模块,完成非标准速率到标准速率的转换。
由于现有的以太网MAC芯片中原本就有共享数据缓冲存储模块,因此可以从共享数据缓冲存储模块中分出一部分存储空间用于进行速率转换,这里称之为速率转换存储模块,而剩下的部分存储空间仍作为共享数据缓冲存储模块。用于速率转换的速率转换存储模块与共享数据缓冲存储模块的区别是:速率转换存储模块两侧的读写操作时钟不同,一侧是非标准速率的参考时钟,另一侧是标准速率的参考时钟;而共享数据缓冲存储模块两侧的时钟都是标准速率的参考时钟。所以这种方案不会显著提高MAC芯片的成本。
图4是本发明实施例一种支持可变速率的网络设备的组成结构框图。如图4所示,该网络设备包括:MAC芯片和至少一个与物理层数据速率匹配的PHY芯片(这里与物理层数据速率匹配的PHY芯片是指PHY芯片的工作速率与物理层数据速率匹配,使得以某一速率到达PHY芯片的数据,仍被PHY芯片以该速率发送至MAC芯片),其中,MAC芯片包括:速率转换模块和MAC模块;
所述与物理层数据速率匹配的PHY芯片,用于接收物理层的第一速率数据,并将所述接收数据仍以第一速率发送至MAC芯片;
所述速率转换模块,用于将来自PHY芯片的第一速率数据转换成第二速率数据后发送至MAC模块进行处理。这里,速率转换模块直接从MAC芯片的入接口接收来自PHY芯片的数据,而MAC模块相当于现有的原MAC芯片,完成现有的原MAC芯片的全部功能,这里不再详述。
在图4中,每个PHY芯片的向MAC芯片发送数据的出接口的参考时钟,以及MAC芯片的接收来自PHY芯片的数据的入接口的参考时钟均为为第一速率的参考时钟;每个PHY芯片根据所述出接口的参考时钟将所接收的数据以第一速率从所述出接口发送出去;MAC芯片根据所述入接口的参考时钟以第一速率从所述入接口接收数据。
在图4中,所述每个PHY芯片将所接收数据以第一速率发送至MAC芯片之前,进一步对所接收的数据进行物理层处理,且每个PHY芯片采用第一速率的参考时钟作为处理数据的工作时钟,以使得接收第一速率数据的同时能够将处理完的数据以第一速率发送至MAC芯片。
在图4中,所述MAC芯片进一步包括:速率转换存储模块(图4中未画出);速率转换模块将来自PHY芯片的数据以第一速率写入速率转换存储模块,并以第二速率从速率转换存储模块中读出数据,以实现将第一速率数据转换成第二速率数据。
所述速率转换存储模块为MAC芯片中的共享数据缓冲存储模块。
如图4所示的网络设备具体可以为以太网交换机等。
综上所述,本发明这种PHY芯片接收物理层的第一速率数据进行处理,并将处理完的数据仍以第一速率(非标准速率)发送至MAC芯片,MAC芯片中的速率转换模块将来自PHY芯片的第一速率数据转换成第二速率数(标准速率)据后发送至MAC芯片中的MAC模块进行处理的技术方案,使得在完成速率转换时,不需要在较多数量的PHY芯片中设置缓冲存储器,从而降低了以太网网络设备的成本。
以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围,凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种支持可变速率的方法,其特征在于,该方法包括以下步骤:
物理层PHY芯片接收物理层的第一速率数据,并将所述接收数据仍以第一速率发送至媒体访问控制层MAC芯片;
MAC芯片将来自PHY芯片的数据以第一速率写入速率转换存储模块,并以第二速率从速率转换存储模块中读出数据;所述速率转换存储模块两侧的读写操作时钟不同,一侧是非标准速率的参考时钟,另一侧是标准速率的参考时钟。
2.如权利要求1所述的方法,其特征在于,所述PHY芯片将所接收数据以第一速率发送至MAC芯片包括:
将PHY芯片的向MAC芯片发送数据的出接口的参考时钟,以及MAC芯片的接收来自PHY芯片的数据的入接口的参考时钟都设置为第一速率的参考时钟;
PHY芯片根据所述出接口的参考时钟将所接收的数据以第一速率从所述出接口发送出去;
MAC芯片根据所述入接口的参考时钟以第一速率从所述入接口接收数据。
3.如权利要求1所述的方法,其特征在于,所述PHY芯片将所接收数据以第一速率发送至MAC芯片之前,进一步对所接收的数据进行物理层处理;所述进行物理层处理包括:
PHY芯片采用第一速率的参考时钟作为处理数据的工作时钟,以使得接收第一速率数据的同时能够将处理完的数据以第一速率发送至MAC芯片。
4.如权利要求1至3任一项所述的方法,其特征在于,所述速率转换存储模块为MAC芯片中的共享数据缓冲存储模块。
5.一种支持可变速率的网络设备,其特征在于,该设备包括:MAC芯片和至少一个与物理层数据速率匹配的PHY芯片;所述MAC芯片包括:速率转换模块、MAC模块和速率转换存储模块;
所述与物理层数据速率匹配的PHY芯片,用于接收物理层的第一速率数据,并将所述接收数据仍以第一速率发送至MAC芯片;
所述速率转换模块,用于将来自PHY芯片的数据以第一速率写入速率转换存储模块,并以第二速率从速率转换存储模块中读出数据;
所述速率转换存储模块两侧的读写操作时钟不同,一侧是非标准速率的参考时钟,另一侧是标准速率的参考时钟。
6.如权利要求5所述的设备,其特征在于,
每个PHY芯片的向MAC芯片发送数据的出接口的参考时钟,以及MAC芯片的接收来自PHY芯片的数据的入接口的参考时钟均为第一速率的参考时钟;
每个PHY芯片根据所述出接口的参考时钟将所接收的数据以第一速率从所述出接口发送出去;
MAC芯片根据所述入接口的参考时钟以第一速率从所述入接口接收数据。
7.如权利要求5所述的设备,其特征在于,
所述每个PHY芯片将所接收数据以第一速率发送至MAC芯片之前,进一步对所接收的数据进行物理层处理,且每个PHY芯片采用第一速率的参考时钟作为处理数据的工作时钟,以使得接收第一速率数据的同时能够将处理完的数据以第一速率发送至MAC芯片。
8.如权利要求5至7任一项所述的设备,其特征在于,所述速率转换存储模块为MAC芯片中的共享数据缓冲存储模块。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102397513A CN101437033B (zh) | 2008-12-16 | 2008-12-16 | 一种支持可变速率的方法和网络设备 |
PCT/CN2009/073838 WO2010069186A1 (zh) | 2008-12-16 | 2009-09-09 | 一种支持可变速率的方法和网络设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102397513A CN101437033B (zh) | 2008-12-16 | 2008-12-16 | 一种支持可变速率的方法和网络设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101437033A CN101437033A (zh) | 2009-05-20 |
CN101437033B true CN101437033B (zh) | 2012-07-11 |
Family
ID=40711255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102397513A Expired - Fee Related CN101437033B (zh) | 2008-12-16 | 2008-12-16 | 一种支持可变速率的方法和网络设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN101437033B (zh) |
WO (1) | WO2010069186A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101437033B (zh) * | 2008-12-16 | 2012-07-11 | 杭州华三通信技术有限公司 | 一种支持可变速率的方法和网络设备 |
CN102215147B (zh) * | 2010-04-01 | 2013-12-25 | 杭州华三通信技术有限公司 | 长距离以太网客户端设备及实现方法 |
KR101700545B1 (ko) | 2012-10-22 | 2017-01-26 | 인텔 코포레이션 | 고성능 인터커넥트 코히어런스 프로토콜 |
CN112685197B (zh) * | 2020-12-28 | 2022-08-23 | 浪潮软件科技有限公司 | 接口数据的交互*** |
CN114500393B (zh) * | 2021-12-31 | 2024-03-15 | 伟乐视讯科技股份有限公司 | 一种mac一对多个phy模块的通信方法及通信设备 |
CN114499762A (zh) * | 2022-02-11 | 2022-05-13 | 深圳震有科技股份有限公司 | 一种通信***、5g网络下的多路转发方法及通信设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1441562A (zh) * | 2003-04-10 | 2003-09-10 | 上海交通大学 | 正交频分复用通信***控制层与物理层接口实现方法 |
CN101163148A (zh) * | 2006-10-13 | 2008-04-16 | 杭州华三通信技术有限公司 | 支持非标准速率的以太网传输方法及相应装置和接入设备 |
US20080170586A1 (en) * | 2007-01-12 | 2008-07-17 | Broadcom Corporation | Multi-rate MAC to PHY interface |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7356047B1 (en) * | 2004-04-24 | 2008-04-08 | Cisco Technology, Inc. | 10/100/1000/2500 Mbps serial media independent interface (SGMII) |
CN101437033B (zh) * | 2008-12-16 | 2012-07-11 | 杭州华三通信技术有限公司 | 一种支持可变速率的方法和网络设备 |
-
2008
- 2008-12-16 CN CN2008102397513A patent/CN101437033B/zh not_active Expired - Fee Related
-
2009
- 2009-09-09 WO PCT/CN2009/073838 patent/WO2010069186A1/zh active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1441562A (zh) * | 2003-04-10 | 2003-09-10 | 上海交通大学 | 正交频分复用通信***控制层与物理层接口实现方法 |
CN101163148A (zh) * | 2006-10-13 | 2008-04-16 | 杭州华三通信技术有限公司 | 支持非标准速率的以太网传输方法及相应装置和接入设备 |
US20080170586A1 (en) * | 2007-01-12 | 2008-07-17 | Broadcom Corporation | Multi-rate MAC to PHY interface |
Also Published As
Publication number | Publication date |
---|---|
CN101437033A (zh) | 2009-05-20 |
WO2010069186A1 (zh) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101437033B (zh) | 一种支持可变速率的方法和网络设备 | |
CN101473612B (zh) | 对mac-phy接口的自适应速度控制 | |
EP2316075B1 (en) | Method and apparatus for connecting usb devices to a remote computer | |
CN101510814B (zh) | 一种网络互联的方法和*** | |
EP2378742A1 (en) | Method for data communication and device for ethernet | |
CN101855865A (zh) | 使用活跃/空闲切换的高能效以太网 | |
US20100262844A1 (en) | Method and system for energy efficient networking over a serial communication channel | |
GB0408876D0 (en) | User-level stack | |
CN101599991A (zh) | 一种基于高速通信协议的提升网络文件***性能的方法 | |
CN102185833A (zh) | 一种基于fpga的fc i/o并行处理方法 | |
CN201639589U (zh) | 基于arm的嵌入式双冗余网卡 | |
CN101848162B (zh) | 一种以太网数据发送装置及数据传输方法 | |
CN102843435A (zh) | 一种在集群***中存储介质的访问、响应方法和*** | |
CN101437035A (zh) | 一种数据通信方法和一种以太网设备 | |
CN102223311A (zh) | 一种队列调度方法及装置 | |
US20130090063A1 (en) | Data merging for bluetooth devices | |
CN104714832A (zh) | 一种用于机载数据网络异步数据交互区的缓冲管理方法 | |
CN101415027A (zh) | 基于hdlc协议的通讯模块及数据实时转发存储控制方法 | |
CN118101608A (zh) | 一种低数据溢出的千兆单光口服务器适配器 | |
CN102299861A (zh) | 一种报文流量控制方法 | |
WO2003046731A3 (en) | High-speed interchip interface protocol | |
CN101699798A (zh) | 数据转发方法和业务单板 | |
CN105635003B (zh) | 一种基于dma的基带信号处理*** | |
TW200606655A (en) | Computer system with multiple data access channels and control method thereof | |
JP2010510734A (ja) | 時分割多重化モードにおけるデータ伝送方法及びシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: 310052 Binjiang District Changhe Road, Zhejiang, China, No. 466, No. Patentee after: Xinhua three Technology Co., Ltd. Address before: 310053 Hangzhou hi tech Industrial Development Zone, Zhejiang province science and Technology Industrial Park, No. 310 and No. six road, HUAWEI, Hangzhou production base Patentee before: Huasan Communication Technology Co., Ltd. |
|
CP03 | Change of name, title or address | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120711 Termination date: 20191216 |
|
CF01 | Termination of patent right due to non-payment of annual fee |